





2º curso / 2º cuatr. Grado en Ing. Informática

Arquitectura de Computadores. Algunos ejercicios resueltos

Tema 3. Arquitecturas con paralelismo a nivel de thread (TLP)

Material elaborado por los profesores responsables de la asignatura:

Mancia Anguita, Julio Ortega

Licencia Creative Commons © 💢 🚱 🔞



Ejercicios

Ejercicio 1. En un multiprocesador SMP con 4 procesadores o nodos (NO-N3) basado en un bus, que implementa el protocolo MESI para mantener la coherencia, supongamos una dirección de memoria incluida en un bloque que no se encuentra en ninguna cache. Indique los estados de este bloque en las caches y las acciones que se producen en el sistema ante la siguiente secuencia de eventos para dicha dirección:

- 1. Lectura generada por el procesador 1
- 2. Lectura generada por el procesador 2
- 3. Escritura generada por el procesador 1
- 4. Escritura generada por el procesador 2
- 5. Escritura generada por el procesador 3

Solución

Datos del ejercicio

Se accede a una dirección de memoria cuyo bloque k no se encuentra en ninguna cache, luego debe estar actualizado en memoria principal y el estado en las caches se considera inválido.

Estado del bloque en las caches y acciones generadas ante los eventos que se refiere a dicho bloque

Hay 4 nodos con cache y procesador (N0-N3). Intervienen N1, N2 y N3. En la tabla se van a utilizar las siguentes siglas y acrónimos:

MP: Memoria Principal.

PtLec(k): paquete de petición de lectura del bloque k.

PtLecEx(k): paquete de petición de lectura del bloque k y de petición de acceso exclusivo al bloque k.

RpBloque(k): paquete de respuesta con el bloque k.

Se va a suponer que no existe en el sistema paquete de petición de acceso exclusivo a un bloque sin lectura (no existe PtEx).


ESTADO INICIAL	EVENTO	ACCIÓN	ESTADO SIGUIENTE
N1) Inválido N2) Inválido N3) Inválido	P1 lee k	1 N1 (el controlador de cache de N1) genera y deposita en el bus una petición de lectura del bloque k (PtLec(k)) porque no lo tiene en su caché válido	N1) Exclusivo N2) Inválido N3) Inválido
		2MP (el controlador de memoria de MP), al observar	



	PtLec(k) en el bus, genera la respuesta con el bloque (RpBloque(k)).	
	3 N1 (el controlador de cache de N1) recoge del bus la respuesta depositada por la memoria principal (RpBloque(k)), el bloque entra en la cache de N1 en estado exclusivo ya que no hay copia en otra cache del bloque (es decir, la salida de la OR cableada con entradas procedentes de todas las caches es 0).	
P2 lee k	1 N2 genera y deposita en el bus una PtLec(k) porque no tiene k en su caché en estado válido	N1) Compartido N2) Compartido N3) Inválido
	2 N1 observa PtLec(k) en el bus y, como tiene el bloque en estado exclusivo, lo pasa a compartido (la copia que tiene ya no es la única válida en caches). MP, al observar PtLec(k) en el bus, genera la respuesta con el bloque (RpBloque(k)).	its, invalide
	3 N2 recoge RpBloque(k) que ha depositado la memoria, el bloque entra en estado compartido en la cache de N2 (la salida de la OR cableada será 1).	
P1 escribe en k	1 N1 genera petición de lectura con acceso exclusivo del bloque k (PtLecEx(k)) (suponemos que no hay petición de acceso exclusivo sin lectura, no hay PtEx). N1 modifica la copia de k que tiene en su cache y lo pasa a estado modificado.	N1) Modificado N2) Inválido N3) Inválido
	2 N2 observa PtLecEx(k) y, como la petición incluye acceso exclusivo (Ex) a un bloque que tiene en su cache en estado compartido, pasa su copia a estado inválido. MP genera RpBloque(k) porque observa en el bus una petición de k con lectura (Lec), pero esta respuesta no se va a recoger del bus. N1 no recoge RpBloque(k) depositada por la memoria porque tiene el bloque válido.	
P2 escribe en k	1 N2 genera petición de lectura con acceso exclusivo de k (PtLecEx(k))	N1) Inválido N2) Modificado
	2 N1 observa PtLecEx(k) y, como tiene el bloque en estado modificado (es la única copia válida en todo el sistema), inhibe la respuesta de MP y genera respuesta con el bloque RpBloque (k), y además, como el paquete pide acceso exclusivo a k (Ex), invalida su copia del bloque k.	N3) Inválido
	3 N2 recoge RpBloque(k), introduce k en su cache, lo modifica y lo pone en estado modificado	
P3 escribe en k	1 N3 genera petición de lectura con acceso exclusivo de k PtLecEx(k)	N1) Inválido N2) Inválido N3) Modificado
	2 N2 observa PtLecEx(k) y, como tiene el bloque en estado modificado, inhibe la respuesta de MP y genera respuesta con el bloque RpBloque (k), y además, como el paquete pide acceso exclusivo a k (Ex), invalida su copia de k.	NS) WIGHTICAGO
	3 N3 recoge RpBloque(k), introduce el k en su cache, lo modifica y lo pone en estado modificado	
	P1 escribe en k P2 escribe en k P3 escribe	(RpBloque(k)). 3 N1 (el controlador de cache de N1) recoge del bus la respuesta depositada por la memoria principal (RpBloque(k)), el bloque entra en la cache de N1 en estado exclusivo ya que no hay copia en otra cache del bloque (es decir, la salida de la OR cableada con entradas procedentes de todas las caches es 0). P2 lee k 1 N2 genera y deposita en el bus una PtLec(k) porque no tiene k en su caché en estado válido 2 N1 observa PtLec(k) en el bus y, como tiene el bloque en estado exclusivo, lo pasa a compartido (la copia que tiene ya no es la única válida en caches). MP, al observar PtLec(k) en el bus, genera la respuesta con el bloque (RpBloque(k)). 3 N2 recoge RpBloque(k) que ha depositado la memoria, el bloque entra en estado compartido en la cache de N2 (la salida de la OR cableada será 1). P1 escribe en k 1 N1 genera petición de lectura con acceso exclusivo del bloque k (PtLecEx(k)) (suponemos que no hay petición de acceso exclusivo sin lectura, no hay PtEx). N1 modifica la copia de k que tiene en su cache y lo pasa a estado modificado. 2 N2 observa PtLecEx(k) y, como la petición incluye acceso exclusivo (Ex) a un bloque que tiene en su cache en estado compartido, pasa su copia a estado inválido. MP genera RpBloque(k) porque observa en el bus una petición de k con lectura (Lec), pero esta respuesta no se va a recoger del bus. N1 no recoge RpBloque(k) depositada por la memoria porque tiene el bloque válido. P2 escribe en k 2 N2 genera petición de lectura con acceso exclusivo de k (PtLecEx(k)) 2 N1 observa PtLecEx(k) y, como tiene el bloque en estado modificado (es la única copia válida en todo el sistema), inhibe la respuesta de MP y genera respuesta con el bloque RpBloque (k), y además, como el paquete pide acceso exclusivo a k (Ex), invalida su copia de bloque k. 3 N2 recoge RpBloque(k), introduce k en su cache, lo modificado, inhibe la respuesta de MP y genera respuesta con el bloque RpBloque (M), y además, como el paquete pide acceso exclusivo a k (Ex), invalida su copi







Ejercicio 3...

Ejercicio 4. Supongamos que se va a ejecutar en paralelo el siguiente código (inicialmente x e y son 0):

<u>P1</u>	<u>P2</u>
x=1;	y=1;
x=2;	y=2;
print y ;	print x ;

Qué resultados se pueden imprimir si (considere que el compilador no altera el código):

- (a) Se ejecutan P1 y P2 en un multiprocesador con consistencia secuencial.
- (b) Se ejecutan en un multiprocesador basado en un bus que garantiza todos los órdenes excepto el orden W→R. Esto es debido a que los procesadores tienen buffer de escritura, permitiendo el procesador que las lecturas en el código que ejecuta adelanten a las escrituras que tiene su buffer. Obsérvese que hay varios posibles resultados.

Solución

El compilador no altera ningún orden garantizado ya que se supone, según el enunciado, que no altera el código.

(a) Si P1 es el primero que imprime puede imprimir 0, 1 o 2, pero P2 podrá imprimir sólo 2. Esto es así porque se mantiene orden secuencial (el hardware parece ejecutar los accesos a memoria del código que ejecuta un procesador en

P1	P2
(1.1) x=1;	(2.1) y=1;
(1.2) x=2;	(2.2) y=2;
(1.3) print y ;	(2.1) y=1; (2.2) y=2; (2.3) print x;

el orden en el que están en dicho código) y, por tanto, cuando P1 lee "y" (instrucción 1.3 en el código, esta instrucción lee "y" para imprimir su contenido), ha asignado ya a "x" un 2 (punto 1.2 en el código) ya que esta asignación está antes en el código que la lectura de "y".

Si P2 es el primero que imprime podrá imprimir 0, 1 o 2, pero entonces P1 sólo puede imprimir 2. Esto es así porque se mantiene orden secuencial y, por tanto, cuando P2 lee "x" (punto 2.3 en el código), ha asignado ya a "y" un 2 (punto 2.2 en el código) ya que esta asignación está antes en el código que la lectura de "x" y se mantiene orden secuencial en los accesos a memoria, es decir, los accesos parecen completarse en el orden en el que se encuentran en el código.

Se puede obtener como resultado de la ejecución las combinaciones que hay en cada una de las líneas:

- P1 P2
- 2 (en este caso P1 imprime 0 y P2 imprime 2)
- 2 1
- 2 2
- 2 0
- 2 1
- (b) Si no se mantiene el orden W→R además de los resultados anteriores, los dos procesos pueden imprimir:
 - P1 P2
 - 1 (en este caso P1 imprime 1 y P2 imprime 1) 1
 - 0 1
 - 2 0
 - 1 0
 - 2 0
 - 0 0

Se pueden imprimir también las combinaciones anteriores porque no se asegura que cuando un procesador ejecute la lectura de la variable que imprime print (puntos 1.3 y 2.3 en los códigos) haya ejecutado las instrucciones anteriores que escriben en x (P1 en los puntos 1.1 y 1.2 del código) o en y (P2 en los puntos 2.1 y 2.2). Esto es así porque no se garantiza el orden W->R y, por tanto, una lectura puede adelantar a escrituras que estén antes en el código secuencial. P1 puede leer y (1.3) antes de escribir en \times 2 (1.2) o incluso antes de escribir en \times 1 (1.1). Igualmente P2 puede leer \times (2.3) antes de escribir en \times 2 (2.2) o antes de escribir en y 1 (2.1).

Teniendo esto en cuenta P1 puede imprimir 1 o 2 o 0, y P2 1 o 2 o 0. Todas las combinaciones son posibles.

```
Ejercicio 5.
Ejercicio 6.
Ejercicio 7...
Ejercicio 8. .
Ejercicio 9.
```

Ejercicio 10. Se quiere paralelizar el siguiente ciclo de forma que la asignación de iteraciones a los procesadores disponibles se realice en tiempo de ejecución (dinámicamente):

```
For (i=0; i<100; i++) {
     Código que usa i
```

Nota: Considerar que las iteraciones del ciclo son independientes, que el único orden no garantizado por el sistema de memoria es W->R, que las primitivas atómicas garantizan que sus accesos a memoria se realizan antes que los accesos posteriores y que el compilador no altera el código.

- (a) Paralelizar el ciclo para su ejecución en un multiprocesador que implementa la primitiva Fetch&Or para garantizar exclusión mutua.
- (b) Paralelizar el anterior ciclo en un multiprocesador que además tiene la primitiva Fetch & Add.

Solución

Se debe tener en cuenta que el único orden que no garantiza el hardware es el orden W->R.


(a) Paralelizar el ciclo para su ejecución en un multiprocesador que implementa la primitiva Fetch&Or para garantizar exclusión mutua.

```
Dinámica
            Bucle _
                                while (Fetch_&_Or(k,1)==1) {}; //lock(k)
                                  n=i; i=i+1;
for (i=0;i<100;i++) {
                                mov k,0; //unlock(k)
  código para i }
                                while (n<100) {
                                     código para n;
                                     while (Fetch_&_Or(k,1)==1) {};
                                        n=i; i=i+1;
                                     mov k,0; //unlock(k)
                               Nota: la variable i estaría inicializada a 0 (por
                               ejemplo, se puede iniciar cuando se declara)
```

Se supone que el compilador no cambia de sitio "mov k, 0".



(b) Paralelizar el anterior ciclo en un multiprocesador que además tiene la primitiva Fetch&Add.



Nota: la variable i estaría inicializada a 0 (por ejemplo, se puede iniciar cuando se declara)



Ejercicio 11.

Ejercicio 12. Se quiere implementar un programa que calcule en paralelo la siguiente expresión en un multiprocesador en el que sólo se relaja el orden W->R y en el que sólo se dispone de primitiva de sincronización test & set:

$$d = \frac{1}{N} \sum_{i=1}^{N} x_i^2 - \overline{x}^2$$
 , donde $\overline{x} = \frac{1}{N} \sum_{i=1}^{N} x_i$

Un programador ha implementado el código de abajo. Tenga en cuenta lo siguiente: el código lo ejecutan nthread threads en paralelo; ithread es una variable local que nota el identificador del thread; i, medl y varil son variables locales; i, med, vari, el vector x y N son variables compartidas; inicialmente med, vari, medl y varil son 0.

```
(1)
    for (i=ithread; i<N; i=i+nthread) {</pre>
(2)
      medl=medl+x[i];
(3)
      varil=varil+x[i]*x[i];
(4)
(5)
    med = med + medl/N; vari = vari + varil/N;
    vari= vari - med*med;
(6)
(7)
    if (ithread==0) printf("varianza = %f", vari); //imprime en pantalla
```


Conteste a las siguientes cuestiones (considere que el compilador no altera el código):

- (a) Se ha ejecutado este código usando varias hebras y se ha visto que, aunque $\mathbb N$ y el vector $\mathbb X$ no varían, no siempre se imprime lo mismo. ¿Por qué ocurre esto?
- (b) Añada lo mínimo necesario para solucionar el problema teniendo en cuenta que sólo se dispone para implementar sincronización de test_&_set (tampoco se dispone de primitivas software de sincronización). Indique qué variables son ahora compartidas y cuáles locales.
- (c) Escriba el programa suponiendo que el multiprocesador además tiene primitivas de sincronización fetch & add (se puntuará según prestaciones). Indique qué variables son compartidas y cuáles locales.
- (d) Escriba el programa ahora suponiendo que el multiprocesador sólo tiene primitivas de sincronización compare & swap (se puntuará según prestaciones). Indique qué variables son compartidas y cuáles locales.

NOTA: En todos los apartados puede añadir o quitar variables si lo estima conveniente.

Solución

- (a) Hay dos tipos de errores en el código:
 - 1. No se accede en exclusión mutua a las variables compartidas med y vari por parte de los diferentes threads (línea de código 5). Esto permite que puedan intentar varios threads a la vez acumular el



- 2. Las operaciones de la línea (6) leen y modifican la variable compartida vari. Tal y como está el código, esa operación la realizan todos los threads lo que puede llevar a restar varias veces a vari el resultado de elevar al cuadrado med. Para evitar este problema se puede escribir en varil (e imprimir esta variable de 0 en el printf) o meter (6) dentro del if que acompaña al printf
- 3. El thread 0 obtiene el valor definitivo de vari a partir de med y vari (línea de código 6) e imprime (línea de código 7) sin esperar a que todos los threads acumulen en las variables compartidas med y vari los resultados parciales que han obtenido en el bucle en las variables locales medl y varil. Esto supone que cuando imprime pueden haber intentado acumular su resultado parcial el thread 0 y una combinación del resto de threads en un número de 0 a nthread-1. Por este motivo, aunque se accediera en exclusión mutua a las variables compartidas, se podrían imprimir distintos resultados en distintas ejecuciones.
- (b) Se accederá en exclusión mutua a med y vari implementando un cerrojo simple con una variable compartida k1 (ver código en calabaza), se tiene que añadir una barrera antes de que imprima el thread 0 (ver código en azul) y se introduce (6) dentro del if. La barrera se debe implementar también usando un cerrojo simple (k2):

```
(1)
    for (i=ithread; i<N; i=i+nthread) {</pre>
(2)
     medl=medl+x[i];
(3)
     varil=varil+x[i]*x[i];
(4)
    medl=medl/N; varil=varil/N;
(5)
    while (test & set(k1)) {};
                              //lock(k1)
    med = med + medl; vari = vari + varil;
    k1=0;
                              //unlock(k1)
    bandera local= !(bandera local) //se complementa la bandera local
    while (test & set(k2)) {}; //lock(k2)
    bar[id].cont+=1; cont local = bar[id].cont;
                                              //cont local es local
    k2=0;
                                 //unlock(k2)
    if (cont local ==num procesos)
                                 {
          bar[id].bandera= bandera local; // libera procesos en espera
    else while (bar[id].bandera!= bandera local) {};
(6)
(7)
    if (ithread==0) { vari= vari - med*med;
                    printf("varianza = %f", vari);} //imprime en pantalla
```

k1, k2, bandera local, cont local, ithread, i, medl y varil son variables locales; el vector bar, med, vari, el vector x y N son variables compartidas; inicialmente k1, k2, med, vari, medl y varil son 0.

(c) Con fetch & add(), para el acceso en exclusión mutua no es necesario usar variables compartidas extras como cerrojos:

```
for (i=ithread; i<N; i=i+nthread) {</pre>
(2)
      medl=medl+x[i];
(3)
      varil=varil+x[i]*x[i];
(4)
    }
(5)
    fetch & add(med, medl/N); fetch & add(vari, varl/N);
    bandera local= !(bandera local) //se complementa la bandera local
    cont local = fetch & add(bar[id].cont,1);  //cont local es local
    if (cont local==num procesos-1)
```

```
bar[id].cont=0;
                               //se hace 0 el contador asociado a la barrera
           bar[id].bandera= bandera local; // libera procesos en espera
    else while (bar[id].bandera!= bandera local) {};
(6)
    if (ithread==0) { vari= vari - med*med;
(7)
                      printf("varianza = %f", vari);} //imprime en pantalla
```

bandera local, cont local, ithread, i, medl y varil son variables locales; el vector bar, med, vari, el vector x y N son variables compartidas; inicialmente med, vari, medl y varil son 0.

(d) Con compare & swap (), para el acceso en exclusión mutua no es necesario usar variables compartidas extras como cerrojos:

```
for (i=ithread; i<N; i=i+nthread) {</pre>
(2)
     medl=medl+x[i];
(3)
      varil=varil+x[i]*x[i];
(4)
    }
(5)
    medl=medl/N; varil=varil/N;
    do
       a = med;
                     //a y b son variables locales
       b = a + medl;
       compare&swap(a,b,med);
    while (a!=b);
    do
       a = vari;
      b = a + varil;
       compare&swap(a,b,vari);
    while (a!=b);
    bandera local= !(bandera local) //se complementa la bandera local
      cont local = bar[id].cont;
      b = cont local + 1;
      compare&swap(cont local,b,bar[id].cont);
    while (cont_local!=b);
    if (cont_local==num procesos-1)
          bar[id].bandera= bandera_local; // libera procesos en espera
    else while (bar[id].bandera!= bandera local) {};
    if (ithread==0) { vari= vari - med*med;
(6)
                     printf("varianza = %f", vari);} //imprime en pantalla
(7)
```

a, b, bandera local, cont local, ithread, i, medl y varil son variables locales; el vector bar, med, vari, el vector x y N son variables compartidas; inicialmente med, vari, medl y varil son 0.

Ejercicio 13. Se ha extraído la siguiente implementación de cerrojo (spin-lock) para x86 del kernel de Linux (http://lxr.free-electrons.com/source/arch/x86/include/asm/spinlock.h):

```
typedef struct {
    unsigned int slock;
 } raw spinlock t;
/*Para un número de procesadores menor que 256=2^8
-#if (NR CPUS < 256)
```



```
-static __always_inline void __ticket_spin_lock(raw_spinlock_t *lock)
- {
_
             short inc = 0 \times 0100;
_
             asm volatile (
                        "lock xaddw %w0, %1\n" /*w: se queda con los 16 bits menos significativos*/
                                                                                                            /*b: se queda con el byte menos significativo*/
                       "1:
                                                                                       \t"
                                                                                      \hline 
                       "cmpb %h0, %b0
                       "je 2f
                                                                                      \n\t
                                                                                                             /*f: forward */
                       "rep ; nop
                                                                                       \n\t"
                                                                                                               /*retardo, es equivalente a pause*/
                                                                                      \n\t"
                        "movb %1, %b0
                        /* don't need lfence here, because loads are in-order */
                        "jmp 1b
                                                                                       \n"
                                                                                                              /*b: backward */
                       "2:"
                        : "+Q" (inc), "+m" (lock->slock) /*%0 es inc, %1 es lock->slock */
       /*Q asigna cualquier registro al que se pueda acceder con rh: a, b, c y d; ej. ah, bh ...
                        : "memory", "cc");
_
-}
-static always inline void ticket spin unlock(raw spinlock t *lock)
- {
             asm volatile( "incb %0"
                                                                                                   /*%0 es lock->slock */
                                        : "+m" (lock->slock)
```

Conteste a las siguientes preguntas:

: "memory", "cc");

- (a) Utiliza una implementación de cerrojo con etiquetas ¿Cuál es el contador de adquisición y cuál es el contador de liberación?
- (b) Describa qué hace xaddw %w0, %1 ¿opera con el contador de adquisición, con el de liberación o con los dos? ¿qué operaciones hace con ellos?
- (c) Describa qué hace cmpb %h0, %b0 ¿opera con el contador de adquisición, con el de liberación o con los dos? ¿qué operaciones hace con ellos?
- (d) ¿Por qué cree que se usa el prefijo lock delante de la instrucción xaddw?
- NOTAS: (1) Puede consultar las instrucciones en el manual de Intel con el repertorio de instrucciones (Volumen 2 0 volúmenes 2A, 2B У 2C) que puede encontrar http://www.intel.com/content/www/us/en/processors/architectures-software-developer-manuals.html .
- (2) Si no recuerda la interfaz entre C/C++ y ensamblador en gcc (se ha presentado en Estructura de Computadores), consulte el manual de gcc aquí http://gcc.gnu.org/onlinedocs/gcc-4.6.2/gcc/Extended- <u>Asm.html#Extended-Asm (http://gcc.gnu.org/onlinedocs/)</u>

Solución

- }

- (b) lock->slock contiene el contador de liberación en los bits de 0 a 7 liberación (lock->slock[7...0]) y el de adquisición en los bits de 8 a 15 (lock->slock[15...8]).
- (c) xaddw %w0, %1 almacena en los 16 bits menos significativos del registro al que se ha asigna inc (%0) los 16 bits (sufijo w) menos significativos de lock->slock (%1) y asigna a lock->slock (contador de adquisición y contador de liberación) el resultado de sumarlo con inc. Como consecuencia: (1) incrementa en uno el contador de adquisición (lock->slock[15...8]) dado que inc tiene un 1 en el bit 8 (inc contiene 0x0100) y (2) almacena en inc[15...8] (%h0) el valor de este contador antes de la modificación y en inc[7...0] (%b0) el valor del contador de liberación (lock->slock[7...0]).
- (d) cmpb %h0, %b0 compara el valor actual del contador de liberación inc[7...0] (%b0) y el de adquisición inc[15...8] (%h0); es decir, resta ambos contadores modificando sólo el registro de estado. En las instrucciones posteriores se usa el resultado de la comparación (los bits de estado



- resultantes de la comparación). Si son iguales ambos contadores (bit z del registro de estado a 1), abandona la función lock del cerrojo, y si son distintos actualiza el valor del contador de liberación cargando lo que hay en lock->slock[7...0] en inc[7...0] (%b0)
- (e) Se requiere el prefijo lock para que la lectura y escritura en memoria que realiza la instrucción xaddw se hagan de forma atómica. Si xaddw no fuese atómica dos flujos de control podrían leer el mismo valor del contador de adquisición y, como consecuencia, más de un flujo podría entrar a la vez en una sección crítica.

