

Estructura de Computadores Grado en Ingeniería Informática 16 de Diciembre de 2016

Nombre: DNI: Grupo:

Sobre 10, cada respuesta vale 2 si es correcta, 0 si está en blanco o claramente tachada, y -2/3 si es errónea. Anotar las respuestas (**a**, **b**, **c** o **d**) en la siguiente tabla.

1	2	3	4	5
С	d	b	d	b

- 1. Parecidos y diferencias entre los métodos de E/S: Alguna de las siguientes afirmaciones es incorrecta: T5 tr.29-32,37,58,43,44
 - a. La consulta del estado del dispositivo por parte de la CPU se suele hacer con E/S programada (salvo con dispositivos que siempre están listos para transferir) y con E/S por IRQ (cuando se usa *polling* para determinar el origen de la IRQ)
 - b. Se suele avisar a la CPU (mediante una IRQ) de que debe realizar alguna tarea, tanto en E/S por IRQ (obligatoriamente, la tarea es la transferencia) como en E/S por DMA (optativamente, el controlador DMA puede avisar de que acabó)
 - c. Sólo E/S por DMA libera a la CPU de realizar la consulta de estado del dispositivo de E/S E/S IRQ compartida disptvs
 - d. Sólo E/S por DMA libera a la CPU de realizar la transferencia de los datos de E/S
- 2. Tipos de interrupción que suelen contemplar las CPUs comerciales actuales: Alguno de los siguientes *no* lo es:
 - a. Internas (excepciones o *traps*): generadas internamente por la CPU para indicar una condición que requiere atención (división por cero, fallo de página, etc)
 - b. Externas (IRQs hardware): generadas por un dispositivo externo a la CPU, activan la línea #INTR (o equivalente)
 - c. Software: generadas al ejecutar la instrucción INT (o equivalente)
 - d. Firmware (faults): generadas por el microcódigo de la CPU (segm. fault, page fault...) ver Tema5 tr.50-51
- 3. Alguna de las siguientes técnicas *no* es de utilidad para determinar la causa de una interrupción ver Tema5 tr.56-58
 - a. Múltiples líneas de interrupción INT1#, INT2#...
 - b. Línea de reconocimiento INTA# básica para retirar IRQ, evitar redisparo, enviar vector, T5 tr.46,55
 - c. Consulta de estado, o polling
 - d. Interrupciones vectorizadas
- 4. Alguna de las siguientes técnicas *no* está relacionada con la gestión por prioridad de IROs simultáneas:
 - a. Centralizada: un único circuito recibe las diversas peticiones y reconoce la prioritaria
 - b. Sondeo, o polling: un software (la ISR) sondea el estado, la prioridad viene establecida por el orden de consulta
 - c. Encadenamiento, o daisy-chain: del reconocimiento INTA#, la prioridad viene establecida por el orden en la cadena
 - d. Inhibición: un registro de máscara retiene las peticiones menos prioritarias hasta que les llegue el turno T5 tr.60-62,68
- 5. Respecto a salvaguardar los registros de la CPU al inicio de una rutina de servicio de interrupción (ISR):
 - a. No es necesario salvar ninguno más, el contador de programa y los flags de estado ya los salva la propia CPU como parte del mecanismo de interrupción
 - b. Se deben guardar los registros que se modifiquen en la propia ISR. Eso es posible hacerlo porque el propio programador de la ISR conoce qué registros va a modificar ver Tema5, tr.46
 - c. Se deben guardar los registros salva-invocado (p.ej. EBX, ESI, EDI en el caso de una CPU IA-32), los registros salva-invocante ya los guarda el programa interrumpido
 - d. Se deben guardar todos los registros, para restaurarlos a la salida y así garantizar que el programa interrumpido no sufre ninguna modificación (salvo el inevitable retraso temporal) debido a la interrupción