Tema 3

ANÁLISIS Y DISEÑO DE SISTEMAS COMBINACIONALES

TECNOLOGÍA Y ORGANIZACIÓN DE COMPUTADORES

1º Grado en Ingeniería Informática.

RESUMEN:

En este tema se va a tratar lo qué es un sistema combinacional y cómo se diseñan y analizan circuitos combinacionales sencillos. También se analizarán algunos bloques combinacionales que realizan funciones más complejas y que no se pueden analizar a nivel de puertas lógicas.

OBJETIVOS:

Comprender lo qué es un sistema combinacional. Saber diseñar y analizar sistemas combinacionales sencillos. Entender el funcionamientos de los principales componentes combinacionales estándar.

CONTENIDOS:

- 3.1 CONCEPTO DE SISTEMA COMBINACIONAL
- 3.2 ANÁLISIS DE CIRCUITOS COMBINACIONALES
- 3.3 DISEÑO DE CIRCUITOS COMBINACIONALES
- 3.4 COMPONENTES COMBINACIONALES ESTÁNDAR

BIBLIOGRAFÍA:

```
[LLOR,03] Capítulo 4, 5, 6
[GAJS,97] Capítulo 5
[FLOY,00] Capítulo 6, 7
```

CONTENIDOS:

- 3.1 CONCEPTO DE SISTEMA COMBINACIONAL
- 3.2 ANÁLISIS DE CIRCUITOS COMBINACIONALES
- 3.3 DISEÑO DE CIRCUITOS COMBINACIONALES
- 3.4 COMPONENTES COMBINACIONALES ESTÁNDAR
 - 3.4.1 Circuitos aritméticos (sumador/restador, comparador)
 - 3.4.2 ALU
 - 3.4.3 Codificadores/ Decodificadores
 - 3.4.4 Multiplexores/ Demultiplexores
 - 3.4.5 Dispositivos lógicos programables

3.1 CONCEPTO DE SISTEMA COMBINACIONAL

 Sistema combinacional: sistema en el que las salidas en cualquier instante dependen sólo de los valores de las entradas en ese mismo instante.

$$z_i(t) = f_i(x_1(t), x_2(t), ..., x_n(t))$$

 En realidad, el valor de las salidas en un instante dado depende de la combinación de valor de las entradas presente un cierto tiempo antes, que corresponde al retardo de propagación del sistema

$$Z_i(t) = f_i(x_1(t-t_{pd}), x_2(t-t_{pd}), ..., x_n(t-t_{pd}))$$

CONTENIDOS:

- 3.1 CONCEPTO DE SISTEMA COMBINACIONAL
- 3.2 ANÁLISIS DE CIRCUITOS COMBINACIONALES
- 3.3 DISEÑO DE CIRCUITOS COMBINACIONALES
- 3.4 COMPONENTES COMBINACIONALES ESTÁNDAR
 - 3.4.1 Circuitos aritméticos (sumador/restador, comparador)
 - 3.4.2 ALU
 - 3.4.3 Codificadores/ Decodificadores
 - 3.4.4 Multiplexores/ Demultiplexores
 - 3.4.5 Dispositivos lógicos programables


Análisis de sistemas combinacionales:

- Funcional: Deducir la función lógica que realiza el circuito. Se representa con tablas de verdad, expresiones booleanas o mapas de Karnaugh.
- Temporal: Conocer el retardo de propagación y el valor de cada nodo en respuesta a una secuencia de entradas. El comportamiento dinámico del circuito se representa mediante cronogramas.

Ejemplo:

Análisis funcional:

Tabla verdad						
а	b c y					
0	0	0	1			
0	0	1	0			
0	1	0	0			
0	1	1	1			
1	0	0	1			
1	0	1	1			
1	1	0	1			
1	1	1	1			




Expresión algebraica:

$$y = a + b \cdot c + \overline{b} \cdot \overline{c}$$

Ejemplo:

$$y = a + b \cdot c + \overline{b} \cdot \overline{c}$$

Análisis temporal:







Tabla verdad						
а	b c y					
0	0	0	1			
0	0	1	0			
0	1	0	0			
0	1	1	1			
1	0	0	1			
1	0	1	1			
1	1	0	1			
1	1	1	1			

PRÁCTICA 1

Ejercicio 1: Analice los circuitos de la figura. Para ello obtenga las tablas de verdad y las expresiones algebraicas de las funciones de conmutación *f* y *g* resultantes, minimícelas y obtenga la expresión algebraica mínima de las funciones en un circuito combinacional equivalente mínimo en forma AND/OR y OR/AND.



CONTENIDOS:

- 3.1 CONCEPTO DE SISTEMA COMBINACIONAL
- 3.2 ANÁLISIS DE CIRCUITOS COMBINACIONALES
- 3.3 DISEÑO DE CIRCUITOS COMBINACIONALES
- 3.4 COMPONENTES COMBINACIONALES ESTÁNDAR
 - 3.4.1 Circuitos aritméticos (sumador/restador, comparador)
 - 3.4.2 ALU
 - 3.4.3 Codificadores/ Decodificadores
 - 3.4.4 Multiplexores/ Demultiplexores
 - 3.4.5 Dispositivos lógicos programables

- Síntesis o diseño: diseñar un circuito a partir de la descripción verbal de su comportamiento:
 - Realización de la tabla verdad
 - 2. Obtención de la expresión analítica (teorema de Shannon)
 - Minimización y expresar la función en términos del tipo de puertas a utilizar en la implementación
 - Implementación del circuito de menor coste hardware y/o menor retardo a partir de la expresión booleana


- La implementación del circuito lógico, a partir de una expresión booleana, dependerá de las puertas lógicas disponibles:
 - Con cualquier tipo de puerta lógica
 - A partir de una expresión de suma de productos:
 - puertas AND/OR
 - NAND/NAND
 - A partir de una expresión de producto de sumas:
 - Puertas OR/AND
 - NOR/NOR

Ejemplo:

- Descripción: Diseñar un circuito lógico con tres entradas (a, b, c) y una salida (y) de forma que dicha salida es 1 si y sólo si las señales a y b son 1 ó la señal c es 0.
- Ejemplo:
 - 1. Tabla verdad


а	b	С	У
0	0	0	1
0	0	1	0
0	1	0	1
0	1		0
1	0	0	1
1	0 0 1	1	0
1	1	0	1
1	1	1	1

2. Expresión analítica (Teorema de Shannon) $y(a,b,c) = \sum m(0,2,4,6,7) = \overline{a} \cdot \overline{b} \cdot \overline{c} + \overline{a} \cdot b \cdot \overline{c} + a \cdot b \cdot \overline{c}$ + $a \cdot b \cdot \overline{c} + a \cdot b \cdot c$ 3. Minimización: $y(a,b,c) = \overline{c} + a \cdot b$



4. Implementación del circuito: $y(a,b,c) = \overline{c} + a \cdot b$


AND/OR/INVERSORES



NAND


Aplicando la ley de De Morgan:

y (a,b,c) =
$$\overline{c}$$
 + a·b = $\overline{\overline{c}$ + a·b = $\overline{\overline{c}}$ · \overline{a} ·b = \overline{c} · \overline{a} ·b




– OR/AND/INVERSORES:

$$y(a,b,c) = \overline{c} + a \cdot b = (a + \overline{c}) \cdot (b + \overline{c})$$



- NOR/NOR: aplicando la ley de De Morgan:

$$y(a,b,c) = (a+\overline{c}) \cdot (b+\overline{c}) = \overline{(a+\overline{c}) \cdot (b+\overline{c})} = \overline{(a+\overline{c})} + \overline{(b+\overline{c})}$$



PRÁCTICA 1

Ejercicio 2. Diseñe un circuito lógico combinacional partiendo del siguiente enunciado:

"Un jurado consta de cuatro miembros que deben evaluar el examen de un candidato. El candidato aprobará el examen si y sólo si recibe dos o más votos favorables del jurado. Para votar los miembros del jurado disponen cada uno de ellos de un interruptor (A, B, C y D) de manera tal que pulsándolo (interruptor = 1) dan su voto favorable al candidato y no pulsándolo (interruptor = 0) dan su voto negativo al candidato."

Implemente un circuito lógico mínimo que genere la función que permita determinar si aprueba o suspende un candidato tomando como entradas los cuatro pulsadores A, B, C y D de que dispone el tribunal. Realice la tabla de verdad de la función, minimice la misma e implemente dicha función empleando:

- a) Síntesis de Suma de Productos (AND-OR).
- b) Síntesis de Producto de Sumas (OR-AND).
- c) Síntesis con dos niveles de puertas NAND (NAND-NAND).
- d) Síntesis con dos niveles de puertas NOR (NOR-NOR).

CONTENIDOS:

- 3.1 CONCEPTO DE SISTEMA COMBINACIONAL
- 3.2 ANÁLISIS DE CIRCUITOS COMBINACIONALES
- 3.3 DISEÑO DE CIRCUITOS COMBINACIONALES


3.4 COMPONENTES COMBINACIONALES ESTÁNDAR

- 3.4.1 Circuitos aritméticos (sumador/restador, comparador)
- 3.4.2 ALU
- 3.4.3 Codificadores/ Decodificadores
- 3.4.4 Multiplexores/ Demultiplexores
- 3.4.5 Dispositivos lógicos programables

- Cuando la complejidad de un circuito aumenta, la descripción con tablas de verdad, como suma de términos producto (o producto de términos suma) utilizado en el **nivel de puertas** lógicas, resulta inmanejable.
- Es necesario describir el comportamiento mediante subsistemas, que son funciones más complejas:
 - Procesamiento de datos
 - Enrutamiento de datos
 - Almacenamiento de datos
- Los bloques funcionales que realizan estas funciones se consideran primitivas en el nivel de registro.

NIVEL	COMPORTAMIENTO	COMPONENTES ESTRUCTURALES
Procesador	Instrucciones máquina	Procesadores, controladores, memorias, ASIC
Registro	Algoritmos Diagramas de flujo Cartas ASM	ALUs, MUXs, DEMUXs, registros, contadores, memorias
Puertas lógicas	Ecuaciones booleanas Diagramas Tablas de estado	Puertas lógicas y biestables
Electrónico	Ecuaciones diferenciales Diagramas corriente-tensión	Transistores, resistencias, condensadores
Físico	Layout y modelos	Difusiones P,N, pistas de metal, polisilicio

 Por ejemplo: la ALU 74X181 tiene una Tabla de verdad con 16.384 filas y 8 ecuaciones booleanas, algunas dependientes de 14 variables.





- Existen bloques funcionales que realizan estas tareas y que son primitivas en el **nivel de registro**:
 - Componentes combinacionales: Circuitos aritméticos,
 ALU, Codificadores, Decodificadores, Multiplexores,
 Demultiplexores, PLDs combinacionales etc.
 - Componentes secuenciales: registros, contadores, memorias, bancos de registros.

CONTENIDOS:

- 3.1 CONCEPTO DE SISTEMA COMBINACIONAL
- 3.2 ANÁLISIS DE CIRCUITOS COMBINACIONALES
- 3.3 DISEÑO DE CIRCUITOS COMBINACIONALES
- 3.4 COMPONENTES COMBINACIONALES ESTÁNDAR
 - 3.4.1 Circuitos aritméticos (sumador/restador, comparador)
 - 3.4.2 ALU
 - 3.4.3 Codificadores/ Decodificadores
 - 3.4.4 Multiplexores/ Demultiplexores
 - 3.4.5 Dispositivos lógicos programables

SEMISUMADOR:






\mathbf{A}_{0}	B_0	S ₀	C ₁
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$S_0 = \sum m(1,2) = \overline{A}_0 \cdot B_0 + A_0 \cdot \overline{B}_0 = A_0 \oplus B_0$$

$$C_1 = \sum m(3) = A_0 \cdot B_0$$




PRÁCTICA 2:

2.1 CIRCUITO SEMISUMADOR.

Utilizando el simulador lógico, realice y compruebe el funcionamiento de un semisumador binario cuya tabla de verdad se representa en la Tabla. Cree un símbolo para el semisumador como el que se representa en la Figura.

Tabla verdad

A _o	B _o	S _o	C ₁
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1



SUMADOR COMPLETO DE 1 bit:





Tabla verdad

Α	В	C _{in}	S	C _{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



$$S = \sum m(1, 2, 4, 7) = \overline{A} \cdot \overline{B} \cdot C_{in} + A \cdot B \cdot C_{in} + \overline{A} \cdot B \cdot \overline{C}_{in} + A \cdot \overline{B} \cdot \overline{C}_{in} =$$


$$= C_{in} \cdot \overline{(A \oplus B)} + \overline{C}_{in} \cdot (A \oplus B) = C_{in} \oplus (A \oplus B) = C_{in} \oplus A \oplus B$$

$$C_{out} = \sum m(3, 5, 6, 7) = A \cdot B + C_{in} \cdot B + C_{in} \cdot A$$

 SUMADOR COMPLETO DE 1 bit a partir de dos semisumadores:

$$S = C_{in} \oplus A \oplus B$$

$$C_{out} = A \cdot B + C_{in} \cdot \overline{A} \cdot B + C_{in} \cdot A \cdot \overline{B} = A \cdot B + C_{in} \cdot (A \oplus B)$$





AB Cin	00	01	11	10
0			1	
1		1	1	1

PRÁCTICA 2:


2.2 CIRCUITO SUMADOR COMPLETO DE 1 BIT.

A partir de dos semisumadores y las puertas lógicas que considere oportunas, construya un sumador completo de 1 bit.





 Sumador binario de 4 bits con propagación del acarreo en cascada:




RESTADOR:

Resta binaria: A - B = A + B + 1


Restador binario de 4 bits:

$$Z3Z2Z1Z0 = X3X2X1X0 - Y3Y2Y1Y0 =$$

= $X3X2X1X0 + \overline{Y}3\overline{Y}2\overline{Y}1\overline{Y}0 + 1$



Sumador/Restador de 4 bits (Práctica 2)




- ¿Qué ocurre si obtenemos un resultado no representable?
 - Hay que diseñar la lógica de desbordamiento que dependerá del tipo de representación.
 - En complemento a 2 con signo (C2) hay desbordamiento si tras sumar dos números positivos el resultado sale negativo, o si al sumar dos números negativos el resultado sale positivo. No ocurre desbordamiento cuando se suman números de diferente signo.

Ejemplo: Si sumamos dos números de 4 bits representados en C2, donde X_3 , Y_3 y Z_3 son bits de signo, $X_3X_2X_1X_0 + Y_3Y_2Y_1Y_0 = Z_3Z_2Z_1Z_0$

$$D = X_3 Y_3 \overline{Z}_3 + \overline{X}_3 \overline{Y}_3 Z_3 \\ \text{D} \leftarrow \begin{array}{c} X_3 \\ Y_3 \\ Z_3 \\ \end{array}$$

Х з	Y 3	Z 3	D
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0



PRÁCTICA 2:

2.3 CIRCUITO SUMADOR COMPLETO DE 4 BITS:

Utilizando cuatro sumadores completos de 1 bit como el diseñado en el apartado 2.2, de la Práctica 2, realice un sumador para datos de 4 bits.

2.4 CIRCUITO SUMADOR/RESTADOR DE 4 BITS:

Realice un sumador/restador de 4 bits, añadiendo al sumador binario de 4 bits realizado en el apartado 2.3 las puertas lógicas que considere necesarias.

COMPARADORES

Un comparador se puede implementar de varias formas:

- -Comparador con 1 salida
- Comparador con 3 salidas
- Comparador con salidas codificadas

Comparador con 1 salida

Ejemplo: comparador binario de números de 2 bits

x ₁	x _o	y ₁	y _o	f	$f = 1 \text{ si } x < y$ $x_1 \longrightarrow$
0	0	0	0	0	V V
0	0	0	1	1	$f = 0$ si $x \ge y$ x_0 Comparador y_1
0	0	1	0	1	$y_0 \longrightarrow$
0	0	1	1	1	
0	1	0	0	0	
0	1	0	1	0	$f = \overline{X}_1 \cdot \overline{X}_0 \cdot y_0 + \overline{X}_0 \cdot y_1 \cdot y_0 + \overline{X}_1 \cdot y_1$
0	1	1	0	1	
0	1	1	1	1	x_1x_0 00 01 11 10 x_1 x_0 y_1 y_0
1	0	0	0	0	
1	0	0	1	0	
1	0	1	0	0	
1	0	1	1	1	$\begin{bmatrix} 01 \\ 4 \end{bmatrix}$ $\begin{bmatrix} 1 \\ 5 \end{bmatrix}$ $\begin{bmatrix} 1 \\ 2 \end{bmatrix}$ $\begin{bmatrix} 1 \\ 6 \end{bmatrix}$
1	1	0	0	0	
1	1	0	1	0	11 12 13 15 14
1	1	1	0	0	
1	1	1	1	0	8 9 11 10


Comparador con 3 salidas:

Ejemplo: comparador binario de 1 bit


$$G = 1 \operatorname{si} x > y$$

$$E = 1 \operatorname{si} x = y$$

$$L = 1 \operatorname{si} x < y$$



Х	У	G	Ε	L	
0	0	0	1	0	$G = x \cdot \overline{y}$
0	1	0	0	1	$E = \overline{x} \cdot \overline{y} + x \cdot y = \overline{x \oplus y}$
1	0	1	0	0	
1	1	0	1	0	$L = \overline{X} \cdot y$



Comparador con salidas codificadas:

Ejemplo: comparador de 1 bit

$$cd = 00 \text{ si } x = y$$


 $cd = 01 \text{ si } x < y$
 $cd = 10 \text{ si } x > y$




Х	У	С	d
0	0	0	0
0	1	0	1
1	0	1	0
1	1	0	0

$$d = x \cdot \overline{y}$$

 $d = \overline{x} \cdot y$




 Para construir un comparador modular de n bits, hay que hacer un módulo CMm-1 modificado, de modo que incluya entradas adicionales para poder ampliar a cualquier número de bits.



Ejercicio: Obtener la tabla de verdad de las funciones

CJ y **d**J, minimizarlas y dibujar el circuito con estructura AND/OR.

- Para poder comparar números de varios bits podemos construir un comparador modular, a partir varios comparadores de 1 bit modificados adecuadamente.
- Ejemplo: comparador modular de n bits.



Tema 3. Análisis y diseño de sistemas combinacionales

CONTENIDOS:

- 3.1 CONCEPTO DE SISTEMA COMBINACIONAL
- 3.2 ANÁLISIS DE CIRCUITOS COMBINACIONALES
- 3.3 DISEÑO DE CIRCUITOS COMBINACIONALES
- 3.4 COMPONENTES COMBINACIONALES ESTÁNDAR
 - 3.4.1 Circuitos aritméticos (sumador/restador, comparador)
 - 3.4.2 ALU
 - 3.4.3 Codificadores/ Decodificadores
 - 3.4.4 Multiplexores/ Demultiplexores
 - 3.4.5 Dispositivos lógicos programables

- Unidad Aritmético Lógica de 4 bits: 74181
 - Entrada de modo de control (M=1 lógicas, M=0 aritméticas)
 - 4 entradas de selección de función (S₃ – S₀)
 - Datos de 4 bits (A₃A₂A₁A₀, B₃B₂B₁B₀)
 - 16 operaciones lógicas
 - 16 operaciones aritméticas





Diagrama lógico de la ALU-74181




Unidad Aritmético Lógica de 4 bits: 74181

16 operaciones lógicas y 16 aritméticas

	Sele	ctio	n	M = 1	M = 0, Arithm	netic Functions
S3	S2	S1	S0	Logic Function	Cn = 0	Cn = 1
0	0	0	0	F = A	F = A menos 1	F = A
0	0	0	1	F = A nand B	F = A B menos 1	F=AB
0	0	1	0	F = A + B	$F = A \overline{B}$ menos 1	F=AB
0	0	1	1	F = 1	F = menos 1	F = zero
0	1	0	0	F = A nor B	$F = A \text{ más} (A + \overline{B})$	F = A más (A + B) más 1
0	1	0	1	F = B	$F = A B \text{ más } (A + \overline{B})$	F = A B más (A + B) más 1
0	1	1	0	F = A xnor B	F = A menos B menos 1	F = A menos B
0	1	1	1	F = A + B	F = A + B	F = (A + B) más 1
1	0	0	0	F=AB	F = A más (A + B)	F = A más (A + B) más 1
1	0	0	1	F = A xor B	F = A más B	F = A más B más 1
1	0	1	0	F=B	$F = A \overline{B}$ más $(A + B)$	F = A B más (A + B) más 1
1	0	1	1	F = A + B	F = (A + B)	F = (A + B) más 1
1	1	0	0	F = 0	F = A más A	F = A más A más 1
1	1	0	1	F=AB	F = A B más A	F = AB más A más 1
1	1	1	0	F=AB	F= A B más A	F = A B más A más 1
1	1	1	1	F = A	F = A	F = A más 1

Símbolo lógico:

Opera con los datos: $A_3A_2A_1A_0$ y $B_3B_2B_1B_0$ El resultado es el dato $F_3F_2F_1F_0$



M = H → operaciones lógicasM = L → operaciones aritméticas


Con s₃s₂s₁s₀ se seleccionan las 16 operaciones lógicas o aritméticas.

Cn → Acarreo de entrada Cn+4 → Acarreo de salida A=B → H cuando F'=1 (resta) G' → Acarreo generado P' → Propagación de acarreo

- Todas las operaciones aritmético-lógicas se basan en la suma así que se puede diseñar una ALU modificando las entradas de un sumador.
 - Un ampliador aritmético (AE) o etapa aritmética es la lógica de modificación utilizada en las operaciones aritméticas.
 - Un ampliador lógico (LE) o etapa lógica es la lógica utilizada para las operaciones lógicas.

 Práctica 3: Análisis de una unidad aritméticológica (ALU) de 4 bits.

Analizar teóricamente una Unidad Aritmético-Lógica de 4 bits a partir de los esquemáticos de los circuitos que la implementa. Montar y verificar su funcionamiento con LogicWorks (ver guión de prácticas).




Tema 3. Análisis y diseño de sistemas combinacionales


CONTENIDOS:

- 3.1 CONCEPTO DE SISTEMA COMBINACIONAL
- 3.2 ANÁLISIS DE CIRCUITOS COMBINACIONALES
- 3.3 DISEÑO DE CIRCUITOS COMBINACIONALES
- 3.4 COMPONENTES COMBINACIONALES ESTÁNDAR
 - 3.4.1 Circuitos aritméticos (sumador/restador, comparador)
 - 3.4.2 ALU
 - 3.4.3 Codificadores / Decodificadores
 - 3.4.4 Multiplexores/ Demultiplexores
 - 3.4.5 Dispositivos lógicos programables

 Un codificador es un circuito combinacional con n entradas y m salidas de forma que en un instante sólo una de las entradas puede tomar el valor 1, generando a la salida una combinación de m bits que es única para esa entrada.



Ejemplo: Codificador decimal-BCD
 Presenta a la salida el código BCD del valor decimal correspondiente a la entrada activa




					Entr	adas					Sali	das	
19	18	17	16	15	14	13	12	11	10	Y3	Y2	Y1	Υ0
0	0	0	0	0	0	0	0	0	1	0	0	0	0
0	0	0	0	0	0	0	0	1	0	0	0	0	1
0	0	0	0	0	0	0	1	0	0	0	0	1	0
0	0	0	0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	0	1	0	0	0	0	0	1	0	0
0	0	0	0	1	0	0	0	0	0	0	1	0	1
0	0	0	1	0	0	0	0	0	0	0	1	1	0
0	0	1	0	0	0	0	0	0	0	0	1	1	1
0	1	0	0	0	0	0	0	0	0	1	0	0	0
1	0	0	0	0	0	0	0	0	0	1	0	0	1

- Un codificador binario proporciona a la salida el valor binario correspondiente a la entrada activa.
- Existen 2 tipos fundamentales de codificadores binarios:
 - Codificadores sin prioridad: solo admiten una entrada activada, codificando en la salida el valor binario de la misma y cero cuando no existe ninguna activa
 - Codificadores con prioridad: puede haber más de una entrada activada, existiendo prioridad en aquella cuyo valor decimal es más alto.


Ejemplo: Codificador binario 8-a-3 sin prioridad:

			Entr	adas				Ş	Salida	S
17	16	15	14	13	12	I 1	10	Y2	Y1	Y0
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1




$$Y2 = 14 + 15 + 16 + 17$$


 $Y1 = 12 + 13 + 16 + 17$
 $Y0 = 11 + 13 + 15 + 17$



Codificador binario 4 a 2 con prioridad (orden de prioridad 3-2-1-0): **Z0 Z1**

Х3	X2	X1	ХО	Z 1	ZO
0	0	0	0	-	-
0	0	0	1	0	0
0	0	1	0	0	1
0	0	1	1	0	1
0	1	0	0	1	0
0	1	0	1	1	0
0	1	1	0	1	0
0	1	1	1	1	0
1	0	0	0	1	1
1	0	0	1	1	1
1	0	1	0	1	1
1	0	1	1	1	1
1	1	0	0	1	1
1	1	0	1	1	1
1	1	1	0	1	1
1	1	1	1	1	1






11

10


 Un decodificador es un circuito combinacional con n entradas y m salidas, donde n es el número de bits que se utilicen en el código y m el número de caracteres que se están decodificando. Cada combinación de entradas pone una salida a 1 (o 0) mientras las demás permanecen a 0 (o 1).




 En un decodificador binario, m = 2ⁿ, cada combinación de entrada determina la salida cuyo número de orden coincida con el valor binario de las entradas.


Decodificador binario de 3 a 8:

	X2X1X0	Z ₇	Z ₆	Z ₅	Z ₄	Zз	Z ₂	Z ₁	Zo
ſ	000	0	0	0	0	0	0	0	Е
ſ	0 0 1	0	0	0	0	0	0	Е	0
I	010	0	0	0	0	0	Е	0	0
ļ	011	0	0	0	0	Ε	0	0	0
	100	0	0	0	Е	0	0	0	0
	101	0	0	ш	0	0	0	0	0
	110	0	Ш	0	0	0	0	0	0
	111	Ш	0	0	0	0	0	0	0






- Aplicaciones de los decodificadores:
 - Memoria del computador
 - Seleccionar diferentes bancos de memoria
 - Seleccionar palabras dentro de un chip de memoria
 - Sistema de Entrada/Salida en un computador: seleccionar diferentes dispositivos
 - Decodificar los códigos de operación que identifican cada instrucción.



Conversores de código:

- permiten pasar de un código a otro.
- por ejemplo: de Binario natural a 7 segmentos, de Gray a Binario, de Gray a BCD, etc.
- Alternativas de implementación:
 - Simplificación multifuncional
 - Decodificador + Codificador




- Práctica 4: Funcionamiento de codificadores, decodificadores y multiplexores, demultiplexores
 - 4.1 Realice y simule en LogicWorks los siguientes circuitos:
 - Un decodificador binario de 3 entradas y 8 salidas con entrada de habilitación CE.
 - Un codificador binario con prioridad de 4 entradas y 2 salidas.
 - 4.2 Conversor de siete segmentos.
 - Realice, utilizando Logic Works un conversor de código para un visualizador de 7 segmentos.

Tema 3. Análisis y diseño de sistemas combinacionales

CONTENIDOS:

- 3.1 CONCEPTO DE SISTEMA COMBINACIONAL
- 3.2 ANÁLISIS DE CIRCUITOS COMBINACIONALES
- 3.3 DISEÑO DE CIRCUITOS COMBINACIONALES
- 3.4 COMPONENTES COMBINACIONALES ESTÁNDAR
 - 3.4.1 Circuitos aritméticos (sumador/restador, comparador)
 - 3.4.2 ALU
 - 3.4.3 Codificadores/ Decodificadores.
 - 3.4.4 Multiplexores/ Demultiplexores
 - 3.4.5 Dispositivos lógicos programables

 Un multiplexor (MUX) es un bloque combinacional con p entradas de control, 2^p entradas de datos y una salida, de forma que conecta una de las entradas con la salida según el valor de las entradas de control.





- Si las entradas de datos están numeradas, se conecta con la salida aquella cuyo número de orden coincide con el valor en binario de las entradas de control.
- El multiplexor también se denomina selector de datos

Multiplexor 4 a 1:

	radas ontrol	Salida
y1	yO	Z
0	0	х0
0	1	x1
1	0	x2
1	1	х3

$$z = \overline{y}_1 \cdot \overline{y}_0 \cdot x_0 + \overline{y}_1 \cdot y_0 \cdot x_1$$
$$+ y_1 \cdot \overline{y}_0 \cdot x_2 + y_1 \cdot y_0 \cdot x_3$$





• **Ejemplo**: construir un multiplexor 8 a 1 a partir de dos multiplexores


de 4 a 1.

 y_2 y_1 y_0

y2	y1	yO	Z
0	0	0	х0
0	0	1	x1
0	1	0	x2
0	1	1	х3
1	0	0	x4
1	0	1	x5
1	1	0	х6
1	1	1	x7

у1	уO	z 1	zO
0	0	х0	x4
0	1	x1	x 5
1	0	x2	х6
1	1	х3	x7


у2	z
0	z0
1	z1



 X_7

Aplicaciones:


 Transmitir información con multiplexores de palabras de n bits. Por ej.: MUX de 4 (palabras de n bits) a 1 (palabra de n bits).



y ₁	y _o	Z	
0	0	Α	
0	1	В	
1	0	С	
1	1	D	

Por ejemplo: si $y_1y_0 = 10$, Z = Csiendo $Z = Z_0 Z_1 ... Z_{n-1} y C = C_0 C_1 ... C_{n-1}$


- -Módulos lógicos universales para sintetizar funciones de conmutación:
 - Las entradas de control son las variables de conmutación a sintetizar y
 - las variables de entrada son los valores 0 o 1 que la función deba producir.
 - Con un MUX de *n* entradas de control se puede implementar cualquier función de conmutación de *n* variables.




- Con un multiplexor de n entradas de control se pueden sintetizar funciones de n+1 variables.
- Por ejemplo, con un multiplexor de 2 entradas de control se puede sintetizar una función de 3 variables: f(a,b,c)=Σm(3,4,6,7)

а	b	b c		
0	0	0	0	
0	0	1	0	
0	1	0	0	
0	1	1	1	
1	0	0	1	
1	0	1	0	
1	1	0	1	
1	1	1	1	


а	b	f
0	0	0
0	1	С
1	0	С
1	1	1



Acceder a un bus para enviar información desde varias fuentes.




 Un demultiplexor es un bloque combinacional que con p entradas de control, una entrada de datos y 2^p salidas de datos. Conecta la entrada de datos con una de las salidas según el valor de las entradas de control.




 Si las salidas están numeradas, la entrada se conecta a la salida cuyo número de orden coincide con el valor binario de las entradas de control.

• **Ejemplo**: demultiplexor 1 a 8




y2	y1	yO	хO	x 1	х2	х3	x4	х5	х6	x 7
0	0	0	Z	0	0	0	0	0	0	0
0	0	1	0	Z	0	0	0	0	0	0
0	1	0	0	0	Z	0	0	0	0	0
0	1	1	0	0	0	Z	0	0	0	0
1	0	0	0	0	0	0	Z	0	0	0
1	0	1	0	0	0	0	0	Z	0	0
1	1	0	0	0	0	0	0	0	Z	0
1	1	1	0	0	0	0	0	0	0	Z


Ampliación del número de líneas de control:



3.4.4 Multiplexores/ Demultiplexores

También hay demultiplexores de palabras de n bits.
 Los demultiplexores se pueden utilizar para ampliación el número de bits de los datos:






3.4.4 Multiplexores/ Demultiplexores

Decodificador/Demultiplexor:

- un demultiplexor de "n" a "m" equivale a un decodificador binario de "n" a "m" con entrada E de habilitación.
- Su denominación indica un contexto diferente de utilización:
 - un demultiplexor es un circuito que permite conectar una fuente de datos de entrada a múltiples destinos en función de unas señales de control.
 - Un decodificador binario activa la salida cuya número de orden coincide con el valor binario de las entradas.



3.4.4 Multiplexores/ Demultiplexores

- Práctica 4: Funcionamiento de codificadores, decodificadores y multiplexores, demultiplexores
 - 4.3 Síntesis de funciones lógicas con multiplexores.

Implemente la función de tres variables f(A, B, C) cuya tabla de verdad se presenta en la tabla, utilizando multiplexores de 2 a 1.

ABC	f
000	0
0 0 1	1
010	1
0 1 1	1
100	1
101	0
110	0
1 1 1	Ω

4.4 Realización de demultiplexores.


Realice un demultiplexor de 1 a 8. Compare este circuito con el decodificador binario de 3 entradas y 8 salidas con entrada de habilitación de chip (CE) implementado en el apartado 1.1 de esta práctica. ¿Mantienen alguna similitud dichos circuitos?

Tema 3. Análisis y diseño de sistemas combinacionales

CONTENIDOS:

- 3.1 CONCEPTO DE SISTEMA COMBINACIONAL
- 3.2 ANÁLISIS DE CIRCUITOS COMBINACIONALES
- 3.3 DISEÑO DE CIRCUITOS COMBINACIONALES
- 3.4 COMPONENTES COMBINACIONALES ESTÁNDAR
 - 3.4.1 Circuitos aritméticos (sumador/restador, comparador)
 - 3.4.2 ALU
 - 3.4.3 Codificadores/ Decodificadores
 - 3.4.4 Multiplexores/ Demultiplexores
 - 3.4.5 Dispositivos lógicos programables


- Los dispositivos lógicos programables sustituyen en algunas aplicaciones a los circuitos SSI y MSI ya que ocupan menos, se necesitan menos unidades y su coste es inferior.
- Están formados por una matriz de puertas AND y OR que se puede programar.




- Los PLD tienen un estructura regular y se particularizan para realizar una aplicación concreta.
- Como salen de fábrica no realizan ninguna función. El diseñador lo programa o configura para que lleve a cabo una tarea determinada.
- Los PLD son reconfigurables, es decir, la programación se puede cambiar total o parcialmente y en algunos casos en tiempo real.
- Se programan creando o eliminando conexiones entre los distintos dispositivos electrónicos que lo forman.



- Un plano o matriz programable es una red de conductores en filas y columnas con un elemento electrónico en cada intersección.
 - Una matriz o plano OR está formada por puertas OR conectadas a una matriz programable.
 - Una matriz o plano AND está formada por puertas AND conectadas a una matriz programable.



 PLA (Programmable Logic Array): Una PLA n×p×m es un circuito combinacional con n entradas, formado por un plano AND programable con p términos producto y un plano OR también programable con m salidas.




• **Ejemplo**: Implementar con una PLA las siguientes funciones:


$$f_1 = x_1 \cdot x_2 + x_1 \cdot \overline{x}_3 + \overline{x}_1 \cdot \overline{x}_2 \cdot x_3 = P1 + P2 + P3$$

$$f_2 = \overline{X}_1 \cdot \overline{X}_2 \cdot X_3 + X_1 \cdot X_3 = P3 + P4$$

- Términos producto de cualquier orden
- Se pueden compartir términos producto



 PAL (Programmable Array Logic): esta estructura permite implementar cualquier suma de productos.




• **Ejemplo**: implementar con una PAL las siguientes funciones:

$$f_1 = P1 + P2 = X_1 \cdot X_2 \cdot \overline{X}_3 + \overline{X}_1 \cdot \overline{X}_2$$


$$f_2 = P3 + P4 = \overline{X}_1 \cdot \overline{X}_2 + X_1 \cdot X_2 \cdot X_3$$


- Términos producto de cualquier orden
- No se pueden compartir términos producto
- Minimización independiente de las funciones
- Mayor densidad y menor retardo que PLAs



GAL (Generic Array Logic):


- Una GAL básica está formada por un plano AND programable y un plano OR fijo.
- La matriz programable está formada por CMOS borrables (E²CMOS) en lugar de fusibles (PAL).






Plano AND reprogramable


- CPLD (Complex Programmable Logic Device): son una evolución de los SPLD.
 - Suelen estar formados por varios bloques PAL conectados mediante líneas centralizadas programables.
 - Todavía se siguen utilizando. Por ejemplo, los puertos PCI-Express están controlados mediante un CPLD.



- FPGA (Field Prgrammable Gate Array): son dispositivos lógicos programables de gran versatilidad.
 - Pueden implementar circuitos combinacionales y secuenciales de gran complejidad.
 - Los más básicos son homogéneos y los más complejos son heterogéneos.
 - FPGA-SRAM: volátiles, se puede reprogramar entre 10 y 100 veces, los que más se usan.
 - FPGA antifusibles: no volátil, muy estables, Se usan en aplicaciones espaciales
 - FPGA flash: Parecidos a los antifusibles pero con tecnología de transistores.



- Una memoria es una estructura lógica con n entradas de dirección, m salidas de datos y mx2ⁿ celdas de memoria.
- Además, puede tener m entradas de datos y p señales de control
- Almacena de forma permanente 2ⁿ palabras de m bits.



- Si la información se puede cambiar (escribir) la memoria es de lectura y escritura, y tendrá además m entradas de datos.
- Si la información no se puede cambiar, es decir, es permanente, la memoria es de solo lectura (ROM).

Memorias ROM:


n entradas de dirección:

$$X_{n-1}, \ldots, X_0$$


• 2ⁿ palabras de m bits:

$$(z_{m-1},...,z_0) = M(x_{n-1},...,x_0)$$

- Formado por:
 - Decodificador binario de n a 2ⁿ
 - mx2ⁿ celdas de memoria En cada celda se almacena 1 bit
- En la salida se obtiene la palabra de m bits $(z_{m-1},...,z_0)$ almacenada en la dirección que especifique su entrada de dirección $(x_{n-1},...,x_0)$



• **Ejemplo**: memoria ROM de 8 palabras de 6 bits



A la salida se obtiene la palabra almacenada (101000) en la dirección indicada (010).

Las ROM son módulos lógicos universales:

$$D_{7}(\mathbf{x}_{2}\mathbf{x}_{1}\mathbf{x}_{0}) = \sum m_{i}(0,2,3,5)$$

$$D_{5}(\mathbf{x}_{2}\mathbf{x}_{1}\mathbf{x}_{0}) = \sum m_{i}(0,3,5,7)$$

$$D_{3}(\mathbf{x}_{2}\mathbf{x}_{1}\mathbf{x}_{0}) = \sum m_{i}(1,4,6)$$


$$D_{1}(\mathbf{x}_{2}\mathbf{x}_{1}\mathbf{x}_{0}) = \sum m_{i}(0,3,5,6,7)$$

$$D_{6}(\mathbf{x}_{2}\mathbf{x}_{1}\mathbf{x}_{0}) = \sum m_{i}(2,5,6)$$

$$D_{4}(\mathbf{x}_{2}\mathbf{x}_{1}\mathbf{x}_{0}) = \sum m_{i}(0,1,3,7)$$

$$D_{2}(\mathbf{x}_{2}\mathbf{x}_{1}\mathbf{x}_{0}) = \sum m_{i}(0,1,2)$$

$$D_{0}(\mathbf{x}_{2}\mathbf{x}_{1}\mathbf{x}_{0}) = \sum m_{i}(1,2,4,7)$$




 PROM: vienen con todas las conexiones hechas y la programación consiste en deshacer conexiones. Sólo se pueden programar una vez.

Cs

Ejemplo: PROM 2²x2

 EPROM: ROM borrable, programable y reprogramable con luz ultravioleta.

 EEPROM: ROM borrable, programable y reprogramable eléctricamente (por ejemplo: memorias Flash)




ROM programable:

- Generación de funciones lógicas a partir de expresión canónica
- Cada nueva variable duplica el tamaño de la memoria
- Ejemplo:

$$f_1(x_1, x_2, x_3) = \Sigma m(0, 1, 3, 6)$$

$$f_2(x_1, x_2, x_3) = \Sigma m(1, 2, 3, 5, 7)$$





ROM 2³x2 con entrada de selección:


CS = 1: Funcionamiento normal

CS = 0: Todas las salidas en


alta impedancia







Implementación de funciones de conmutación con PLA y ROM.



Α	В	С	D	Z2	Z1
0	0	0	0	0	0
0	0	0	1	O	0
0	0	1	0	0	0
0	0 0 0 1 1		1	0	1
0	1	1 0 0	0	1	0
0	1	0	1	1	1
0	1	1	0	1	0
0	1	1	1	0	1
1	0	0	0	1	1
1	0 0 0	0	1	0	0
1	0	1	0	0	0
1	0	1	1	0	1
1	1	0	0	1	0
1	1	1 0 0	1	1	1
0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1	1	1	0 1 0 1 0 1 0 1 0 1 0 1 0 1	0 0 0 1 1 1 0 0 0 1 1 1 0	0 0 0 1 0 1 0 1 0 0 1 0 1 0
1	1	1	1	0	1

Tema 3

ANÁLISIS Y DISEÑO DE SISTEMAS COMBINACIONALES

TECNOLOGÍA Y ORGANIZACIÓN DE COMPUTADORES

1º Grado en Ingeniería Informática.