我是谁

各位老师晚上好！我叫吴万强，目前是 西南民族大学 电子与通信工程 专业在读研究生，即将于今年7月份毕业；

我读研期间获得了一些学校及竞赛的奖项，也发表了几篇论文，其中较好的一篇是中文核心，具体的内容您可以在我简历的第二页查看。

为什么胜任

读研期间我主要的研究方向和学习内容大都与FPGA相关，比如参加研电赛，在公司实习，包括自己毕设也是基于FPGA完成的。

其中研电赛是研一的时候参加的，我们做的项目是**基于SOPC的非侵入式负荷监测装置**，在这个项目中我主要负责的是**识别模型的建立**及**SOPC系统的设计**；

**SOPC系统设计：**使用Xilinx FPGA实现各数据采集、处理模块逻辑设计，利用仿真和逻辑综合进行功能验证；然后，将设计好的数字逻辑部分进行AXI4\_Lite接口的IP封装；在VIVADO下建立Block Design程序，将SOPC系统的各个功能模块进行连接，导出顶层文件并生成BIT流。

**识别模型建立：**主要是使用FPGA驱动高精度ADC采样几种具有代表性的负荷稳态下的信号特征，结合特征提取算法构建特征值数据库，在MATLAB中利用神经网络工具箱建立负荷识别模型，并使用前面的数据库进行模型训练和验证，最后将训练好的模型导出。

最终我们的参数作品获得了西南赛区二等奖，并且我将整个项目汇总为一篇论文发表在中文核心期刊。

实习是研二期间在**大唐电信成都分公司**做FPGA开发，

期间我的主要职责是根据产品需求完成各个模块的逻辑设计和测试代码设计，并使用Intel FPGA进行验证，设计完成后进行自测和系统联测，最后撰写产品硬件开发文档。

实习期间我参与了一个项目：时频一体化设备OUT32输出盘设计；在这个项目中我主要做的是产品功能分析，模块划分，并使用Intel FPGA完成板卡从背板接收相关频率信号、32路频率输出、E1编码、与单片机通信等模块的逻辑设计和测试。经过自测和系统联测这个板卡符合时钟服务器的精度要求。

我毕设的题目是**时钟服务器守时算法研究**，在毕设中我除了研究时钟服务器的驯服及守时控制算法外，还搭建了一套验证平台；该验证平台是以Intel FPGA为核心设计搭建了系统硬件电路，并设计了软件系统。

软件系统也是基于SOPC技术实现的，在SOPC系统中，**硬件部分**实现了硬件系统的外设驱动，以及频率相关信号的逻辑处理；

**软件部分**基于μC\OS II实时操作系统设计实现了时钟驯服及守时控制算法。

为什么我来面试

虽然我的经验对于从事芯片开发这个工作可能还有很多不足之处，但是我对于从事这个行业有着很高的热情和极大的兴趣，这也是研究生期间我一直在学习FPGA相关内容的原因，为此我也能付出极大的努力来学习更多的知识，以满足芯片开发的职责要求

谢谢老师，我的自我介绍完毕。