实验报告成绩: 成绩评定日期:

2021~2022 学年秋季学期 A3705060050《**计算机系统》必修课** 课程实验报告



班级:人工智能 1901 班

组长: 王睿麟

组员: 吕原汇一

李尚儒

报告日期: 2021.12.18

目录

| 一, | 项目分工 | 3 |
|----|----------------------|----|
| _, | 开发工具说明 | 3 |
| 三、 | 总体设计 | 4 |
| 四、 | 局部设计 | 5 |
| | 4.1 取指(IF)阶段 | 5 |
| | 4.1.1 IF 段结构图 | 5 |
| | 4.1.2 IF 段整体功能说明 | 5 |
| | 4.1.3 IF 段端口描述 | 5 |
| | 4.1.4 IF 段信号描述 | 6 |
| | 4.1.5 IF 段功能模块说明 | 6 |
| | 4.2 译码(ID)阶段 | 7 |
| | 4.2.1 ID 段结构图 | 7 |
| | 4.2.2 ID 段整体功能说明 | 7 |
| | 4.2.3 ID 段端口描述 | 8 |
| | 4.2.4 ID 段信号描述 | 8 |
| | 4.2.5 ID 段功能模块说明 | 9 |
| | 4.3 执行(EX) 阶段 | 18 |
| | 4.3.1 EX 段结构图 | |
| | 4.3.2 EX 段整体功能说明 | 18 |
| | 4.3.3 EX 段端口描述 | 18 |
| | 4.3.4 EX 段信号描述 | |
| | 4.3.5 EX 段功能模块说明 | 19 |
| | 4.4 访存(MEM)阶段 | |
| | 4.4.1 MEM 段结构图 | |
| | 4.4.2 MEM 段整体功能说明 | |
| | 4.4.3 MEM 段端口描述 | |
| | 4.4.4 MEM 段信号描述 | 23 |
| | 4.4.5 MEM 段功能模块说明 | |
| | 4.5 回写(WB)阶段 | |
| | 4.5.1 WB 段结构图 | |
| | 4.5.2 WB 段整体功能说明 | |
| | 4.5.3 WB 段端口描述 | |
| | 4.5.4 WB 段信号描述 | |
| | 4.6 寄存器模块与 CRTL 模块介绍 | |
| 五、 | 自制 32 周期移位乘法器 | |
| | 5.1 乘法器结构图 | |
| | 5.2 乘法器原理图 | |
| | 5.3 乘法器端口描述 | |
| | 5.4 使用方法 | |
| | 完成指令 | |
| | 实验心得及改进意见 | |
| 11 | <u> </u> | 21 |

一、项目分工

项目分工: 如表1所示

| | 姓名 | 完成工作 | 占比 | | |
|----|-----------------------------|------------------------------|-----|--|--|
| | | 1. 添加分支跳转指令、数据移动指令和访存指 | | | |
| | | 令; | | | |
| | | 2. 完成解决三种数据相关在 ID 段、EX 段需要 | | | |
| 组长 | 组长 王睿麟 进行的工作; | | | | |
| | 3. 完成解决 HI 和 LO 寄存器所出现数据相关在 | | | | |
| | | ID 段和 EX 段的需要进行的工作 | | | |
| | | 4. 完成访存读指令、乘法指令和除法指令所需 | | | |
| | | 暂停机制的设计; | | | |
| | | 5. 完成自制乘法器的设计和实现 | | | |
| | | 1. 添加算术运算指令和分支跳转指令; | | | |
| | | 2. 完成解决三种数据相关在 IF 段、MEM 段和 | | | |
| 组员 | 吕原汇一 | WB 段需要进行的工作; | 32% | | |
| | | 3. 完成解决 HI 和 LO 寄存器所出现数据相关在 | | | |
| | | IF 段和 MEM 段需要进行的工作; | | | |
| | | 1. 添加移位指令与逻辑运算指令; | | | |
| | | 2. 完成解决三种数据相关在 CTRL、CPU_core | | | |
| 组员 | 李尚儒 | 和 Top 部分需要的工作; | 28% | | |
| | | 3. 完成解决 HI 和 LO 寄存器所出现数据相关在 | | | |
| | | CTRL 部分、寄存器部分和 WB 段需要进行的 | | | |
| | | 工作; | | | |

表 1


二、开发工具说明

编程语言: Verilog

编辑工具: Visual Studio Code

开发工具: Vivado 工具版本: 2021.1

三、总体设计



四、局部设计

4.1 取指 (IF) 阶段

4.1.1 IF 段结构图




图 2

4.1.2 IF 段整体功能说明

- ·根据分支总线传来的信号来更新 PC 值。
- 传递 PC 值到 ID 段。
- 传递 PC 值到指令存储器, 使其在下一周期将指令传递到 EX 段。

4.1.3 IF 段端口描述

| 序号 | 接口名 | 宽度(bit) | 输入\输出 | 作用 |
|----|----------------|---------|-------|---------------|
| 1 | rst | 1 | 输入 | 复位信号 |
| 2 | c1k | 1 | 输入 | 时钟信号 |
| 3 | br_bus | 33 | 输入 | 传递分支总线的信号 |
| 4 | stall | 6 | 输入 | 暂停流水线信号 |
| 5 | if_to_id_bus | 33 | 输出 | PC 使能信号及 PC 值 |
| 6 | inst_sram_en | 1 | 输出 | 指令存储器使能信号 |
| 7 | inst_sram_addr | 32 | 输出 | 要读取指令的地址 |
| 8 | inst_sram_wen | 4 | 输出 | 指令存储器写使能信号 |

| 9 inst_sram_wdata | 32 | 输出 | 要写入的指令 |
|-------------------|----|----|--------|
|-------------------|----|----|--------|

表 1


4.1.4 IF 段信号描述

| 序号 | 信号名 | 宽度(bit) | 类型 | 作用 |
|----|---------|---------|------|--------------|
| 1 | br_e | 1 | wire | 分支总线使能信号 |
| 2 | br_addr | 32 | wire | 分支总线跳转目标地址 |
| 3 | ce_reg | 1 | reg | PC 使能信号 |
| 4 | pc_reg | 32 | reg | PC 寄存器 |
| 5 | next_pc | 32 | wire | 暂时存储下一个 PC 值 |

表 2

4.1.5 IF 段功能模块说明

1) 更新 PC 值的原理图



• 更新 PC 值的代码及代码说明

1. assign next_pc = br_e ? br_addr2. : pc_reg + 32'h4;//只有分支使能时 npc 为总线传来的地

址 否则为当前 pc+4 的地址

代码说明: pc_reg+32'h4 对应图中的 RTL 加法器,用来计算按正常顺序往下的一条指令的 PC 值,分支总线 br_bus 传来的是要跳转到的指令对应的 PC 值,整个代码为一个选择语句,对应图中的 RTL_MUX 多路选择器,根据 br_e 选择出正确的 PC 值。

always @ (posedge clk) begin
 if (rst) begin
 pc_reg <= 32'hbfbf_fffc;//被禁用的时候 PC 为某一定值
 end
 else if (stall[0]==`NoStop) begin
 pc_reg <= next_pc;// PC 寄存器与NPC 寄存器连线
 end
 end

代码说明:该段代码对应图中的RTL_REG_SYNC部分,该部分根据时钟信号、复位信号和暂停信号来决定是否更新传给ID段和指令存储器的PC值。

4.2 译码(ID)阶段

4.2.1 ID 段结构图




图 4

4.2.2 ID 段整体功能说明

- 确定当前指令的类型。
- 确定两个操作数的来源。
- 确定运算操作的类型。
- 确定运算结果的存储位置。
- •根据数据相关情况,从寄存器、EX 段回传数据、MEM 段回传数据和 WB 段回传数据中选择正确的数据作为操作数。
- •对于跳转指令,确定是否要跳转并计算出跳转的目标地址,将结果通过分支总线回传到 IF 段。
- •对于 EX 段传来的 load 指令信号,向 CTRL 模块发出信号,并由 CRTL 模块修改 暂停信号发往流水线各段。
- 向 EX 段传递数据信号。

4.2.3 ID 段端口描述

| 序号 | 接口名 | 宽度(bit) | 输入\输出 | 作用 |
|----|-----------------|---------|-------|----------------|
| 1 | rst | 1 | 输入 | 复位信号 |
| 2 | c1k | 1 | 输入 | 时钟信号 |
| 3 | br_bus | 33 | 输入 | 传递分支总线的信号 |
| 4 | stall | 6 | 输入 | 暂停流水线信号 |
| 5 | inst_sram_rdata | 32 | 输入 | 译码所需指令 |
| 6 | ex_addr | 5 | 输入 | EX 段 load 访存地址 |
| 7 | ex_aluop | 6 | 输入 | EX 段 load 访存类型 |
| 8 | id_to_ex_bus | 226 | 输出 | 向 EX 段传递的信号 |
| 9 | stallreq_id | 1 | 输出 | 暂停信号 |
| 10 | if_to_id_bus | 33 | 输入 | 来自 IF 段的信号 |
| 11 | ex_to_id_bus | 105 | 输入 | EX 段回传的信号 |
| 12 | mem_to_id_bus | 105 | 输入 | MEM 段回传的信号 |
| 13 | wb_to_id_bus | 137 | 输入 | WB 段回传的信号 |

表 3

4.2.4 ID 段信号描述

| 序号 | 信号名 | 宽度(bit) | 类型 | 作用 |
|----|--------------|---------|------|------------------|
| 1 | br_e | 1 | wire | 分支总线使能信号 |
| 2 | br_addr | 32 | wire | 分支总线跳转目标地址 |
| 3 | opcode | 6 | wire | 对应指令的操作码段 |
| 4 | rs | 5 | wire | 对应指令的 rs 寄存器段 |
| 5 | func | 6 | wire | 对应指令的功能码段 |
| 6 | op_d | 64 | wire | 操作码对应 64 位独热码 |
| 7 | rs_d | 32 | wire | rs 寄存器对应 32 位独热码 |
| 8 | sel_alu_src1 | 3 | wire | 选择 srcl 来源信号 |
| 9 | sel_alu_src2 | 4 | wire | 选择 src2 来源信号 |
| 10 | alu_op | 12 | wire | 运算类型独热码 |
| 11 | data_ram_en | 1 | wire | 访存使能信号 |
| 12 | data_ram_wen | 4 | wire | 访存写使能信号 |
| 13 | rf_we | 1 | wire | 访问普通寄存器使能信号 |
| 14 | rf_waddr | 5 | wire | 访问普通寄存器地址 |

| 15 | hl_we | 1 | wire | 访问 HILO 寄存器使能信号 |
|----|----------------|----|------|-------------------|
| 16 | hl_waddr | 2 | wire | 访问 HILO 寄存器地址 |
| 17 | sel_rf_res | 1 | wire | 结果来源使能信号 |
| 18 | sel_rf_dst | 3 | wire | 结果存储位置 |
| 19 | datal | 32 | wire | 从普通寄存器中取出的数 |
| 20 | p_data | 64 | wire | 从 HILO 寄存器中取出的数 |
| 21 | ex_rf_we | 1 | wire | EX 段回传的访问寄存器使能 |
| 22 | ex_rf_waddr | 5 | wire | EX 段回传的寄存器地址 |
| 23 | ex_rf_wdata | 32 | wire | EX 段回传的数据 |
| 24 | ex_inst_isload | 1 | wire | EX 段是否在执行 LOAD 指令 |
| 25 | inst | 32 | wire | 指令 |
| 26 | id_pc | 32 | wire | 指令的 PC |
| 27 | ce | 1 | wire | 使能信号 |
| 28 | id_stop | 1 | reg | ID 段暂停信号 |
| 29 | Inst_ori | 1 | wire | Ori 指令使能信号 |
| 30 | Inst_lui | 1 | wire | Ori 指令使能信号 |

表 4

说明:由于存在大量的与门、或门等器件导致结构异常复杂同时实现代码所占篇幅过长,接下来将不再展示具有复杂结构图的功能模块并仅给出部分代码,完整项目代码见 github 仓库。

4.2.5 ID 段功能模块说明

1)Load 指令暂停机制

```
    reg id_stop;

        always @ (posedge clk) begin
3.
            if (rst) begin
4.
                if_to_id_bus_r <= `IF_TO_ID_WD'b0;</pre>
5.
                id_stop <=1'b0;
6.
            end
7.
            // else if (flush) begin
                    ic_to_id_bus <= `IC_TO_ID_WD'b0;</pre>
8.
9.
            // end
10.
            else if (stall[1]==`Stop && stall[2]==`NoStop) begin
                if_to_id_bus_r <= `IF_TO_ID_WD'b0;</pre>
11.
12.
                id_stop <=1'b1;
13.
            end
14.
            else if (stall[1]==`NoStop) begin
15.
                if_to_id_bus_r <= if_to_id_bus;</pre>
```

```
16.
               id_stop <=1'b0;
17.
           end
18.
           else if (stall[1]==`Stop && stall[2]==`Stop) begin
19.
               id stop <=1'b1;</pre>
20.
           end
21.
       end
22.
23.
24.
       assign ex inst isload = (ex aluop==6'b10 0000)|
25.
                                  (ex aluop==6'b10 0100)|
                                  (ex aluop==6'b10 0001)
26.
27.
                                  (ex aluop==6'b10 0101)|
28.
                                  (ex_aluop==6'b10_0011);
29.
       assign stallreq id=(ex inst isload==1'b0)?1'b0:
30.
                            (ex addr==rs|ex addr==rt)?1'b1:1'b0;
       assign inst=id stop?inst:inst sram rdata;//PC 对应的指令码
31.
```

根据 EX 段回传的 ex_aluop 和 ex_addr 来判断 EX 段是否正在执行 Load 指令并将结果 stallreq_id 传给 CTRL 模块,模块根据 stallreq_id 修改 Stall 并回传给 ID 段,ID 段根据 stall 的值判断是否暂停,如果需要暂停,则将 id_stop 置 1 并暂停 ID 段,当不需要暂停时,根据 id_stop 的值,通过选择语句恢复因暂停而未执行的指令。

2)解析指令的类型

```
32.
       wire inst ori, inst lui, inst addiu;
33.
       wire inst_sub,inst_slt,inst_sltu,inst_slti,inst_sltiu;
34.
       wire inst and, inst nor, inst or, inst xor;
35.
       wire inst sll, inst srl, inst sra;
36.
       wire inst subu;
       wire inst addu;
37.
38.
       wire inst add;
       wire inst addi;
39.
       wire inst andi;
40.
       wire inst_xori;
41.
       wire inst sllv;
42.
43.
       wire inst srav;
44.
       wire inst srlv;
45.
       //load store
       wire inst lb,inst lbu,inst lh,inst lhu,inst lw;
46.
47.
       wire inst_sb,inst_sh,inst_sw;
       wire op_add, op_sub, op_slt, op_sltu;
48.
       wire op_and, op_nor, op_or, op_xor;
49.
50.
       wire op_sll, op_srl, op_sra, op_lui;
       //跳转指令
51.
52.
       wire inst_j,inst_jal,inst_jr,inst_jalr;
53.
       //分支指令
```

```
54. wire inst_beq,inst_bne,inst_bgez,inst_bgtz,inst_blez,inst_bltz,i
  nst bgezal,inst bltzal;
55.
     //数据移动指令
     wire inst mfhi, inst mflo, inst mthi, inst mtlo;
56.
57.
     // 乘除指令
58.
     wire inst_mult,inst_multu,inst_div,inst_divu;
59.
     //new
     wire inst_lsa;
60.
61.
     decoder 6 64 u0 decoder 6 64(
62.
     .in (opcode ),
       .out (op_d )//运算的独热编码,只有一位为 1 表明该条指令的运算类型
  为这一种
64.
     );
65.
66. decoder_6_64 u1_decoder_6_64(
67.
      .in (func ),
         .out (func d )//func 的独热编码,只有一位为 1 表明该条指令的运算类
68.
  型为这一种
69.
     );
70.
     decoder 5 32 u0 decoder 5 32(
71.
      .in (rs ),
72.
73.
         .out (rs d)//rs 对应寄存器的独热编码,
74.
     );
75.
76.
     decoder_5_32 u1_decoder_5_32(
77.
      .in (rt ),
         .out (rt d)//rt 对应寄存器的独热编码,
78.
79.
      );
80.
81.
     decoder_5_32 u2_decoder_5_32(
82.
      .in (rd ),
83.
          .out (rd d )//rt 对应寄存器的独热编码,
84.
      );
85.
86.
     decoder_5_32 u3_decoder_5_32(
87.
      .in (sa ),
88.
         .out (sa d )//rt 对应寄存器的独热编码,
89.
      );
90.
91.
92.
      assign inst_ori = op_d[6'b00_1101];//6'b00_1101 表示索引,取独
热码的这一位;
```

```
//同时 00 1101 为 ori 运算的指令码 如果该独热码是 ori 的独热码,那么会取
93.
   出1 否则 取出0
94.
       assign inst lui
                           = op d[6'b00 1111];
95.
       assign inst addiu
                           = op d[6'b00 1001];
       //新的运算类型对应的使能信号
96.
97.
       assign inst_sub
                           = op d[6'b00\ 0000]&func\ d[6'b10\ 0010];
                           = op d[6'b00\ 0000]&func\ d[6'b10\ 0011];
98.
       assign inst subu
99.
       assign inst_slt
                           = op_d[6'b00_0000]&func_d[6'b10_1010];
          assign inst sltu
                              = op d[6'b00 0000]&func d[6'b10 1011];
100.
                              = op d[6'b00 1010];
101.
          assign inst slti
102.
          assign inst sltiu
                              = op d[6'b00 1011];
103.
          assign inst and
                              = op d[6'b00\ 0000]&func d[6'b10\ 0100];
104.
          assign inst_nor
                              = op_d[6'b00_0000]&func_d[6'b10_0111];
                              = op d[6'b00 0000]&func_d[6'b10_0101];
105.
          assign inst or
                              = op d[6'b00\ 0000]&func d[6'b10\ 0110];
106.
          assign inst xor
107.
          assign inst sll
                              = op d[6'b00 0000]&func d[6'b00 0000];
108.
          assign inst_srl
                              = op_d[6'b00_0000]&func_d[6'b00_0010];
109.
          assign inst sra
                              = op d[6'b00 0000]&func d[6'b00 0011];
                              = op d[6'b00\ 0000]&func d[6'b10\ 0001];
110.
          assign inst addu
111.
          assign inst add
                              = op d[6'b00\ 0000]&func d[6'b10\ 0000];
          assign inst addi
                              = op d[6'b00 1000];
112.
          assign inst_andi
                              = op d[6'b00 1100];
113.
114.
          assign inst xori
                              = op d[6'b00 1110];
                              = op d[6'b00_0000]&func_d[6'b00_0100];
115.
          assign inst_sllv
          assign inst srav
                              = op d[6'b00\ 0000]&func d[6'b00\ 0111];
116.
117.
          assign inst srlv
                              = op d[6'b00\ 0000]&func d[6'b00\ 0110];
118.
          //load store 指令
119.
          assign inst lb
                             = op d[6'b10 0000];
120.
          assign inst lbu
                             =op d[6'b10 0100];
121.
          assign inst_lh
                             =op d[6'b10 0001];
122.
          assign inst lhu
                             =op d[6'b10 0101];
123.
          assign inst_lw
                             =op_d[6'b10_0011];
124.
          assign inst sb
                             = op d[6'b10 1000];
125.
          assign inst sh
                             = op d[6'b10 1001];
126.
          assign inst sw
                             =op d[6'b10 1011];
127.
          //跳转指令
128.
          assign inst ir
                              =op d[6'b00 0000]&&func d[6'b00 1000];
129.
          assign inst jalr
                              =op d[6'b00 0000]&&func d[6'b00 1001];
          assign inst_jal
130.
                              =op_d[6'b00_0011];
                              =op d[6'b00 0010];
131.
          assign inst j
132.
          //分支指令
133.
          assign inst beq
                              = op d[6'b00 0100];//==
134.
          assign inst bne
                              = op d[6'b00 0101]; //! =
                              = op d[6'b00 0001]&rt d[5'b00001];//>=0
135.
          assign inst bgez
```

```
136.
          assign inst_bgtz = op_d[6'b00_0111];//>0
137.
          assign inst_blez = op_d[6'b00_0110];//<=0
138.
          assign inst_bltz = op_d[6'b00_0001]&rt_d[5'b000000];//<0
          assign inst_bgezal = op_d[6'b00_0001]&rt_d[5'b10001];//>=0
139.
140.
          assign inst bltzal = op d[6'b00 0001]&rt d[5'b10000];//<0
141.
          //数据移动指令
          assign inst mfhi
                             = op d[6'b00 0000]&sa d[5'b00000]&func d[
142.
  6'b01_0000];
          assign inst mflo
                             = op d[6'b00 0000]&sa d[5'b00000]&func d[
143.
   6'b01 0010];
144.
          assign inst mthi
                              = op d[6'b00 0000]&sa d[5'b00000]&func d[
   6'b01_0001];
145.
          assign inst_mtlo
                              = op_d[6'b00_0000]&sa_d[5'b000000]&func_d[
   6'b01 0011];
          //乘除
146.
          assign inst mult
147.
                             = op d[6'b00 0000]&sa d[5'b00000]&func d[
  6'b01_1000];
          assign inst multu = op d[6'b00 0000]&sa d[5'b000000]&func d[
148.
   6'b01 1001];
          assign inst_div
                             = op d[6'b00 0000]&sa d[5'b00000]&func d[
149.
   6'b01 1010];
          assign inst_divu
                            = op_d[6'b00_0000]&sa_d[5'b00000]&func_d[
150.
  6'b01 1011];
151.
         //new
                            = op d[6'b01 1100]&func d[6'b11 0111];
152.
          assign inst lsa
153.
         // rs to reg1
          assign sel_alu_src1[0] = inst_ori|inst_addiu|inst_add|inst_ad
   du|inst_addi|inst_sllv|inst_srav|inst_srlv
155.
                                   |inst_sub|inst_subu|inst_slt|inst_sl
  tu|inst slti|inst sltiu
156.
                                   |inst_and|inst_andi|inst_nor|inst_or
  |inst_xor|inst_xori
                                   |inst_lw|inst_lb|inst_lbu|inst_lh|in
157.
   st_lhu|inst_sb|inst_sh|inst_sw
158.
                                   |inst mthi|inst mtlo
159.
                                   |inst mult|inst multu|inst div|inst
  divu
                                   |inst_lsa;//rs 的值作 src1
160.
          assign op_add = inst_addiu|inst_addu|inst_add|inst_addi
161.
162.
                                    |inst lw|inst lb|inst lbu|inst lh|i
   nst lhu|inst sb|inst sh|inst sw
163.
                                    |inst bgezal|inst bltzal|inst jal|i
   nst_jalr
                                    |inst mthi|inst mtlo
164.
```

```
165.
                                      |inst lsa;
166.
          assign op sub = inst sub |inst subu;
167.
          assign op_slt = inst_slt|inst_slti;
168.
          assign op sltu = inst sltu|inst sltiu;
169.
          assign op and = inst and inst andi;
170.
          assign op_nor = inst_nor;
          assign op or = inst ori|inst or;
171.
172.
          assign op_xor = inst_xor|inst_xori;
          assign op sll = inst sll|inst sllv;
173.
          assign op srl = inst srl|inst srlv;
174.
175.
          assign op sra = inst sra|inst srav;
          assign op_lui = inst_lui;
176.
177.
178.
          assign alu op = {op add, op sub, op slt, op sltu,
179.
                            op_and, op_nor, op_or, op_xor,
180.
                            op_sll, op_srl, op_sra, op_lui};//op 独热码
181.
```

以 sub 指令为例, sub 指令为 R 类指令,需要通过操作码和功能码来进行识别,因此将指令操作码的独热码与功能码的独热码进行逻辑与运算,如果该指令为 sub 指令, inst_sub 将置 1, op_sub 也将置 1, op_sub 在 alu_op 中对应的位置也会置 1,表明该指令为 sub 指令。

3)解析指令的操作数来源

```
1. // pc to reg1
       assign sel_alu_src1[1] = 1'b0|inst_bgezal|inst_bltzal|inst_jal|i
   nst jalr;//src1 为pc 值
3.
4.
       // sa_zero_extend to reg1
       assign sel alu src1[2] = 1'b0|inst sll|inst srl|inst sra;//无符号
   扩展数做 src1
6.
      // rt to reg2
7.
       assign sel_alu_src2[0] = 1'b0|inst_sub|inst_subu|inst_slt|inst_s
   ltu|inst_and|inst_srav|inst_srlv
9.
                                     |inst_nor|inst_or|inst_xor|inst_sl
   l|inst srl|inst sra|inst addu|inst add|inst sllv
10.
                                     |inst_mult|inst_multu|inst_div|ins
   t divu
                                     |inst lsa;//rt 作src2
11.
12.
       // imm sign extend to reg2
13.
       assign sel_alu_src2[1] = 1'b0|inst_lui|inst_addiu|inst_lw|inst_l
   b|inst lbu|inst lh|inst lhu|inst sb|inst sh|inst sw|inst slti|inst s
   ltiu inst addi;//有符号扩展数作src2
15.
```

```
16.  // 32'b8 to reg2
17.  assign sel_alu_src2[2] = 1'b0|inst_bgezal|inst_bltzal|inst_jal|i
    nst_jalr;//32 位的整数8 作为src2
18.
19.  // imm_zero_extend to reg2
20.  assign sel_alu_src2[3] = 1'b0|inst_ori|inst_andi|inst_xori;//立即
    数的无符号扩展作src2
```

src1有3种情况, src2有4种情况;通过分析每种指令两个操作数的来源分别将其指令使能信号赋给对应位置的 sel_alu_src 以解析操作数来源。例如: sub 指令的两个操作数分别来自 rs 与 rt 寄存器,则将 inst_sub 仅放在 sel_alu_src1[0]和 sel_alu_src2[0]后,当指令为 sub 指令时, sel_alu_src1为 3' b001, sel_alu_src2为 4' b0001,表明两个操作数分别来源于 rs 和 rt 寄存器。

4)解析运算结果的存储位置

```
1. // load and store enable
       assign data ram en = inst lw|inst lb|inst lbu|inst lh|inst lhu|i
   nst_sb|inst_sh|inst_sw;
3.
       // write enable
4.
       assign data_ram_wen = inst_sb?4'b0001:
                               inst sh?4'b0011:
6.
7.
                               inst_sw?4'b1111:
8.
                               inst lb|inst lbu|inst lh|inst lhu|inst lw
   ?4'b0000:4'b1110;
       //一个字节 还是 半字 还是字
9.
10.
11.
      // reafile sotre enable
       assign rf_we = inst_ori |inst_lui|inst_sub|inst_subu|inst_srav|i
   nst_srlv
13.
                                 |inst and|inst andi|inst nor|inst or|in
   st_xor|inst_xori
                                 |inst_add|inst_addi|inst_addiu|inst_add
14.
   u|inst_sllv
15.
                                 |inst_slt|inst_slti|inst_sltiu|inst_slt
   u|inst sll|inst srl|inst sra
16.
                                 |inst_bgezal|inst_bltzal|inst_jal|inst_
   jalr
17.
                                 |inst_lw|inst_lb|inst_lbu|inst_lh|inst_
   1hu
18.
                                 |inst_mfhi|inst_mflo
19.
                                 |inst lsa;
20.
       assign hl_we = inst_mthi|inst_mtlo
21.
```

```
22.
                     |inst mult|inst multu|inst div|inst divu;//结果是
   不是在 hilo 寄存器 上写
23.
24.
25.
     // store in [rd]
      assign sel_rf_dst[0] = 1'b0|inst_sub|inst_subu|inst_addu|inst_an
   d|inst sllv|inst srav|inst srlv
                                |inst_nor|inst_or|inst_xor|inst_slt|i
27.
   nst sltu|inst sll|inst srl|inst sra|inst add|inst jalr
28.
                                 |inst mfhi|inst mflo
29.
                                 |inst lsa;
30.
      // store in [rt]
31.
      assign sel_rf_dst[1] = inst_ori|inst_lui|inst_addiu|inst_lw|inst
   lb|inst lbu|inst lh|inst lhu|inst slti|inst sltiu|inst sltiu|inst a
   ddi|inst andi|inst xori;
      // store in [31]
32.
      assign sel_rf_dst[2] = 1'b0|inst_bgezal|inst_bltzal|inst_jal;
33.
34.
      // sel for reafile address
35.
36.
       assign rf_waddr = \{5\{sel_rf_dst[0]\}\} & rd
                      | {5{sel rf dst[1]}} & rt
37.
38.
                      | {5{sel_rf_dst[2]}} & 32'd31;//选择结果存储的寄存
   器
39.
       assign hl waddr[0] = inst mult|inst multu|inst div|inst divu;//乘
   除法 hi 和 Lo 寄存器都要使用 数据移动指令仅使用 hi 或 Lo
      assign hl waddr[1] = inst mtlo ? 1'b1:1'b0;//判断结果写在 Lo 还
41.
  是 hi
42.
      // 0 from alu_res ; 1 from ld_res
      assign sel rf res = 1'b0|inst lw|inst lb|inst lbu|inst lh|inst l
43.
   hu; //选择存储寄存器中的值的来源
   说明: 指令最后要么访存, 要么访问普通寄存器, 要么访问 HILO 寄存器。因
```

此需要设置不同的变量来区分这3种访问方式:

- 对于访存的指令: 以 lw 和 sw 指令为例: 当指令为 lw 或 sw 指令时, data ram en 置 1, data ram wen 也要根据访存指令的不同进行修改,访存读指 令如 1w, 会在 MEM 段判断结果长度, 访存写指令如 sw 会在 EX 段判断结果长度。 同时 lw 指令还需要将 rf we 和 sel rf dst[1]置 1 表明访存结果要存到 rt 寄存 器中,将 sel rf res 置 1 在告诉 MEM 段结果来源于访存。
- 对于访问普通寄存器的指令: 以 sub 指令为例,由于 sub 指令的结果需要 存储到 rd 寄存器中,则将 rf we 置 1, sel rf dst[0]置 1, sel rf res 置 0 表 明结果为EX段的计算值。
- •对于访问 HILO 寄存器的指令:以 mult、mtlo 和 mflo 指令为例。这三个指 令均会使用到 HILO 寄存器因此将 h1 we 置 1,对于 mult 指令,它最后要同时使 用 HI 寄存器和 LO 寄存器以存储结果,因此需要将 h1 waddr [0] 置 1 表明指令需

要同时使用 HI 寄存器和 LO 寄存器;对于 mtlo 指令,仅用到 LO 寄存器,因此将 hl_waddr[0]置 0, hl_waddr[1]置为 Lo 寄存器的地址即可;对于 mflo 指令的最后结果存储到 rd 寄存器中,因此需要将 rf_we 和 sel_rf_dst[0]置 1。最后由于三个指令不涉及访存,因此需要将 sel rf res 置 0。

5) 跳转指令解析

```
1. assign br_e = inst_j|inst_jr|inst_jal|inst_jalr
2.
                            |(inst_beq&rs_eq_rt)|(inst_bne&rs_neq_rt)
3.
                            |(inst_bgez&rs_ge_z)|(inst_bgtz&rs_gt_z)
                            |(inst blez&rs le z)|(inst bltz&rs lt z)
4.
5.
                            |(inst_bgezal&rs_ge_z)|(inst_bltzal&rs_lt_z)
6.
       assign br_addr =(inst_j|inst_jal)?{pc_plus_4[31:28],instr_index,
   2'b0}:
7.
                        ((inst jr|inst jalr)?data1:
                        (inst_beq|inst_bne|inst_bgez|inst_bgtz|inst_blez
8.
   |inst bltz|inst bgezal|inst bltzal)?(pc plus 4 + {{14{offset[15]}}},o
   ffset,2'b0}):32'b0 );
```

对于跳转指令,先解析出跳转的类型,然后结合跳转类型和跳转条件对跳转使能信号 br_e 进行赋值,并跟据跳转类型利用选择语句对目标地址 br_addr 进行计算并赋值。

6)数据相关处理

注意:本项目将 HILO 寄存器与 regfile 寄存器进行共用,即 HILO 寄存器的实现也在 regfile. v 文件中实现,因此 HILO 寄存器与普通寄存器的数据相关处理方法相同,在此仅对解决普通寄存器对应的数据相关问题的代码进行说明:

根据 EX 段、MEM 段和 WB 段回传的信号进行判断,如果使能信号为 1,并且地址与 ID 段所需要的地址相同,则无需访问寄存器直接将数据传递给 ID 段。对于数据来源于 EX 还是 MEM 亦或是 WB,通过选择语句即可实现。

4.3 执行(EX)阶段

4.3.1 EX 段结构图




图 5

4.3.2 EX 段整体功能说明

- 进行算术、移位和逻辑运算。
- •对于乘法和除法指令,向CTRL模块发出暂停信号,并由CTRL发出流水线暂停信号。
- •对于 Load 访存指令,向 ID 段发出信号,表明 EX 段正在执行 load 访存指令。
- 对于访存指令更新访存信号、访存地址和要写的数据,发送给数据存储器。
- 完成 EX 段的功能后,将数据回传到 ID 段以解决数据相关问题。
- •向 MEM 段传递数据信号。

4.3.3 EX 段端口描述

| 序号 | 接口名 | 宽度(bit) | 输入\输出 | 作用 |
|----|--------------|---------|-------|----------------|
| 1 | rst | 1 | 输入 | 复位信号 |
| 2 | c1k | 1 | 输入 | 时钟信号 |
| 3 | stall | 6 | 输入 | 暂停流水线信号 |
| 4 | id_to_ex_bus | 226 | 输出 | 向 EX 段传递的信号 |
| 5 | ex_addr | 5 | 输出 | EX 段 load 访存地址 |

| 6 | ex_aluop | 6 | 输出 | EX 段 load 访存类型 |
|----|-----------------|-----|----|----------------|
| 7 | stall_ex | 1 | 输出 | 暂停信号 |
| 8 | data_sram_en | 1 | 输出 | 访存使能信号 |
| 9 | data_sram_wen | 4 | 输出 | 访存写使能信号 |
| 10 | data_sram_addr | 32 | 输出 | 访存地址 |
| 11 | data_sram_wdata | 32 | 输出 | 访存写数据 |
| 12 | ex_to_id_bus | 105 | 输出 | 回传 ID 段的信号 |
| 13 | ex_to_mem_bus | 151 | 输出 | 传递给 MEM 段的信号 |

表 5

4.3.4 EX 段信号描述

| 序号 | 信号名 | 宽度(bit) | 类型 | 作用 |
|----|----------------|---------|------|-----------------|
| 1 | ex_stop | 1 | reg | EX 段暂停信号 |
| 2 | alu_src1 | 32 | wire | 操作数1 |
| 3 | alu_result | 32 | wire | ALU 计算结果 |
| 4 | ex_result | 32 | wire | EX 段最终结果 |
| 5 | ld_type_o | 6 | wire | LOAD 指令的类型 |
| 6 | addr_ram_o | 2 | wire | 访存地址的低前两位 |
| 7 | muldiv_mt_hl | 64 | wire | 要访问 HILO 寄存器的数据 |
| 8 | ex_to_iden | 1 | wire | 回传 ID 段使能信号 |
| 9 | ex_to_iregaddr | 5 | wire | 回传 ID 段访问寄存器地址 |
| 10 | ex_to_idata | 32 | wire | 回传 ID 段数据 |

表 6

4.3.5 EX 段功能模块说明

1) 乘除法暂停机制

```
reg ex_stop;
9.
10.
       always @ (posedge clk) begin
11.
           if (rst) begin
               id_to_ex_bus_r <= `ID_TO_EX_WD'b0;</pre>
12.
13.
           end
14.
           else if (stall[2]==`Stop && stall[3]==`NoStop) begin
15.
                id_to_ex_bus_r <= `ID_TO_EX_WD'b0;</pre>
16.
                ex_stop=1'b1;
17.
           end
18.
           else if (stall[2]==`NoStop) begin
```

```
19.
               id_to_ex_bus_r <= id_to_ex_bus;</pre>
20.
               ex stop=1'b0;
21.
           end
22.
           else if(stall[2]==`Stop && stall[3]==`Stop) begin
23.
               ex stop=1'b1;
24.
           end
25.
       end
26.
       assign id_to_ex_bus_rr=id_to_ex_bus_r;
27.
       wire [31:0] ex_pc, inst;//指令地址以及指令
28.
29.
       wire [11:0] alu op;//运算类型
30.
      wire [2:0] sel alu src1;//操作数 1 来源
31.
      wire [3:0] sel_alu_src2;//操作数 2 来源
32.
      wire data ram en;
33.
      wire [3:0] data_ram_wen;//访存信号
      wire rf we;//读寄存器使能信号
34.
35.
      wire [4:0] rf waddr;//寄存器的位置
36.
      wire hl we;//hl we
37.
      wire [1:0]hl waddr;// hl address
38.
      wire sel_rf_res;//选择的结果
      wire [31:0] rf rdata1, rf rdata2;//从寄存器中读入的数据
39.
40.
      wire [63:0] hl_rdata;//hl data
41.
      assign ex aluop o=inst[31:26];
42.
      assign ex_addr_o =rf_waddr;
43.
      assign {
44.
          hl rdata,
                         //225:162
45.
          hl_waddr,
                         //161:160
46.
          hl we,
                         //159
47.
          ex_pc,
                         // 158:127
                          // 126:95
48.
          inst,
49.
                         // 94:83
          alu op,
          sel_alu_src1,
50.
                        // 82:80
                         // 79:76
51.
          sel_alu_src2,
                          // 75
52.
          data_ram_en,
53.
          data ram wen,
                         // 74:71
54.
          rf_we,
                         // 70
55.
          rf waddr,
                         // 69:65
56.
           sel_rf_res,
                         // 64
                          // 63:32
57.
          rf_rdata1,
           rf rdata2
                          // 31:0
58.
59.
       } = ex_stop?id_to_ex_bus_rr:id_to_ex_bus_r;
```

根据乘法或者除法发出的暂停信号,将 stall_ex 进行赋值并传递到 CTRL 段, CTRL 段修改 Stall 信号并传输到流水线各段。EX 段根据 stall 的值判断是否暂停,如果需要暂停,则将 ex stop 置 1 并暂停 EX 段,当不需要暂停时,根据

ex stop 的值,通过选择语句恢复因暂停而未使用的指令和数据。

2) 执行访存指令

```
1. assign data_sram_en=data_ram_en;
2. assign data_sram_wen=(data_ram_wen==4'b0001)&&(data_sram_addr[1:0]==
   2'b00)?4'b0001:
3.
                              (data ram wen==4'b0001)&&(data sram addr[1
   :0]==2'b01)?4'b0010:
4.
                              (data ram wen==4'b0001)&&(data sram addr[1
   :0]==2'b10)?4'b0100:
5.
                              (data ram wen==4'b0001)&&(data sram addr[1
   :0]==2'b11)?4'b1000:
                              (data ram wen==4'b0011)&&(data sram addr[1
6.
   :0]==2'b00)?4'b0011:
7.
                              (data ram wen==4'b0011)&&(data sram addr[1
   :0]==2'b10)?4'b1100:
                              (data ram wen==4'b1111)?4'b1111:4'b0000;
8.
9. assign data sram addr=data ram en?ex result:32'd0;
10.assign data sram wdata=(data ram wen==4'b0001)&&(data sram addr[1:0]
   ==2'b00)?{24'b0,rf_rdata2[7:0]}:
11.
                                (data_ram_wen==4'b0001)&&(data_sram_addr
   [1:0]==2'b01)?{16'b0,rf rdata2[7:0],8'b0}:
12.
                               (data ram wen==4'b0001)&&(data sram addr
   [1:0]==2'b10)?{8'b0,rf_rdata2[7:0],16'b0}:
13.
                                (data_ram_wen==4'b0001)&&(data_sram_addr
   [1:0]==2'b11)?{rf_rdata2[7:0],24'b0}:
14.
                                (data_ram_wen==4'b0011)&&(data_sram_addr
   [1:0]==2'b00)?{16'b0,rf rdata2[15:0]}:
15.
                                (data ram wen==4'b0011)&&(data sram addr
   [1:0]==2'b10)?{rf_rdata2[15:0],16'b0}:
16.
                                (data_ram_wen==4'b1111)?rf_rdata2:32'd0;
```

若是访存指令,需将访存使能信号 data_sram_en 置 1,同时通过选择语句并根据访存类型一要访问一个字节、半个字还是一个字对 data_sram_wen 和 data_sram_wdata 进行赋值。确保写入主存或从主存中读出的数据是正确的。

4.4 访存 (MEM) 阶段

4.4.1 MEM 段结构图




图 6

4.4.2 MEM 段整体功能说明

- •接受访存回传的数据信号,并根据指令类型在 EX 段传来的数据与访存数据间选择正确的结果。
- 回传信号到 ID 段以解决数据相关问题。
- 传递信号到 WB 段

4.4.3 MEM 段端口描述

| 序号 | 接口名 | 宽度(bit) | 输入\输出 | 作用 |
|----|-----------------|---------|-------|-------------|
| 1 | rst | 1 | 输入 | 复位信号 |
| 2 | c1k | 1 | 输入 | 时钟信号 |
| 3 | stall | 6 | 输入 | 暂停流水线信号 |
| 4 | data_sram_rdata | 32 | 输入 | 数据寄存器传递的数据 |
| 5 | ex_to_mem_bus | 151 | 输入 | EX 段传递的信号 |
| 6 | mem_to_id_bus | 105 | 输出 | 回传到 ID 段的信号 |
| 7 | mem_to_wb_bus | 137 | 输出 | 回传到 WB 段的信号 |

4.4.4 MEM 段信号描述

| 序号 | 接口名 | 宽度(bit) | 类型 | 作用 |
|----|------------------|---------|------|--------------|
| 1 | mem_to_iden | 1 | wire | 回传 ID 段使能信号 |
| 2 | mem_to_idregaddr | 5 | wire | 回传 ID 段寄存器地址 |
| 3 | mem_to_idata | 32 | wire | 回传 ID 段数据 |
| 4 | mem_result | 32 | wire | 访存结果 |
| 5 | ld_type_i | 6 | wire | LOAD 指令类型 |
| 6 | addr_ram_i | 2 | wire | 访存地址低前两位 |

表 8

4.4.5 MEM 段功能模块说明

1) 访存指令的结果处理

```
1. assign mem_result=(ld_type_i==6'b10_0000)&&(addr_ram_i==2'b00)?{{24{
   data_sram_rdata[7]}},data_sram_rdata[7:0]}:
2.
                           (1d type i==6'b10 0000)&(addr ram i==2'b01)?
   {{24{data_sram_rdata[15]}}},data_sram_rdata[15:8]}:
3.
                           (ld_type_i==6'b10_0000)&&(addr_ram i==2'b10)?
   {{24{data_sram_rdata[23]}}},data_sram_rdata[23:16]}:
4.
                           (1d type i==6'b10 0000)&(addr ram i==2'b11)?
   {{24{data_sram_rdata[31]}}},data_sram_rdata[31:24]}:
                           (ld type i==6'b10\ 0100)&&(addr ram <math>i==2'b00)?
5.
   {24'b0,data_sram_rdata[7:0]}:
                           (ld_type_i==6'b10_0100)&&(addr_ram_i==2'b01)?
6.
   {24'b0,data sram rdata[15:8]}:
7.
                           (ld_type_i==6'b10_0100)&&(addr_ram_i==2'b10)?
   {24'b0,data sram rdata[23:16]}:
                           (ld_type_i==6'b10_0100)&&(addr_ram_i==2'b11)?
8.
   {24'b0,data_sram_rdata[31:24]}:
                           (ld_type_i==6'b10_0001)&&(addr_ram_i==2'b00)?
9.
   {{16{data_sram_rdata[15]}}},data_sram_rdata[15:0]}:
                           (ld type i==6'b10\ 0001)&&(addr\ ram\ i==2'b10)?
10.
   {{16{data_sram_rdata[31]}},data_sram_rdata[31:16]}:
                           (1d type i==6'b10 0101)&&(addr ram i==2'b00)?
11.
   {16'b0,data_sram_rdata[15:0]}:
                           (ld type i==6'b10\ 0101)&&(addr ram <math>i==2'b10)?
12.
   {16'b0,data_sram_rdata[31:16]}:
13.
                           (ld_type_i==6'b10_0011)?data_sram_rdata[31:0]
  :32'b0;
```

1d type i 为 EX 段传递而来的指令的操作码, addr ram 为 EX 段传递而来的

访存地址的低 2 位,data_sram_rdata 为主存提供的数据。通过选择语句结合 ld_type_i 和 addr_ram 可以确定访存结果的长度,进而从 data_sram_rdata 中取出正确的结果。最后通过 sel_rf_res 判断传递给 WB 段的结果来源于访存结果 还是 EX 段的计算结果。

4.5 回写 (WB) 阶段

4.5.1 WB 段结构图




图 7

4.5.2 WB 段整体功能说明

- 接受来 MEM 段传递的信号。
- 回传信号给 ID 段,解决数据相关,并写入寄存器。

4.5.3 WB 段端口描述

| 序号 | 接口名 | 宽度(bit) | 输入\输出 | 作用 |
|----|-------------------|---------|-------|-------------|
| 1 | rst | 1 | 输入 | 复位信号 |
| 2 | c1k | 1 | 输入 | 时钟信号 |
| 3 | stall | 6 | 输入 | 暂停流水线信号 |
| 4 | mem_to_wb_bus | 137 | 输入 | MEM 段传递的信号 |
| 5 | wb_to_rf_bus | 137 | 输出 | 回写到 ID 段的信号 |
| 6 | debug_wb_pc | 32 | 输出 | 程序输出 PC 值 |
| 7 | debug_wb_rf_wdata | 32 | 输出 | 程序输出的回写数据 |
| 8 | debug_wb_rf_wen | 4 | 输出 | 程序输出的写使能 |

| 9 | debug_wb_rf_wnum | 5 | 输出 | 程序输出的回写地址 |
|---|------------------|---|----|-----------|
|---|------------------|---|----|-----------|

表 9

4.5.4 WB 段信号描述

| 序号 | 接口名 | 宽度(bit) | 类型 | 作用 |
|----|----------|---------|------|------------|
| 1 | rf_we | 1 | wire | 回写寄存器使能信号 |
| 2 | rf_waddr | 5 | wire | 回写寄存器的地址 |
| 3 | rf_wdata | 32 | wire | 回写寄存器的数据 |
| 4 | wb_pc | 32 | wire | WB 段指令的 PC |

表 10

由于 WB 段只是将 MEM 段传递的数据回写到寄存器中,因此该段不需要另外添加功能,所以省略了对 WB 段功能模块的描述。

4.6 寄存器模块与 CRTL 模块介绍

寄存器模块结构图




图 8

端口介绍

| * JIQ (7) | 7 H | | | |
|-------------|------------|---------|-------|------------|
| 序号 | 接口名 | 宽度(bit) | 输入\输出 | 作用 |
| 1 | rst | 1 | 输入 | 复位信号 |
| 2 | c1k | 1 | 输入 | 时钟信号 |
| 3 | raddr1 | 5 | 输入 | 要读的寄存器地址1 |
| 4 | rdata1 | 32 | 输出 | raddrl 中数据 |
| 5 | raddr2 | 6 | 输入 | 要读的寄存器地址 2 |
| 6 | rdata2 | 32 | 输出 | raddr2 中数据 |

| 7 | we | 1 | 输入 | 写使能信号 |
|----|---------|----|----|---------------|
| 8 | waddr | 5 | 输入 | 写地址 |
| 9 | wdata | 32 | 输入 | 写入的数据 |
| 10 | p_raddr | 1 | 输入 | 要读 HILO 寄存器地址 |
| 11 | hilo_o | 32 | 输出 | p_raddr 的数据 |
| 12 | p_we | 1 | 输入 | HILO 写使能信号 |
| 13 | p_waddr | 2 | 输入 | HILO 写地址 |
| 14 | p_wdata | 64 | 输入 | HILO 要写入的数据 |

表 11

寄存器工作原理

普通寄存器与 HILO 寄存器相同都是根据地址从中读取数据,根据使能信号和地 址将数据写入寄存器

CTRL 模块结构图




图 9

CTRL 模块端口介绍


| 序号 | 接口名 | 宽度(bit) | 输入\输出 | 作用 |
|----|--------------|---------|-------|----------|
| 1 | rst | 1 | 输入 | 复位信号 |
| 2 | stall_for_id | 1 | 输入 | ID 段暂停信号 |
| 3 | stall_for_ex | 1 | 输入 | EX 段暂停信号 |
| 4 | stall | 6 | 输出 | 暂停信号 |

CTRL 模块工作原理


当 stall_for_id 为 1 时, stall=000111,表示 PC 自增、取指、译码暂停其余不 受影响; 当 stall_for_ex 为 1 时, stall=001111 表示 PC 自增、取指、译码和 执行暂停, 其余不受影响。

五、自制 32 周期移位乘法器

5.1 乘法器结构图



5.2 乘法器原理图



5.3 乘法器端口描述

| 序号 | 接口名 | 宽度(bit) | 输入\输出 | 作用 |
|----|--------------|---------|-------|----------|
| 1 | rst | 1 | 输入 | 复位信号 |
| 2 | c1k | 1 | 输入 | 时钟信号 |
| 3 | annul_i | 1 | 输入 | 是否取消乘法运算 |
| 4 | opdatal_i | 32 | 输入 | 乘数1 |
| 5 | opdata2_i | 32 | 输入 | 乘数 2 |
| 6 | signed_mul_i | 1 | 输入 | 是否为有符号乘法 |
| 7 | start_i | 1 | 输入 | 是否开始乘法运算 |
| 8 | ready_o | 1 | 输出 | 乘法运算是否结束 |
| 9 | result_o | 64 | 输出 | 乘法运算结果 |

表 11

5.4 使用方法

需声明的变量:

| 序号 | 变量 | 类型 | 长度 | 作用 |
|----|------------------|------|----|----------|
| 1 | mul_result | wire | 64 | 乘法结果 |
| 2 | inst_mult | wire | 1 | 有符号乘 |
| 3 | inst_multu | wire | 1 | 无符号乘 |
| 4 | mul_ready_i | wire | 1 | 乘法运算结束 |
| 5 | stallreq_for_mul | reg | 1 | 乘法暂停信号 |
| 6 | mul_opdatal_o | reg | 32 | 乘数1 |
| 7 | mul_opdata2_o | reg | 32 | 乘数 2 |
| 8 | mul_start_o | reg | 1 | 乘法是否开始 |
| 9 | signed_mul_o | reg | 1 | 是否为有符号乘法 |

表 11

乘法器模块调用方法:

调用分为两部分:完成模块的接口和加上组合逻辑控制语句。两部分都需要放在 EX. v 文件中。

第一部分:模块接口

```
    mul_self u_mul_self(
    .rst (rst ),
    .clk (clk ),
```

```
4.
           .signed_mul_i (signed_mul_o
                                            ),
5.
                          (mul opdata1 o
           .opdata1 i
6.
           .opdata2 i
                          (mul_opdata2_o
                                            ),
7.
           .start i
                          (mul start o
                                            ),
8.
           .annul i
                          (1'b0
                                            ),
9.
           .result_o
                          (mul_result
                                            ),
10.
           .ready o
                          (mul_ready_i
                                            )
      );
11.
第二部分:组合逻辑控制语句
    always @ (*) begin
2.
           if (rst) begin
3.
               stallreq_for_mul = `NoStop;
4.
               mul_opdata1_o = `ZeroWord;
5.
               mul_opdata2_o = `ZeroWord;
6.
               mul start o = `MulStop;
7.
               signed_mul_o = 1'b0;
8.
           end
9.
           else begin
               stallreg for mul = `NoStop;
10.
               mul opdata1 o = `ZeroWord;
11.
               mul opdata2 o = `ZeroWord;
12.
13.
               mul_start_o = `MulStop;
14.
               signed_mul_o = 1'b0;
15.
               case ({inst_mult,inst_multu})
16.
                   2'b10:begin
                        if (mul ready i == `MulResultNotReady) begin
17.
18.
                            mul opdata1 o = alu src1;
19.
                            mul_opdata2_o = alu_src2;
20.
                            mul start o = `MulStart;
21.
                            signed mul o = 1'b1;
22.
                            stallreq_for_mul = `Stop;
23.
                       end
                       else if (mul_ready_i == `MulResultReady) begin
24.
25.
                            mul_opdata1_o = alu_src1;
26.
                            mul_opdata2_o = alu_src2;
27.
                            mul start o = `MulStop;
28.
                            signed mul o = 1'b1;
29.
                            stallreq_for_mul = `NoStop;
30.
                       end
                       else begin
31.
                            mul_opdata1_o = `ZeroWord;
32.
                            mul_opdata2_o = `ZeroWord;
33.
34.
                            mul start o = `MulStop;
35.
                            signed_mul_o = 1'b0;
```

```
36.
                            stallreq_for_mul = `NoStop;
37.
                        end
38.
                    end
39.
                    2'b01:begin
                        if (mul_ready_i == `MulResultNotReady) begin
40.
41.
                            mul_opdata1_o = alu_src1;
42.
                            mul_opdata2_o = alu_src2;
43.
                            mul_start_o = `MulStart;
44.
                            signed_mul_o = 1'b0;
45.
                            stallreq_for_mul = `Stop;
46.
                        end
47.
                        else if (mul_ready_i == `MulResultReady) begin
48.
                            mul_opdata1_o = alu_src1;
49.
                            mul_opdata2_o = alu_src2;
50.
                            mul_start_o = `MulStop;
51.
                            signed mul o = 1'b0;
                            stallreq_for_mul = `NoStop;
52.
53.
                        end
54.
                        else begin
55.
                            mul_opdata1_o = `ZeroWord;
56.
                            mul_opdata2_o = `ZeroWord;
57.
                            mul_start_o = `MulStop;
58.
                            signed_mul_o = 1'b0;
59.
                            stallreq_for_mul = `NoStop;
60.
                        end
61.
                    end
62.
                    default:begin
63.
                    end
64.
               endcase
65.
           end
       end
66.
```

六、完成指令

| 运算指令 | ADD | ADDI | ADDU | ADDIU |
|--------|------|-------|------|-------|
| | SUB | SUBU | SLT | SLTI |
| | SLTU | SLTIU | DIV | DIVU |
| | MULT | MULTU | | |
| 逻辑运算指令 | AND | ANDI | LUI | NOR |
| | OR | ORI | XOR | XORI |
| 移位指令 | SLL | SLLV | SRA | SRAV |

| | SRL | SRLV | | |
|--------|------|------|--------|--------|
| 跳转指令 | BEQ | BNE | BGEZ | BGTZ |
| | BLEZ | BLTZ | BLTZAL | BGEZAL |
| | J | JAL | JR | JALR |
| 数据移动指令 | MFHI | MFLO | MTHI | MTLO |
| 访存指令 | LB | LBU | LH | LHU |
| | LW | SB | SH | SW |

表 12

七、实验心得及改进意见

王睿麟:在这次实验中,我通过实践深入了解了流水线的思想及其在 CPU 设计中的重要作用。建立数据旁路以解决数据相关问题加深了我对课堂上数据相关知识的理解,自制乘法器让我明白了在实际的 CPU 中乘法的运行原理。同时对计算机底层知识的学习也让我明白在往后的编程如何编写高效的代码。

吕原汇一:这次实验使得我对计算机底层原理的认识更深刻,也明白了在平时编程时所编写的程序及所调用的库函数和框架的底层实现原理。同时实验也有助于我理论知识的学习,在实践中体会理论知识比单一看书获得知识更加有趣。

李尚儒:通过实践我解决了在课堂上学习理论知识时的一些困惑,理解了理论学习和工程实践时对 CPU 设计的不同要求和针对不同问题所采取的不同措施。同时在实践过程中,我学会了使用 GitHub 的各项功能,提升自己在科研方面的基础技能。

八、参考资料

- [1]张晨曦等. 《计算机体系结构(第二版)》. 高等教育出版社. 2005 年
- [2] 雷思磊.《自己动手做 CPU》. 电子工业出版社. 2014 年