

Execução detalhada de instruções

TPC3 + Guião

Alberto José Proença

Metodologia

Leia o enunciado e responda manualmente às questões na folha fornecida para o efeito.

Digitalize a folha com as resoluções bem como outra(s) com eventuais justificações, e submeta-as na plataforma eletrónica, seguindo as **regras definidas na pasta de submissões**.

Esteja atento aos novos **prazos de submissões de TPCs**.

As resoluções dos TPCs apenas serão contabilizadas na avaliação por participação quando o aluno que as submete está presente na aula relativa a esse TPC e consegue defender o TPC que submeteu.

Objetivos

Treinar as capacidades de visualização de terminologia e conceitos que descrevem o funcionamento de um sistema de computação na execução de código.

Para atingir estes objetivos vai-se realizar um exercício simulado sob a forma de uma peça teatral, usando 5 estudantes-atores: "banco de registos", "ALU", "unidade de controlo", "descodificador de instruções" e "memória".

Os estudantes irão simular a execução de um conjunto de instruções em linguagem máquina, que corresponde à execução do corpo de uma função em C compilada e montada para uma arquitetura IA-16.

Como preparação para esta aula são propostos exercícios sob a forma de TPC, para discussão no início da sessão PL, seguindo-se a simulação propriamente dita (esta irá necessitar de mais uma sessão PL).

1. Exercícios de preparação (TPC)

- a) Considere a execução de uma operação aritmética "montada" em linguagem máquina para a arquitetura IA-16 definida neste TPC, desde que o processador terminou a instrução anterior; em *assembly* essa operação corresponde a **`addw -8(%bp), %ax`**.

Essa instrução dá indicação ao processador para adicionar 2 operandos de 16 bits – 1 colocado em registo e outro em memória – e guardar o resultado de volta no registo `%ax`. O 1º operando está no registo `%ax` enquanto o 2º operando está localizado em memória a partir do endereço calculado pela soma do conteúdo do registo `%bp` com a constante `(-8)`.

Considere ainda: (i) que os valores em memória e nos registos são os que estão neste enunciado mais adiante, (ii) que esta instrução está codificada em 2 bytes na memória, e (iii) que o registo IP contém o valor **0x4046** (veremos depois que esta informação não está 100% correta).

Indique, cronologicamente (em binário ou hexadecimal), toda a informação que irá circular nos 3 barramentos (ver a descrição do sistema no ponto 2) durante a execução desta instrução (não esquecer que a unidade de processamento tem de ir buscar a instrução à memória). Considere que o barramento de dados transporta a informação de/para a memória sob a forma *little endian*, i.e., o byte menos significativo do barramento refere-se ao conteúdo da célula de memória com o endereço mais baixo.

Indique também todos os registos que foram modificados com a execução desta instrução.

- b) Considere a operação de montagem em binário dessa mesma instrução em *assembly* de acordo com as regras definidas neste enunciado (inclui [pág. 3](#)): **`addw -8(%bp), %ax`**.

Tente construir a instrução em linguagem máquina deste sistema IA-16 (em hexadecimal, byte a byte), depois de montada pelo *assembler*. **Explícite** sucintamente, o processo de montagem.

2. Caracterização do sistema de computação

Pretende-se analisar todos os passos da execução de instruções por uma unidade de processamento *little endian* de 16 bits (semelhante ao Intel x86), desde a busca de cada uma das instruções à memória até à sua execução, passando pela sua descodificação e atualização do apontador para a próxima instrução, IP.

Os principais componentes do computador serão interpretados por 5 estudantes-atores, estando cada uma/um na posse da informação que necessita e durante o tempo que essa informação existe.

Caraterísticas do sistema de computação e funções a desempenhar por cada estudante-ator:



1. **Unidade de processamento**, constituída pelas seguintes partes/atores:
 - a. **Unidade de controlo**, responsável por gerar no *timing* apropriado, todos os sinais que controlam as operações no exterior da unidade de processamento, e ainda por dar todas as indicações para o correto funcionamento interno do processador; a apoiá-la/o terá a colaboração de uma outra estrutura/ator (o descodificador de instruções);
 - b. **Descodificador de instruções**, com capacidade para armazenar internamente vários *bytes* com instruções em binário; a descodificação das instruções faz-se com base na informação disponibilizada adiante neste enunciado, contendo:
 - (i) figura com os formatos de instruções do i386,
 - (ii) mapa da codificação dos modos de endereçamento do i386, em que a última coluna mostra também como os registos são codificados, e
 - (iii) tabela com códigos de operação das instruções mais usadas nesta peça; de notar que este mapa dos modos de endereçamento se refere a um processador de 32 bits, mas que iremos adaptá-lo, neste sistema, a um processador de 16 bits, com as necessárias correções (por ex., todas as referências a registos de 32 bits deverão ser substituídas por referências a registos de 16 bits);
 - c. **Banco de registos**, responsável pelo conteúdo dos 8 registos "genéricos" do Intel x86 (*ax*, *bx*, *cx*, *dx*, *si*, *di*, *bp*, *sp*) e do *instruction pointer* (*ip*); a figura disponibilizada adiante contém a lista de registos e respectivo conteúdo inicial, bem como espaço para escrever os novos valores em registos que tenham sido modificados;
 - d. **ALU**, responsável por efetuar as operações aritméticas (soma/subtração) ou lógicas (AND/OR/NOT) que lhe forem solicitadas, e sobre os operandos que lhe forem disponibilizados; no fim o resultado necessita de ser armazenado algures; as operações feitas serão apagadas após a sua conclusão (a ALU não tem capacidade de armazenar valores);
2. **Memória**, responsável pelo conteúdo das 2^{16} células de memória; a figura disponibilizada adiante contém o conteúdo de células numa lista de endereços previamente definidos, bem como espaço para escrever novos valores em células que tenham sido modificadas.

Adicionalmente o sistema dispõe de **barramentos** de interligação entre o processador e a memória:

- a. **Barramento de endereços**, responsável por transportar 16 bits de cada vez, organizados em duas partes 1 *byte* cada: a de maior valor MSB (*most significant byte*) e a de menor valor, LSB (*least significant byte*);
- b. **Barramento de dados**, responsável por transportar 16 bits de cada vez, organizados também em duas partes 1 *byte* cada;
- c. **Barramento de controlo**, responsável por transportar os sinais de controlo que forem necessários (neste exercício apenas serão necessários os sinais de RD e WR).

3. Guião para a peça teatral

1. Selecionar equipas de 5 atores para execução de cada uma das instruções e atribuir os papéis a cada elemento da equipa; o docente irá registando numa figura as ações e respetiva evolução da execução.
2. Considerar que o estado inicial do computador é o representado nas figuras e que este irá iniciar a execução de uma nova instrução.
3. Simular com as/os atores a execução de instruções até ao fim da 1ª instrução de `ret` que encontrar.
4. (Para fazer depois da aula) Tentar recriar o código em C que deu origem a esta função compilada. (Sugestão: dê uma vista de olhos pelos slides das aulas...)



Formatos de instruções do IA-16

Tabela do IA-16

Operands	Memory Operands			Register Operands	
	No Displacement	Displacement 8-bit	Displacement 16-bit	11	
	00	01	10	W = 0	W = 1
MOD					
000	(BX) + (SI)	(BX) + (SI) + D8	(BX) + (SI) + D16	AL	AX
001	(BX) + (DI)	(BX) + (DI) + D8	(BX) + (DI) + D16	CL	CX
010	(BP) + (SI)	(BP) + (SI) + D8	(BP) + (SI) + D16	DL	DX
011	(BP) + (DI)	(BP) + (DI) + D8		BL	BX
100	(SI)	(SI) + D8	(SI) + D16	AH	SP
101	(DI)	(DI) + D8	(DI) + D16	CH	BP
110	D16	(BP) + D8	(BP) + D16	DH	SI
111	(BX)	(BX) + D8	(BX) + D16	BH	DI

Opcode	Mnemónicas	Comentários
0000 00xx	add	xx: ver figura acima; requer mais bytes
0101 0yyy	push	yyy: identificação de reg, de acordo com tabela acima
0101 1yyy	pop	yyy: identificação de reg de acordo com tabela acima
1000 10xx	mov	xx: ver figura acima; requer mais bytes
1000 110x	lea	xx: ver figura acima; requer mais bytes
1100 0011	ret	

Nº	Nome:	Turma:
----	-------	--------

Resolução dos exercícios

(Nota: Apresente sempre os cálculos que efectuar; o não cumprimento desta regra equivale à não entrega do trabalho.)

1. **Indique**, cronologicamente e em bin ou hex, toda a informação que irá circular nos 3 barramentos:

```
addw -8(%bp), %ax
```

Address Bus:

Data Bus:

Control Bus
(indique só os
sinais de controlo):

Indique também todos os registos modificados: