

第一题

(1) 该存储器能存储： $2^{20} \times \frac{32}{8} = 4\text{M字节}$

(2) 需要 $\frac{2^{20} \times 32}{512 K \times 8} = \frac{2^{20} \times 32}{2^{19} \times 8} = 8\text{片}$

(3) 用 $512\text{K} \times 8$ 位的芯片构成字长为 32 位的存储器，则需要每 4 片为一组进行字长的位数扩展，然后再由 2 组进行存储器容量的扩展。所以只需一位最高位地址进行芯片选择。

第二题

(1) 共需 $\frac{2^{26} \times 64}{16M \times 64} = 4$ 条内存条


(2) 每个内存条内共有 $\frac{16M \times 64}{4M \times 8} = 32$ 个芯片

(3) 主存共需多少 $\frac{2^{26} \times 64}{4M \times 8} = \frac{64M \times 64}{4M \times 8} = 128$ 个 RAM 芯片，共有 4 个内存条，故

CPU 选择内存条用最高两位地址 A_{24} 和 A_{25} 通过 2:4 译码器实现；其余的 24 根地址线用于内存条内部单元的选择。

第三题


(1)根据题意，存储总容量为 64KB，故地址总线需 16 位。现使用 16K*8 位 DRAM 芯片，共需 16 片。芯片本身地址线占 14 位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，其中使用一片 2:4 译码器。



第四题


$$(1) \frac{1024K * 32}{128K * 8} = 32 \text{ 片}$$

(2)



第六题

6. (1) 系统 16 位数据，所以数据寄存器 16 位
(2) 系统地址 $128K=2^{17}$ ，所以地址寄存器 17 位
(3) 共需要 8 片
(4) 组成框图如下




第七题

(1) 由于RAM芯片的容量是 $8K \times 8$ ，要构成 $40K \times 16$ 的RAM区域，共需要
 $\frac{40K \times 16}{8K \times 8} = 5 \times 2 = 10$ 片，分为5组，每组2片； $8K = 2^{13}$ ，故低位地址为13位： $A_{12} \sim A_0$
每组的2片位并联，进行字长的位扩展
有5组RAM芯片，故用于组间选择的译码器使用3:8译码器，用高3位地址 $A_{15} \sim A_{13}$
作译码器的选择输入信号
地址分配情况：

各芯片组	各组地址区间	A_{15}	A_{14}	A_{13}	138的有效输出 $\bar{Y}_i$
ROM	0000H~3FFFH	0	0	0	$\bar{Y}_0$
		0	0	1	$\bar{Y}_1$
		0	1	0	$\bar{Y}_2$
RAM1	6000H~7FFFH	0	1	1	$\bar{Y}_3$
RAM2	8000H~9FFFH	1	0	0	$\bar{Y}_4$
RAM3	A000H~BFFFH	1	0	1	$\bar{Y}_5$
RAM4	C000H~DFFFH	1	1	0	—
RAM5	E000H~FFFFH	1	1	1	$\bar{Y}_7$
注：RAM1~RAM5各由2片 $8K \times 8$ 芯片组成，进行字长位扩展 各芯片组内部的单元地址是 $A_{12} \sim A_0$ 由全0到全1					

(2)



第八题

8. 顺序存储器和交叉存储器连续读出 $m = 8$ 个字的信息总量都是：

$$q = 64 \text{ 位} * 8 = 512 \text{ 位}$$

顺序存储器和交叉存储器连续读出 8 个字所需的时间分别是：

$$t_1 = mT = 8 * 100\text{ns} = 8 * 10^{-7}\text{s}$$

$$t_2 = T + (m - 1)\tau = 100\text{ns} + 7 * 50\text{ns} = 450\text{ns} = 4.5 * 10^{-7}\text{ns}$$

顺序存储器和交叉存储器的带宽分别是：

$$W_1 = q / t_1 = 512 \div (8 * 10^{-7}) = 64 \times 10^7 [\text{位} / \text{s}]$$

$$W_2 = q / t_2 = 512 \div (4.5 * 10^{-7}) = 113.8 \times 10^7 [\text{位} / \text{s}]$$

第九题

9.cache 的命中率

$$H = \frac{N_c}{N_c + N_m} = \frac{2420}{2420 + 80} = 0.968$$

$$r = \frac{T_m}{T_c} = \frac{240}{40} = 6$$

cache/主存系统效率 e 为

$$e = \frac{1}{r + (1 - r)H} * 100\% = \frac{1}{6 + (1 - 6) * 0.968} * 100\% = 86.2\%$$

平均访问时间 T_a 为

$$T_a = \frac{T_c}{e} = \frac{40ns}{0.862} = 46.4ns$$

第十题

解：已知 cache / 主存系统平均访问时间 $t_a=50\text{ns}$

由于 $t_a = h * t_c + (1 - h)t_m$

$$\text{所以有 } h = \frac{t_m - t_a}{t_m - t_c} = \frac{200 - 50}{200 - 40} = 93.75\%$$

第十二题

$$T_a = H * T_1 + (1 - H) * T_2$$

第十四题

Cache 共有 $\frac{64KB}{16B} = 2^{12}$ 个行，行号为 12 位

采用直接映射方式，所以 cache 的行号 i 与主存的块号 j 之间的关系为：

$$i = j \bmod m, \quad m \text{ 为 cache 的总行数}$$

20 位的内存地址格式如下：

tag	行号	字地址
4 位	12 位	4 位

两个映射到同一个 cache 行的内存地址满足的条件是：12 位的行号相同，而 4 位的标记不同即可，例如下面的两个内存地址就满足要求：

0000 000000000000 0000=00000H 与

0001 000000000000 0000=10000H

第十六题

16. 下述有关存储器的描述中，正确的是(B、D)

A. 多级存储体系由Cache、主存和虚拟存储器构成

B. 存储保护的目的是：在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其它用户程序，又要防止用户访问不是分配给他的主存区，以达到数据的安全与保密的要求。

C. 在虚拟存储器中，外存和主存以相同的方式工作，因此允许程序员用比主存空间大得多的外存空间编程。

D. Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理。

第十七题

A

第十八题

18. 虚拟段页式存储管理方案的特性为(D)

- A.空间浪费大、存储共享不易、存储保护容易、不能动态连接。
- B.空间浪费小、存储共享容易、存储保护不易、不能动态连接。
- C.空间浪费大、存储共享不易、存储保护容易、能动态连接。
- D.空间浪费小、存储共享容易、存储保护容易、能动态连接。

第十九题

页面失效6次

LRU算法的思想：每页设置一个计数器，每次命中一页，该页对应的计数器清零，其他各页的计数器加1；需要替换时，将计数值最大的页换出，所以，对应的访问过程及相应的计数器的内容、替换结果如下：

访问序列		1	8	1	7	8	2	7	2	1	8	3	8	2	1	3	1	7	1	3	7
调入的页	a	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
	b		8	8	8	8	8	8	8	8	8	8	8	8	8	8	8	7	7	7	7
号	c				7	7	7	7	7	7	3	3	3	3	3	3	3	3	3	3	3
	d						2	2	2	2	2	2	2	2	2	2	2	2	2	2	2
各计数器的值	a	0	1	0	1	2	3	4	5	0	1	2	3	4	0	1	0	1	0	1	2
	b		0	1	2	0	1	2	3	4	0	1	0	1	2	3	4	0	1	2	0
	c				0	1	2	0	1	2	3	0	1	2	3	0	1	2	3	0	1
	d						0	1	0	1	2	3	4	0	1	2	3	4	5	6	7

注：红色标注的页是未命中的访问——共6次

第二十二题

解：被访问的字在 cache 中的概率为 0.9

不在 cache 中但在主存中的概率为： $(1-0.9) \times 0.6 = 0.06$

不在 cache 也不在主存中的概率为： $(1-0.9) \times (1-0.6) = 0.04$

所以， 一个字的访问时间为：

$$15 \times 0.9 + (15 + 60) \times 0.06 + (15 + 60 + 10 \times 10^6) \times 0.04$$

$$= 13.5 + 4.5 + 400003$$

$$= 400021(\text{ns})$$

第二十四题

解：页长 1KB，所以页内地址为 10 位。

主存物理页面数：16 页，共 14 位地址码(其中页面号 4 位，页内地址 10 位)

用户虚地址空间：32 页，页面号为 0~31；共 15 位地址码(其中页面号 5 位，页内地址 10 位)

0AC5H=00010, 1011000101B, 页面号为 2，已被调入到主存页 4，所以，物理地址中的页面号为 4，页内地址与虚地址的页内地址相同，所以是：0100，1011000101=12C5H

1AC5H=00110, 1011000101B, 页面号为 6，未被调入到主存页中，所以无物理地址，会发生缺页中断。

第二十九题

大端模式：

在这种模式中，字数据的高字节存储在低地址中，而字数据的低字节则存放在高地址中。

小端模式：

与大端存储模式相反，在小端存储模式中，低地址中存放的是字数据的低字节，高地址存放的是字数据的高字节。

所以16位宽的数0x1234在小端模式CPU内存中的存放方式为：

内存地址0x6000中存放0x34 内存地址0x6001中存放0x12

而在大端模式CPU内存中的存放方式则为：

内存地址0x6000中存放0x12 内存地址0x6001中存放0x34