



数字逻辑实验

实验讲义

厦门大学智能科学系

2018 年 5 月

目 录

实验一 基本门电路及组合逻辑电路	1
实验二 编码器和译码器	4
实验三 触发器及同步时序逻辑电路	6
实验四 汽车方向灯控制电路.....	10
附录 几种常用集成电路引脚图	13

实验一 基本门电路及组合逻辑电路

一、实验目的

1. 熟悉各种门电路的逻辑功能，掌握数字逻辑实验电路的基本连接方法和检测手段。
2. 学会识别各种集成逻辑门的管脚排列序号和门电路多余引脚的处理方法。
3. 掌握组合逻辑电路设计的基本方法，并用与非门实现。

二、实验设备和器材

数字逻辑实验箱		1 台
万用表		1 块
四-2 输入与非门	(7400)	2 片
四-2 输入或非门	(7402)	1 片
六非门	(7404)	1 片
四-2 输入与门	(7408)	1 片
三-3 输入与非门	(7410)	1 片
四-2 输入或门	(7432)	1 片
四-2 输入异或门	(7486)	1 片
三态门	(74125)	1 片

三、实验内容和步骤

按实验目的和内容要求，在完成实验预习报告的基础上，根据实验实际情况如实填写实验数据。对实验中出现的問題及时总结和请教指导教师。

1. 各种门电路的逻辑功能测试

按图 1.1 分别将被测门电路插在实验仪的面包板上，缺口标记朝左边，然后将电源线、地线、输入线和输出线接到相应的引脚。

输入端的低电平“0”和高电平“1”由实验仪的逻辑电平开关提供，输出端电平高低用 LED 指示灯或万用表来测试。实验仪的 LED 指示灯亮表示输出为高电平“1”，不亮则为输出低电平“0”。用万用表测试时，电压 4V 左右表示输出为“1”，电压 0.3V 左右

表示输出为“0”。




图 1.1

输入端分别输入各种电平，按表 1.1，记录其相应的输出，列出真值表。由真值表判断其逻辑功能，并写出逻辑表达式。

A	B	F1		F2		F3		F4		F5	
		理论	实验	理论	实验	理论	实验	理论	实验	理论	实验
0	0										
0	1										
1	0										
1	1										

A	B	F6		F7		F8		F9		F10	
		理论	实验	理论	实验	理论	实验	理论	实验	理论	实验
0	0										
0	1										
1	0										
1	1										

表 1.1

2. 逻辑功能变换

对图 1.1 中的 F5、F7、F9 的逻辑表达式进行逻辑变换，采用与非门电路实现。填写真值表，检查逻辑功能是否一致。

3. 表决电路设计和实现

该电路有四个输入变量 A、B、C、D，当输入量中有三个或三个以上为 1 时，输出 F 为 1，否则 F 为 0。

4. 比较电路设计和实现

由 A_1 、 A_0 组成一个二进制数 A (A_1A_0)，由 B_1 、 B_0 组成另一个二进制数 B (B_1B_0)，电路有三个输出端 P1、P2、P3：

当 $A > B$ 时， $P1=1$ ， $P2=P3=0$ ；

当 $A=B$ 时， $P2=1$ ， $P1=P3=0$ ；

当 $A < B$ 时， $P3=1$ ， $P1=P2=0$ 。

四、实验步骤和要求

1. 根据实验内容三（3、4）逻辑电路设计要求，列出真值表；
2. 用卡诺图化简，得到最简的与-或表达式。
3. 将表决电路用摩根定理进行逻辑变换为用二输入与非门（7400）实现的形式。比较电路用摩根定理进行逻辑变换为用两片二输入与非门和一片三输入与非门（7410）实现的形式。
4. 画出电路图，并在电路图上标出引脚标号。

注：上述步骤要在预习报告中完成。

5. 连接电路，输入逻辑电平用开关提供，输出结果用 LED 显示。
6. 在检查电路连接正确后，接通电源，进行实验，根据实验结果填写真值表，并检查实验数据是否正确。

实验二 编码器和译码器

一、实验目的

1. 掌握编码器和译码器的基本设计方法。
2. 测试集成译码器的功能。

二、实验设备和器件

数字逻辑实验箱		1 台
4 输入二与非门	(7420)	2 片
2 输入四或门	(7432)	1 片
2 输入四与非门	(7400)	1 片
二-四译码器	(74139)	1 片
三-八译码器	(74138)	1 片

三、实验内容

1. 二-八进制编码器设计

8 个输入端代表 0~7 这 8 个数字（用 8 个逻辑开关来表示）；3 个输出端代表对应的 3 位二进制代码。其真值表如表 2.1 所示。由真值表可知不允许两个或两个以上数字同时输入，则除真值表中的 9 种输入组合外，其余组合均为无效组合。要求由真值表直接写出输出函数，画出电路图。（在预习报告中完成，提示使用芯片：3 个四输入与非门，用 2 片 7420）。

十进制数	输入								输出	
	D7	D6	D5	D4	D3	D2	D1	D0	A B C	S
	0	0	0	0	0	0	0	0	0 0 0	0
0	0	0	0	0	0	0	0	1	0 0 0	1
1	0	0	0	0	0	0	1	0	0 0 1	1
2	0	0	0	0	0	1	0	0	0 1 0	1
---	--- --- --- --- --- ---								---	---
7	1	0	0	0	0	0	0	0	1 1 1	1

表 2.1

2. 用门电路实现二-四译码器

二-四译码器的真值表如表 2.2 所示，要求由真值表求出输出函数，画出电路图。（在预习报告中完成）

输入		输出			
A	B	Y0	Y1	Y2	Y3
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

表 2.2

3. 集成译码器 74139 的功能测试。

4. 集成译码器 74138 的功能测试。

四、实验步骤

1. 完成二-八进制编码器和二-四译码器的逻辑设计。
2. 画出电路图，并标上引脚标号

注：上述步骤要在预习报告中完成。

3. 连接二-八进制编码器电路，输入逻辑电平用开关提供，输出结果用 LED 来显示。在检查电路连接正确后，接通电源，进行实验，根据实验结果填写真值表，并和原真值表进行比较，检查实验结果是否正确。
4. 连接译码器电路，输入逻辑电平用开关提供，输出结果用 LED 来显示。在检查电路连接正确后，接通电源，进行实验，根据实验结果填写真值表，并和原真值表进行比较，检查实验结果是否正确。
5. 进行 74LS139 功能测试。根据实验结果填写真值表，并检查实验数据是否正确。
6. 进行 74LS138 功能测试，并测试使能端作用。根据实验结果填写真值表，并检查实验数据是否正确。

实验三 触发器及同步时序逻辑电路

一、实验目的

1. 掌握常用触发器的逻辑功能和触发方式。
2. 掌握同步计数器设计方法。

二、实验设备和器件

数字逻辑实验箱		1 台
双 D 触发器	(7474)	2 片
双 JK 触发器	(7476)	1 片
二输入四与非门	(7400)	2 片
反相	(7404)	1 片
二输入四与门	(7408)	1 片
异或门	(7486)	1 片

三、实验内容和步骤

1. 集成 D 触发器功能测试

集成 D 触发器（双 D 触发器 7474）的符号和逻辑功能如图 3.1 和表 3.1 所示。




图 3.1

Q^n	D	Q^{n+1}
0	0	0
0	1	1
1	0	0
1	1	1

表 3.1

- 1) 测试异步置位端 $\overline{S_D}$ 和异步复位端 $\overline{R_D}$ 的功能

将 D 、 $\overline{S_D}$ 、 $\overline{R_D}$ 端分别接逻辑开关，CP 接单脉冲输出端，输出 Q 、 $\overline{Q}$ 分别接发光二极管显示器 LED，按表 3.2 的要求，在 $\overline{S_D}$ 、 $\overline{R_D}$ 作用期间，改变 D 和 CP 的状态，测试并记录 $\overline{S_D}$ 、 $\overline{R_D}$ 对输出状态的控制作用。

D	CP	$\overline{S_D}$	$\overline{R_D}$	Q	$\overline{Q}$
×	×	0	1		
×	×	1	0		

表 3.2

2) 测试 D 触发器的逻辑功能

用 $\overline{S_D}$ 、 $\overline{R_D}$ 端对触发器进行异步置位或复位、按表 3.3 的要求，改变 D 的状态，测试其逻辑功能，记录在事先设计的表格中。

D	CP	Q^n	Q^{n+1}
0	↑	0	
		1	
	↓	0	
		1	
1	↑	0	
		1	
	↓	0	
		1	

表 3.3

2. 集成 J-K 触发器功能测试

集成 J-K 触发器 7476 的符号和逻辑功能如图 3.2 和表 3.4。




图 3.2

J	K	Q^{n+1}
0	0	Q^n
0	1	0
1	0	1
1	1	$\overline{Q^n}$

表 3.4

- 1) J、K 端和 $\overline{S_D}$ 、 $\overline{R_D}$ 分别接逻辑开关，CP 端接单脉冲输出端，输出 Q、 $\overline{Q}$ 分别接发光二极管显示器 LED，按图 3.2 连接电路，并按表 3.5 要求，测试并记录 $\overline{S_D}$ 、 $\overline{R_D}$ 对输出端的状态控制作用。

CP	J	K	$\overline{S_D}$	$\overline{R_D}$	Q	$\overline{Q}$
×	×	×	0	1		
×	×	×	1	0		

表 3.5

- 2) 测试 J-K 触发器的逻辑功能

用 $\overline{S_D}$ 、 $\overline{R_D}$ 端对触发器进行置位或复位，按表 3.6 的要求，改变 J、K 状态，测试其逻辑功能，并在表中记录结果。

J	D	CP	Q^n	Q^{n+1}
0	0	↑	0	
			1	
		↓	0	
			1	
0	1	↑	0	
			1	
		↓	0	
			1	
1	0	↑	0	
			1	
		↓	0	
			1	
1	1	↑	0	
			1	
		↓	0	
			1	

表 3.6

3. 移位寄存器型计数器电路分析

- 1) 分析图 3.3 所示的移位寄存器型计数器电路（图中的门电路均为与非门），写出激励函数、状态表和状态转换图。
- 2) 根据电路图和器件手册，在电路图中并标出引脚号。注意 D 触发器的置 0 和置 1 端不能悬空。
- 3) 连接电路，检查电路无误后接通电源进行实验，记录实验结果并检查实验结果是否正确。




图 3.3

4. 同步模五计数器电路设计

- 1) 用 D 触发器和门电路设计同步模五计数器，电路要求能**预置初始状态**，并具有**自启动（自恢复）**功能。
- 2) 输入为单脉冲，输出接 LED 指示灯或七段译码驱动器的输入端。画出电路图，并标出引脚号。注意 D 触发器的置 0 和置 1 端不能悬空。
- 3) 连接电路，检查电路无误后接通电源进行实验，记录实验结果。

提示：使用芯片 3 个 D 触发器 （2 片 7474）

1 个异或门 （1 片 7486）

2 个与门 （1 片 7408）

实验四 汽车方向灯控制电路

一、实验目的

学习时序电路的应用设计

二、实验设备和器件

数字逻辑箱		1 台
双 D 触发器	(7474)	1 片
二输入四与非门	(7400)	3 片

三、实验内容

设计一个汽车尾方向灯控制电路。用四个发光二极管模拟四个尾灯（左右各两个）。用两个开关提供转弯信号，一个用于左转弯，一个用于右转弯。

- 平时方向灯不亮；
- 左转弯时左边的灯按图 4.1 所示周期地亮或暗，右边灯不亮；
- 右转弯时右边的灯按图 4.1 所示周期地亮或暗，左边灯不亮。
- 如果驾驶员不慎将左右两个转弯开关都按下，则两侧的灯都同样周期性亮暗。
- 再用一个开关模拟脚踩制动器，按下该开关时，如果转弯开关未按下，四个灯全亮。如果有一个转弯开关按下，对应的灯周期性亮暗，另两个灯连续亮。如果两个转弯开关都按下，四个灯全亮。



图 4.1

四、设计方法

- 欲使车灯能按图 4.1 周期性亮暗，必须设计一个由二级触发器组成的四状态计数电路。由于车灯的亮暗频率很低（即记数频率低），用异步计数器完全可以满足要求。今用两个 D 触发器组成异步二进制计数器，如图 4.2 所示，由它提供灯的亮暗条件信号。




图 4.2

- 以 K 左、K 右、K 制分别代表左右转弯开关和制动开关，开关合上时为“1”。用 LA、LB、L'A 和 L'B 分别代表左、右四个灯。

先考虑制动开关未按下时的情况，若 K 左合上，左侧灯 LA、LB 周期性亮暗的条件是 $F1A = K_{\text{左}} \cdot A$ ， $F1B = K_{\text{左}} \cdot B$ 。

再考虑制动开关按下时的情况，如果转弯开关未按下，四个灯全亮。如果有一个转弯开关按下，对应的灯周期性亮暗，另两个灯连续亮。如果两个转弯开关都按下，四个灯全亮。可列出真值表（表 4.1），并作卡诺图如图 4.3 所示。

K 左	K 右	F2 灯
0	0	1
0	1	1
1	0	0
1	1	1

表 4.1

K 左 \ K 右	0	1
0	1	0
1	1	1

图 4.3

由卡诺图可得： $F2 = \overline{K_{\text{左}}} + K_{\text{右}}$

故制动时灯常亮的条件是： $K_{制} \cdot F2 = K_{制}(\overline{K_{左}} + K_{右})$

综合可得： $LA = K_{左} \cdot A + K_{制}(\overline{K_{左}} + K_{右})$

$$LB = K_{左} \cdot B + K_{制}(\overline{K_{左}} + K_{右})$$

同理可得：

$$L'A = K_{右} \cdot A + K_{制}(K_{左} + \overline{K_{右}})$$

$$L'B = K_{右} \cdot B + K_{制}(K_{左} + \overline{K_{右}})$$

五、实验步骤

1. 根据上述逻辑函数表达式转换成用三输入与非门和二输入与非门实现的逻辑表达式。
2. 根据转换后的逻辑表达式画出电路图，标上引脚标号。
3. 连接电路，检查电路无误后接通电源。根据实验结果填写下表。


$K_{左}$	$K_{右}$	$K_{制}$	LA	LB	L'A	L'B
0	0	0				
0	0	1				
0	1	0				
0	1	1				
1	0	0				
1	0	1				
1	1	0				
1	1	1				

表 4.2

附录 几种常用集成电路引脚图


1. 74LS00 四-2 输入与非门

$$Y = \overline{AB}$$




2. 74LS02 四-2 输入或非门

$$Y = \overline{A+B}$$




3. 74LS04 六反相器

$$Y = \overline{A}$$




4. 74LS08 四-2 输入与门

$$Y = AB$$




5. 74LS10 三-3 输入与非门

$$Y = \overline{ABC}$$




6. 74LS20 二-4 输入与非门

$$Y = \overline{ABCD}$$




7. 74LS32 四或门

$$Y = A + B$$




8. 74LS86 四异或门

$$Y = A \oplus B$$




9. 74LS74 双 D 触发器



74LS74 功能表如下表：

输 入				输 出	
预置 PR	清除 CLR	CLK	D	Q	$\overline{Q}$
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H*	H*
H	H	↑	X	H	L
H	H	↑	L	L	H
H	H	L	X	Q ₀	$\overline{Q_0}$

10. 74LS76 双 J-K 触发器




74LS76 功能表如下表：


输 入					输出	
预置 PR	清除 CLR	CK	J	K	Q	$\overline{Q}$
L	H	×	×	×	H	L
H	L	×	×	×	L	H
L	L	×	×	×	H*	H*
H	H	↓	L	L	Q0	$\overline{Q0}$
H	H	↓	H	L	H	L
H	H	↓	L	H	L	H
H	H	↓	H	H	$\overline{Q0}$	Q0
H	H	H	×	×	Q0	$\overline{Q0}$

11. 74LS125 四总线缓冲器（三态门输出）

$Y = A$ （EN 为高电平时输出断开）



12. 74LS138 三-八译码器




74LS138 功能表如下表：

INPUTS						OUTPUTS							
ENABLE			SELECT										
$\overline{G2B}$	$\overline{G2A}$	G1	C	B	A	$\overline{Y0}$	$\overline{Y1}$	$\overline{Y2}$	$\overline{Y3}$	$\overline{Y4}$	$\overline{Y5}$	$\overline{Y6}$	$\overline{Y7}$
X	X	L	X	X	X	H	H	H	H	H	H	H	H
X	H	X	X	X	X	H	H	H	H	H	H	H	H
H	X	X	X	X	X	H	H	H	H	H	H	H	H
L	L	H	L	L	L	L	H	H	H	H	H	H	H
L	L	H	L	L	H	H	L	H	H	H	H	H	H
L	L	H	L	H	L	H	H	L	H	H	H	H	H
L	L	H	L	H	H	H	H	H	L	H	H	H	H
L	L	H	H	L	L	H	H	H	H	L	H	H	H
L	L	H	H	L	H	H	H	H	H	H	L	H	H
L	L	H	H	H	L	H	H	H	H	H	H	L	H
L	L	H	H	H	H	H	H	H	H	H	H	H	L

*使能端 G1、G2(G2A、G2B)

13. 74LS139 双二-四译码器



74LS139 功能表如下表：

INPUTS			OUTPUTS				SELECTED OUTPUT
ENABLE	SELECT		$\overline{Y}_0$	$\overline{Y}_1$	$\overline{Y}_2$	$\overline{Y}_3$	
$\overline{G}$	B	A					
H	X	X	H	H	H	H	NONE
L	L	L	L	H	H	H	$\overline{Y}_0$
L	L	H	H	L	H	H	$\overline{Y}_1$
L	H	L	H	H	L	H	$\overline{Y}_2$
L	H	H	H	H	H	L	$\overline{Y}_3$

★ 郑旭玲 2018 年 5 月 整理