



厦门大学《数字逻辑》课程试卷

信息科学与技术学院 计算机科学系 2007 年级 专业

主考教师: 程明、谢杰镇 试卷类型: (A 卷)

学号: _____

姓名: _____

一、函数变换 (15 分)



(1) 利用卡诺图法化简下列函数:

$$F_1(A, B, C, D) = \sum m(1, 3, 5, 7, 9) + \sum d(10, 11, 12, 13, 14, 15)$$

(2) 求 F_2 的反函数: $F_2 = \overline{A + C} (BC + D) (B + C) + AD$


二、下图为一个联锁电路, 输入开关 K_1 、 K_2 、 K_3 , 可分别置 0 或 1; 报警和解锁输出分别为 F_1 、 F_2 , 当 $F_1=1$, 表示不报警, 否则报警。当 $F_2=1$, 表示解锁, 否则闭锁。初始状态 ($K_1=K_2=K_3=1$) 时, $F_1=1$ 、 $F_2=0$, 即闭锁且不报警。(25 分)

- 请分析电路, 写出该联锁电路的真值表和表达式;
- 找出解锁并不报警的开关拨动顺序。
- 用 3—8 线译码器实现 F_1 和 F_2 , 画出逻辑电路图。




联锁电路

3—8 线译码器的逻辑符号如下:



三、分析下面的时序电路, 要求: ①列出状态表并画状态图; ②说明电路功能及自启动能力。(15 分)

$$D_1 = \bar{y}_1, D_2 = \bar{y}_1 \bar{y}_2, Z = y_1$$



四、用隐含表法化简下面的状态表：(10分)

现态	次态/输出	
	$z=0$	$z=1$
A	E/0	D/0
B	A/1	E/0
C	C/0	A/1
D	B/0	A/0
E	D/1	C/0
F	C/0	B/1
G	H/1	G/1
H	C/1	B/1

五、写出下面程序执行后，S1, S2, V1, V2, SV 的值各为多少？(10分)

```

SIGNAL S1,S2:STD_LOGIC;
SIGNAL SV:STD_LOGIC_VECTOR(0 TO 7);
PROCESS(S1,S2)
    VARIABLE V1,V2:STD_LOGIC;
BEGIN
    V1:='1';    V2:='1';
    S1<='1';    S2<='1';
    SV(0)<=V1;   1
    SV(1)<=V2;   1
    SV(2)<=S1;   1
    SV(3)<=S2;   0

    V1:='0';    V2:='0';
    S2<='0';
    SV(4)<=V1;   0
    SV(5)<=V2;   0
    SV(6)<=S1;   0
    SV(7)<=S2;   0
END PROCESS;

```

六、74163 是 4 位二进制加法计数器， $\overline{LD}$ 是同步预置端， $\overline{C_r}$ 是同步清零端，P 和 T 是计数允许端， Q_{cc} 是进位输出端，其功能表如下。(25分)

(1) 用 74163 设计模 9 加一计数器。

(2) 设计 VHDL 程序实现 74163。

		输 入								输 出			
CP	$\overline{C_r}$	$\overline{LD}$	P	T	D	C	B	A		Q_D	Q_C	Q_B	Q_A
↑	0	x	x	x	x	x	x	x		0	0	0	0
↑	1	0	x	x	D	C	B	A		D	C	B	A
x	1	1	0	x	x	x	x	x		保 持			
x	1	1	x	0	x	x	x	x		保 持			
↑	1	1	1	1	x	x	x	x		计 数			

0 1 2 3 4 5 6 7 8



厦门大学《数字逻辑》课程试卷

信息科学与技术学院 计算机科学系 2008 年级 专业

主考教师: 程明、谢杰镇 试卷类型: (A 卷)

学号: 姓名:

一、逻辑代数 (20 分)

(1) 化简逻辑函数 $F_1(A, B, C, D) = \sum m(1, 2, 3, 4, 5, 7, 14, 15)$ (化成最简与-或型表达式)。 $= \overline{A}D + \overline{A}BC + \overline{A}B\overline{C}D + \overline{A}B\overline{C}\overline{D} + \overline{A}B\overline{C}D + \overline{A}B\overline{C}\overline{D} + \overline{A}B\overline{C}D + \overline{A}B\overline{C}\overline{D}$

(2) 已知逻辑函数 $F_2 = \overline{A+C}(\overline{B+C}+D)(B+C)+AD$, 利用反演规则求 F_2 (不要求化简)。


(3) 设输入无反变量, 用尽可能少的与非门实现逻辑函数 $F_3 = \overline{A}B + \overline{B}C + \overline{C}A$ (写出变换后的表达式, 说明需要用多少个与非门, 不用画逻辑电路图)。

(4) 已知逻辑函数 $F_4(A, B, C, D) = \sum m(0, 1, 4, 5, 8, 11, 12, 13, 15)$, 求 F_4 的最大项表达式。

二、(20 分)


(1) $X = -0101$, $Y = +0110$, 用补码计算 $X - Y$ 。

(2) 触发器的逻辑符号和输入端波形如下图所示, 画出输出端 Q 的波形, 设触发器初态为 0 (画在答题纸上)。



(3) 用一片 PROM 实现两个逻辑变量 A 和 B 的四个最大项, 画出阵列图。

(4) 下图电路中, C 是电压比较器, 当其同相输入端电压高于反相输入端电压时, 输出为 $+5V$, 反之输出 $-5V$ 。当 U_{IN} 在 $-5V$ 和 $+5V$ 之间来回变化时, 画出电路的电压传输特性曲线, 并说明电路功能 (画在答题纸上)。



三、组合电路分析与设计 (20 分)

(1) 分析下图电路, 设输入 $ABCD$ 为 8421 码, 列出真值表, 说明电路功能。

0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1

=1时为半减器。列出真值表，
画出逻辑电路图。3-8线译码器



0 (3) 用 3-8 线译码器和适当的门电路实现 (3) 中设计的电路, 画出逻辑电路图。3-8 线译码器的逻辑符号如下:



2 → 0000 → 0001 → 0010 → 0011 → 0100

面出逻辑电路图。

74163

QA QB QC QD

CT A B C D LD

QCC

输 入									输 出			
CP	$\overline{C}_i$	$\overline{LD}$	P	T	D	C	B	A	Q_p	Q_c	Q_b	Q_a
↑	0	x	x	x	x	x	x	x	0	0	0	0
↑	1	0	x	x	D	C	B	A	D	C	B	A
x	1	1	0	x	x	x	x	x	保	持		
x	1	1	x	0	x	x	x	x	保	持		
↑	1	1	1	1	x	x	x	x	保	持	计	数

输出 Z: 0 0 0 1 1 1 0 0 0 0 1 0

(1) 说明下面 VHDL 程序所描述电路的逻辑功能:

```
ENTITY example IS
    PORT (clk: IN  STD_LOGIC;
          q:  OUT  STD_LOGIC);
END example;
```

	x	y_2	y_1	D_2	D_1	S
	0	0	0			
2	0	0	1			
	0	1	0			
	0	1	1			
	1	0	0			
	1	0	1			
	1	1	0			
	1	1	1			

A	A	B
B	A	C
<u>C</u>	A	D
<u>D</u> /	A	D

$\lambda = 0$ $\lambda = 1$

$A = 00$ $A = 00$ $A = 00$

00 00 01

01 00 10

10 00 11

$11 /$ 00 11

$z = 4y_1x$

$D =$

$D =$



厦门大学《数字逻辑》课程试卷

信息科学与技术学院 计算机科学系 2009 年级 专业

主考教师：程明、谢杰镇 试卷类型：(A 卷)

学号： 姓名：

一、简答题

- (1) (15 分) 将下列式子化简成最简的与-或表达式，并对最简的与-或表达式进行险象分析，若产生险象，试用增加冗余项的方法消除。

$$F = AB + \overline{A}\overline{C} + \overline{B}C + B\overline{D} + C\overline{D}E + ABCE + ACEF$$

- (2) (10 分) 已知逻辑函数 $F(A, B, C, D) = \prod M(1, 5, 9, 11, 15)$ ，回答下列问题：


- 求 F 的最小项表达式；
- 求 F 的最简与-或表达式；
- 求 F 的反函数 $\overline{F}$ 的最简与-或表达式；
- 求 F 的最简或-与表达式。

- (3) (10 分) 用隐含表法化简下面的状态表：


现态	次态/输出			
	00	01	10	11
A	D/0	D/0	F/0	A/0
B	C/1	D/0	E/1	F/0
C	C/1	D/0	E/1	A/0
D	D/0	B/0	A/0	F/0
E	C/1	F/0	E/1	A/0
F	D/0	D/0	A/0	F/0
G	G/0	G/0	A/0	A/0
H	B/1	D/0	E/1	A/0

二、组合电路设计

- (1) (15 分) 试用与非门设计一个水箱控制电路。如下面的水箱示意图，A、B、C 为 3 个电极，当电极被水浸没时，会有信号输出。当水面在 A、B 间为正常状态，点亮绿灯 G；水面在 B、C 间或者在 A 以上为异常状态，点亮黄灯 Y；水面在 C 以下为危险状态，点亮红灯 R。要求列出真值表，写出逻辑表达式，画出逻辑电路图。提示：没有提供反变量，并考虑无关项。



(2) (10分) 用3-8译码器和与非门电路实现全加器，画出逻辑电路图。3-8译码器的逻辑符号如右图：




(3) (10分) 用一片PROM设计半加器，画出阵列图。

三、时序电路分析与设计


(1) (10分) 设计一个Mealy型的可重叠的101检测器，画出原始的状态图和状态表，并化简。

(2) (8分) 74163是4位二进制加法计数器，功能表如下表。 $\overline{LD}$ 是同步预置端， $\overline{C_r}$ 是同步清零端， P 和 T 是高电平有效的计数允许端， Q_{CC} 是进位输出端，输出端中 Q_D 是最高位。说明下图电路的模和有效状态序列。

输 入									输 出			
CP	$\overline{C_r}$	$\overline{LD}$	P	T	D	C	B	A	Q_D	Q_C	Q_B	Q_A
$\uparrow$	0	$\times$	$\times$	$\times$	$\times$	$\times$	$\times$	$\times$	0	0	0	0
$\uparrow$	1	0	$\times$	$\times$	D	C	B	A	D	C	B	A
$\times$	1	1	0	$\times$	$\times$	$\times$	$\times$	$\times$	保 持			
$\times$	1	1	$\times$	0	$\times$	$\times$	$\times$	$\times$	保 持			
$\uparrow$	1	1	1	1	$\times$	$\times$	$\times$	$\times$	计 数			



(3) (12分) 分析下列电路，(a) 作出状态表和状态图。(b) 简要说明电路功能。






学号： 姓名：


- 一、已知逻辑函数 $F(A, B, C, D) = \sum m(1, 5, 6, 7, 10, 11, 14, 15)$ ，回答下列问题：(20 分)
- (1) 求 F 的最大项表达式； $\Pi M(0, 2, 3, 4, 8, 9, 12, 13) = \overline{A_1} \overline{A_2} \overline{A_3}$
 - (2) 求 F 的最简与-或表达式和最简或-与表达式； $F = A_1 + A_2 + A_3 + A_4 + A_5 + A_6 + A_7 + A_8$
 - (3) 求 F 的反函数 $\overline{F}$ 的最简与-或表达式；
 - (4) 求 F 的对偶式 F' 的最简与-或表达式；
 - (5) 如果按照 F 的最简与-或表达式实现 F ，电路中是否存在险象？若存在险象，用增加冗余项的办法消除。

二、简答 (15 分)

- (1) $X = -0101$, $Y = +0101$ ，用补码计算 $X - Y$ 。
- (2) 下图各电路均由 TTL 型门电路构成，说明 Y_1 、 Y_2 、 Y_3 和 Y_4 的状态。




- (3) 触发器的逻辑符号和输入端波形如下图所示，画出输出端 Q 的波形。设触发器初态为 0。(画在答题纸上)




三、组合电路分析与设计 (15 分)

- (1) 分析下图电路，设输入 $ABCD$ 为 8421 码，列出真值表，说明电路功能。




$W = A + B + C$
 $X = B \oplus C$
 $Y = C$
 $Z = \overline{D}$

(2) 用两片 4 位二进制加法器实现一个 7 位二进制数 $A = A_6A_5A_4A_3A_2A_1A_0$ 乘 3 的运算，画出逻辑电路图。加法器逻辑符号如下。



四、画出下图电路的状态表和状态图，说明它的逻辑功能。(15 分)



五、同步时序电路设计 (25 分)

(1) 用 D 触发器设计一个“1110”序列检测器。该电路有一个输入 x 和一个输出 Z，当输入信号中出现“1110”序列时，输出一个“1”信号。典型输入、输出序列如下：

输入 x: 1 1 1 1 0 0 1 1 1 0

输出 Z: 0 0 0 0 1 0 0 0 0 1

用 Mealy 型电路实现。写出完整的设计过程，求出输出函数表达式和触发器的激励函数表达式，不用画逻辑电路图和时序图。

(2) 用可编程逻辑阵列 (PLA) 和 D 触发器实现你设计的序列检测器，画出阵列图。

可设计

六、某 4 位二进制计数器功能表如下。输出端中 Q_3 为最高位， Q_0 为最低位。利用一片这种计数器和适当的门电路设计一个余 3 码输出的模 10 加法计数器。(10 分)

输 入								输 出			
CR	$\overline{\text{LD}}$	CP_U	CP_D	D_0	D_1	D_2	D_3	Q_0	Q_1	Q_2	Q_3
1	x	x	x	x	x	x	x	0	0	0	0
0	0	x	x	D_0	D_1	D_2	D_3	D_0	D_1	D_2	D_3
0	1	↑	1	x	x	x	x	加法计数			
0	1	1	↑	x	x	x	x	减法计数			
0	1	1	1	x	x	x	x	保持			



厦门大学《数字逻辑》课程试卷

信息科学与技术学院 计算机科学系 2011 年级 专业

主考教师：程明、刘向荣 试卷类型：A 卷


学号： 姓名：

一、逻辑代数（20 分）

- (1) 将逻辑函数 $F_1(A, B, C, D) = \sum m(0, 5, 6, 8, 15) + \sum d(2, 3, 7, 9, 10, 13)$ 化成最简与-或式。
- (2) 已知逻辑函数 $F_2 = \overline{A+C}(\overline{BC}+D)(B+C) + AD$ ，利用反演规则求 $\overline{F_2}$ （不要求化简）。
- (3) 已知逻辑函数 $F_3(A, B, C, D) = \sum m(0, 1, 4, 5, 8, 11, 12, 13, 15)$ ，求 F_3 的最大项表达式。
- (4) 讨论实现逻辑函数 $F_4 = \overline{C}\overline{D} + \overline{A}\overline{C} + \overline{B}\overline{C} + ACD$ 的电路是否存在竞争和险象；若存在险象，用增加冗余项的办法消除。

二、简答（15 分）


- (1) $X = -0110$ ， $Y = +0101$ ，用补码计算 $X - Y$ 。
- (2) 下图各电路均由 TTL 型门电路构成，说明 Y_1 、 Y_2 、 Y_3 和 Y_4 的状态。




- (3) 画出 J-K 触发器和 T 触发器的激励表。

三、组合电路设计（25 分）

(1) 设计一个水箱控制电路。如下面的水箱示意图，A、B、C 为 3 个电极，当电极被水浸没时，会有信号输出。当水面在 A、B 间为正常状态，点亮绿灯 G；水面在 B、C 间或者在 A 以上为异常状态，点亮黄灯 Y；水面在 C 以下为危险状态，点亮红灯 R。列出真值表，写出输出表达式，画出逻辑电路图。要求：仅用 2 输入与非门实现该电路，输入不提供反变量，注意考虑无关项。




(2) 用两片 4 位二进制加法器实现一个 7 位二进制数 $A = A_6A_5A_4A_3A_2A_1A_0$ 乘 3 的运算，画出逻辑电路图。4 位二进制加法器的逻辑符号如下：



(3) 用一片 PROM 实现半加器，画出阵列图。


四、分析下面的时序电路，要求：画出状态表和状态图，并说明电路功能及自启动能力。
(12 分)



五、时序电路设计 (28 分)

(1) 74163 是 4 位二进制加法计数器，功能表如下表。输出端中 Q_D 是最高位， Q_{CC} 是进位输出端。请用 1 片 74163 和适当的门电路设计一个余 3 码输出的模 10 计数器。

输 入										输 出			
CP	$\overline{C_r}$	$\overline{LD}$	P	T	D	C	B	A		Q_D	Q_C	Q_B	Q_A
$\uparrow$	0	$\times$	$\times$	$\times$	$\times$	$\times$	$\times$	$\times$		0	0	0	0
$\uparrow$	1	0	$\times$	$\times$	D	C	B	A		D	C	B	A
$\times$	1	1	0	$\times$	$\times$	$\times$	$\times$	$\times$		保 持			
$\times$	1	1	$\times$	0	$\times$	$\times$	$\times$	$\times$		保 持			
$\uparrow$	1	1	1	1	$\times$	$\times$	$\times$	$\times$		计 数			



(2) 用 D 触发器和门电路设计一个序列检测器。该检测器有一个输入端 x 和一个输出端 Z ，当输入序列出现“011”时，输出一个“1”信号。典型输入、输出序列如下：

输入 x : 0 0 1 1 0 1 0 1 1 1 0

输出 Z : 0 0 0 1 0 0 0 0 1 0 0

用 Moore 型电路实现。写出完整的设计过程，给出输出函数表达式和触发器的激励信号表达式。不用画时序图和逻辑电路图。



厦门大学《数字逻辑》课程试卷

信息科学与技术学院 计算机科学系 2012 年级____专业

主考教师：程明、刘向荣 试卷类型：A 卷

学号：_____ 姓名：_____

一、填空（将答案写在答题纸上）（15 分）

- (1) 二进制数 110111 的 8421 BCD 码是 ()₈₄₂₁。
- (2) 某 EPROM 的地址线为 13 根，数据线为 8 根，其容量为 () Kbit。
- (3) () 门可以实现“线与”逻辑；() 门可以用来实现总线结构；TTL 型门电路的输入端悬空相当于输入 ()。
- (4) 双积分型 ADC、并行比较型 ADC、逐次逼近型 ADC 的转换速度由快到慢依次是 ()。
- (5) 请写出三种消除组合电路险象的方法：()。


二、逻辑代数（10 分）

已知逻辑函数 $Y = BC + ABCE + \overline{B}(\overline{A}\overline{D} + AD) + B(AD + \overline{A}D)$ ，求 Y 的最简与-或型表达式和最简或-与型表达式。

三、组合电路设计（15 分）


设计一个多功能组合逻辑电路， M_1 、 M_0 为功能选择输入信号，A、B 为逻辑变量，F 为电路的输出。当 M_1 、 M_0 取不同值时，电路具有下表所示的逻辑功能。用 8 选 1 多路选择器和门电路实现该电路，画出电路图。

M_1	M_0	F
0	0	A
0	1	$A \oplus B$
1	0	AB
1	1	$A+B$



四、同步时序电路分析（20 分）

分析下图所示的同步时序电路，写出电路的输出、激励和次态表达式，画出状态表和状态图，说明电路功能，指出电路能否自启动。



五、同步时序电路设计（25 分）

用 D 触发器和门电路设计一个 2421 码输出、带有进位输出端的模 10 计数器，其态序表如下表所示。求出输出表达式和激励表达式，不用画时序图和电路图。

状态	对应的十进制数
0000	0
0001	1
0010	2
0011	3
0100	4
1011	5
1100	6
1101	7
1110	8
1111	9

六、集成计数器应用（15 分）

利用四位二进制加法计数器 74161 和门电路设计一个模 10 计数器，有效状态为：0、1、2、3、4、5、9、10、11、12，画出电路图。74161 的功能表如下， $DCBA$ 是预置输入端， P 和 T 是使能端， $\overline{LD}$ 是同步预置端， $\overline{C_r}$ 是异步清零端，输出端中 Q_D 为最高位， Q_A 为最低位。

输 入									输 出			
CP	$\overline{C_r}$	$\overline{LD}$	P	T	D	C	B	A	Q_D	Q_C	Q_B	Q_A
x	0	x	x	x	x	x	x	x	0	0	0	0
$\uparrow$	1	0	x	x	D	C	B	A	D	C	B	A
x	1	1	0	x	x	x	x	x	保 持			
x	1	1	x	0	x	x	x	x	保 持			
$\uparrow$	1	1	1	1	x	x	x	x	计 数			