

Tecnicatura universitaria en desarrollo web

Diseño de CPU


Semana 3 – Arquitectura de computadoras





Esta presentación esta basada en el libro de:

■ William Stallings, Computer Organization and Architecture, 9th Edition, 2017



Archivos presentación y ejemplos se alojan en:



https://github.com/ruiz-jose/tudw-arq.git




Diseño de CPU

- Ciclo de la instrucción
 - Etapa de captación y ejecución

- Componentes de la computadoras:
 - ALU y registros
 - Arquitectura acumulador (ACC)


Etapa de captación

Etapa de ejecución





UNER virtual Goldo de instrucción - Componentes de la computadora




¿de dónde salen los datos x e y?, ¿dónde están ese 3, ese 2 y el número que representa la operación de suma? En algún lado tienen que estar almacenados, ¿no?






UNER virtual Octo de instrucción - Componentes de la computadora



Registros:

- Contador de programa de PC: contiene la dirección de la próxima instrucción que se ejecutará
- Registro de direcciones de memoria MAR: contiene la ubicación de la memoria de los datos a los que se debe acceder.
- Registro de datos de memoria MDR: contiene datos que se transfieren a/o desde la memoria.
- Acumulador ACC: se almacenan resultados aritméticos y lógicos intermedios.
- Registro de instrucción IR: contiene la instrucción actual durante el procesamiento.

Arquitectura acumulador (ACC)





UNER virtual Oclo de instrucción - Componentes de la computadora

En la lenguaje ensamblador de la arquitectura acumulador se utilizan los nemónico Ida (load acc) y sta (store acc) para indicar transferencia desde o a memoria en vez de load y store, entonces se utiliza:

> $load x \rightarrow lda x$ store $z \rightarrow sta z$





Int z = 0, x = 3, y = 2; z = x + y;


Ensamblador:

lda x add y sta z


> .data x db 3 y db 2 z db 0







UNER virtual Octo de instrucción - Etapa de captación y ejecución



Preguntas?