



# Segmentación de instrucciones


Semana 8 – Arquitectura de computadoras





## Esta presentación esta basada en el libro de:

- William Stallings, Computer Organization and Architecture, 9th Edition, 2017.
  - Capítulo 16: "INSTRUCTION-LEVEL PARALLELISM"



- Hennessy-Patterson Computer Architecture A Quantitative Approach (5th edition)
  - Capítulo 3: "ILP Instruction-Level Parallelism"




# Archivos presentación y ejemplos se alojan en:



https://github.com/ruiz-jose/tudw-arq.git


Técnica de segmentación




Ciclo de instrucción



Segmentación de instrucciones






Riesgos



Posibles soluciones



## Objetivo


Comprender los conceptos de segmentación de instrucciones y los principales factores que limitan su rendimiento.






La técnica de segmentación se utiliza en la cadena de montaje en una fábrica. Por ejemplo una lavandería.

### Lavandería secuencial







90 minutos cada carga, total (4 cargas): 6 horas.

Fig. David A. Patterson, John L. Hennessy . Estructura y Diseño de Computadores

En el proceso de lavado de la lavandería se puede trabajar sobre cada carga en varias etapas simultáneamente.

### Lavandería segmentada





Total (4 cargas): 3,5 horas.

Fig. David A. Patterson, John L. Hennessy . Estructura y Diseño de Computadores

# En la lavandería: ¿Se reduce el tiempo de lavado de cada carga?

### Lavandería secuencial



6 horas = 4 cargas

## Lavandería segmentada




6 horas ≈ aproximadamente 7 cargas




### UNER virtual Galo de instrucción

Ejecución secuencial




Pero hay periodos en la ejecución de una instrucción en los que no se accede a memoria principal, entonces este tiempo podría utilizarse para captar la siguiente instrucción en paralelo con la ejecución de la actual.

Ejecución segmentada




Es una técnica que consiste en descomponer el ciclo de instrucción en etapas que permitan una ejecución simultánea.


También se denomina **segmentación de cauce o Pipelining**: porque al igual que en una tubería (pipeline), en un extremo se aceptan entradas nuevas antes de que las anteriores sean salidas en el otro extremo.






### UNER **virtual** Segmentación de instrucciones











Ocurre cuando dos o más instrucciones que están en el cauce necesitan utilizar el mismo recurso hardware en el mismo ciclo.




Insertar un ciclo ocioso por hardware.


Duplicación de hardware: dos ALU.



Separar memoria en datos e instrucciones (Arq. Harvard).




Ocurren cuando dos instrucciones utilizan el mismo dato en determinada etapa del cauce.




El compilador inserta ciclos ociosos (burbujas), instrucción NOP.

Reordenación de código: se separa lo máximo posible las instrucciones con dependencia de datos.


Ejecución fuera de orden



Adelantamiento de operandos (forwarding): consiste en pasar directamente el resultado obtenido con una instrucción a las instrucciones que lo necesitan como operando (se hace por hardware)




El problema se presenta cuando la ejecución de una instrucción depende de cómo se ejecute otra. Ejemplo instrucción de salto condicional.






- Flujo múltiple: se implementa duplicando las partes iniciales del cauce y se captan los dos caminos (siguiente instrucción e instrucción destino del salto).
- Salto retardado: en el período de penalización de una instrucción de salto, el compilador trata de situar instrucciones útiles (que no dependan del salto) en ese periodo. Si no es posible, se utilizan instrucciones NOP (requiere reordenamiento de código).



Desenrollado de bucles (Loop Unrolling): la técnica consiste en duplicar las declaraciones del cuerpo del bucle una o muchas veces, para implementarlo es necesario, que las declaraciones dentro del loop independientes entre si.



#### Ventaias:

El objetivo del desenrollado de bucles es aumentar la velocidad de un programa reduciendo las instrucciones que controlan el bucle, esto reduce la penalización por saltos, los bucles se pueden reescribir como una secuencia repetida de declaraciones independientes similares.

#### Desventajas:

Aumento del tamaño del código del programa, que puede provocar un aumento de errores en la memoria caché de instrucciones, lo que puede afectar negativamente al rendimiento.





### UNER virtual Soluciones riesgos de control

Predicción de saltos: existen diferentes técnicas:

\* Estáticas: se toma una decisión en función del código del programa.

#### Predicción basada en la DIRECCIÓN del salto

- Asume que nunca se salta (non-taken: no tomado): el CPU asume que el salto nunca se toma, es decir, continua la búsqueda de la siguiente instrucción después del salto. (Si acierta el cauce no tiene retardo). Saltos "hacia adelante" → Si-Finsi.
- Asume que siempre se salta (taken: tomado): el CPU asume que el salto se toma siempre, es decir, continua la búsqueda de la instrucción a partir de la dirección destino. (Aunque acierte, el cauce tiene un ciclo de retardo en calcular la dirección de destino). Saltos "hacia atrás" → bucles.

- Predecir según el código de operación. El compilador debe organizar el código de la manera mas adecuada para el CPU, analiza si es una estructura si-finsi (no tomado) o loop (tomado).
- El compilador añade un bit de Predicción al opcode de la instrucción.

- Dinámicas: dependen de la historia de la ejecución, trabaja en tiempo de ejecución.
  - Tabla de historia de saltos: es una memoria cache que almacena por cada instrucción de salto la dirección de la instrucción de salto, la dirección destino de la instrucción y el historial del salto (si salto o no).
    - Si el PC no se encuentra en la tabla prosigue según la predicción estática.
      - Si el resultado es no tomado (non-taken), no se almacena nada en la tabla
      - Si el resultado es tomado (taken), se ingresa el valor a la tabla.
    - Si el PC se encuentra en la tabla, se obtiene de la tabla cuál es la siguiente instrucción a ejecutar, que puede ser la siguiente en el orden secuencial o la del destino del salto.

Si la predicción falla (salto tomado o no tomado), se modificará la entrada correspondiente de la tabla para predecir los futuros saltos correctamente.

Se accede a la tabla en la etapa de captación de la instrucción (IF) usando la dirección del PC actual

#### Tabla de historial de saltos



Compilador

En la etapa de decodificación

# Preguntas?