

Computer Organization Lab 1

* Name: 石育瑋 ID: A073708 Email: yuwei.shih.tw@gmail.com

1 Architecture diagrams

總共設計了 2 個 module，分別是 alu 與 alu_top。




Fig. 1.1: Data flow of alu




Fig. 1.2: Data flow of `alu_top`




Fig. 1.3: Diagram

2 Hardware module analysis

```
1 module alu_top(  
2     src1 ,           //1 bit source 1 (input)  
3     src2 ,           //1 bit source 2 (input)  
4     less ,           //1 bit less      (input)  
5     A_invert ,       //1 bit A_invert (input)  
6     B_invert ,       //1 bit B_invert (input)  
7     cin ,            //1 bit carry in (input)  
8     operation ,      //operation      (input)  
9     result ,         //1 bit result   (output)  
10    cout ,            //1 bit carry out(output)  
11 );
```

Fig. 2.1: alu_top module

```
1 module alu(  
2     clk ,             // system clock           (input)  
3     rst_n ,           // negative reset       (input)  
4     src1 ,            // 32 bits source 1       (input)  
5     src2 ,            // 32 bits source 2       (input)  
6     ALU_control ,     // 4 bits ALU control input (input)  
7     //bonus_control, // 3 bits bonus control input(input)  
8     result ,          // 32 bits result         (output)  
9     zero ,            // 1 bit when the output is 0, zero must be set (output)  
10    cout ,            // 1 bit carry out        (output)  
11    overflow          // 1 bit overflow         (output)  
12 );
```

Fig. 2.2: alu module

在 alu 中呼叫了 32 個圖2.1 alu_top，其中 alu_top 負責 AND OR NOT ADD 的運算，圖2.2 alu 則是將所有的控制值 (ex: 運算的 controll、invert 與否等) 傳進 alu_top 以及對最後輸出的結果進行處理。

3 Experiment result

實驗透過助教提供的 Test Bench 與 ModelSim 進行模擬測試，表3.1為輸入的測試數據表格，分別對 6 種不同的運算測驗，模擬出來得到的結果在表3.2中，圖3.1可以看到最終結果正確無偏差。

Tab. 3.1: 實驗數據

operation	ALU code	src1	src2
AND	0000	ffff0000	0000ffff
OR	0001	3113c398	088e4954
ADD	0010	ffffff	00000001
SUB	0110	7eda5023	2ec36ae5
SLT	0111	ffffff	00000001
NOR	1100	00000000	00000000

Tab. 3.2: 實驗結果

result	zcv
000000000	100
399fcbdc	000
000000000	110
5016e53e	010
000000001	000
ffffff	000

```
# *****
# *****
# Congratulation! All data are correct!
# *****
# ** Note: $stop      : C:/Modeltech_pe_edu_10.4a/examples/testbench.v(130)
#    Time: 175 ns  Iteration: 1  Instance: /testbench
```

Fig. 3.1: testbench 測試結果

4 Problems you met and solutions

在寫 LAB 時，主要有遇到以下 2 個問題：

1. 分不清楚 verilog 裡“A <= B;” 與“assign A = B;” 之間的差異，導致在寫 lab 時不知什麼情況該用哪一種。

Solution.

- (a) assign a = b (Blocking assignment) : 執行順序不一定，
- (b) a <= b (Nonblocking assignment) : 所有可同時值行的東西都要執行完一次後，才會前進到下一個時間點。

□

2. 在連接 alu_top 時，不知道如何生成 32 個 alu_top modules。

Solution.

先創建初始第一個 alu_top alu_0，再利用 for 循環創建剩餘的 31 個 alu_top，最後將 less wire 連接。

```

1 // construct ALU from alu_top
2 alu_top alu_0(
3     .src1(src1[0]),
4     .src2(src2[0]),
5     .less(!carry_wire[31]),
6     .A_invert(ALU_control[3]),
7     .B_invert(ALU_control[2]),
8     .cin(1'b0),
9     .operation(ALU_control[1:0]),
10    .result(result_wire[0]),
11    .cout(carry_wire[0])
12 );
13 for(i=1; i<32; i=i+1) begin: generate_alu_top
14     alu_top alu_k(
15         .src1 (src1[i]),
16         .src2 (src2[i]),
17         .less (1'b0),
18         .A_invert (ALU_control[3]),
19         .B_invert (ALU_control[2]),
20         .cin (carry_wire[i-1]),
21         .operation (ALU_control[1:0]),
22         .result (result_wire[i]),
23         .cout (carry_wire[i])
24     );
25 end

```

Fig. 4.1: Construct ALU from alu_top

□

5 Summary

這個 Lab 是我第一次接觸 Verilog，學到很多東西，對計算機組織中 ALU 的架構也更加理解。最終實現 6 種指令：

Tab. 5.1: Supported Instructions

ALU Action	Name	ALU Control Input
And	And	0000
Or	Or	0001
Add	Addition	0010
Sub	Subtraction	0110
Nor	Nor	1100
Slt	Set less than	0111