
# MIPS 16 Ciclu unic


# Instrucțiunile alese suplimentar:



3. BHE (Branch om not equal) solt conditionat dacă a registre ount diferite bacă cele a registre ount diferite oare la

MZA

bme \$5, \$£, imm ex: bme \$2,\$3,3 RTL B(351: at) PCC-PC+1+5E(1mm) OSE PCC-PC+1



4. BGEZ (Branch om greater them on equal to zero), salt combitional daca un registru este mai more oau egal au o

# Semnalele de control:

Instru cțiune	Opcode Instr(15-13	RegDs t	ExtO p	ALUSr c	Branc h	<br?> (opţio nal)</br?>	Jum p	JmpR (opțion al)	Mem Write	Memt oReg	Reg Write	ALUOp (1:0)	func Instr(2- 0)	ALUCtrl (2:0)
ADD	-000-	1	0	0	0		0		0	0	1	00(R)	-000-	000(+)
SUB	-000-	1	0	0	0		0		0	0	1	00(R)	-001-	001(-)
SLL	-000-	1	0	0	0		0		0	0	1	00(R)	-010-	010(< <l)< td=""></l)<>
SRL	-000-	1	0	0	0		0		0	0	1	00(R)	-011-	011(>>I)
AND	-000-	1	0	0	0		0		0	0	1	00(R)	-100-	100(&)
OR	-000-	1	0	0	0		0		0	0	1	00(R)	-101-	101( )
XOR	-000-	1	0	0	0		0		0	0	1	00(R)	-110-	110(^)
SLT	-000-	1	0	0	0		0		0	0	1	00(R)	-111-	111(<)
ADDI	-001-	0	1	1	0		0		0	0	1	01(+)		000(+)
LW	-010-	0	1	1	0		0		0	1	1	01(+)		000(+)
SW	-011-	0	1	1	0		0		1	0	0	01(+)		000(+)
BEQ	-100-	0	1	0	1		0		0	0	0	10(-)		001(-)
BNE	-101-	0	1	0	0	BNE 1	0		0	0	0	10(-)		001(-)
BGEZ	-110-	0	1	0	0	BGE Z 1	0		0	0	0	10(-)		001(-)
J	111	0	0	0	0		1		0	0	0	xx		xxx

Primele 8 înstrucțiuni sunt de tip R ,după cum se poate observa acestea au și un semnal func ,pentru a putea face diferența între ele în EX.vhd,doarece au acelasi opcode .Am mai adăugat pentru BNE și BGEZ ,un semnal de control.


# Trasarea execuției programului:

Am mai adaugat un bit pentru switch ,pentru a putea vizualiza pe placă, și adresa de branch și de jump.

	SW(7:5)	"0000"	"0001"	"0010"	"0011"	"0100"	"0101"	"0110"	"0111"	1000	/1001
Pas	Instr (în asamblare)	Instr (hexa)	PC+1	RD1	RD2	Ext_Im m	ALURes	MemDat a	WD	BranchA ddr	JumpAd dr
0	ADDI \$1, \$0,0	x"2080"	x"0001"	x"0000"	x"0000"	x"0000"	x"0000"	x"0000"	x"0000"	x""	x""
1	ADDI \$2, \$0,4	x"2104"	x"0002"	x"0000"	x"0000"	x"0004"	x"0004"	x"0000"	x"0004"		
2	ADD \$3, \$0,\$0	x"0030"	x"0003"	x"0000"	x"0000"	x"0030"	x"0000"	x"0000"	x"0000"		
3	ADDI \$4, \$0,1	x"2201"	x"0004"	x"0000"	x"0000"	x"0001"	x"0001"	x"0000"	x"0001"		
4	ADDI \$5, \$0,12	x"228C"	x"0005"	x"0000"	x"0000"	x"000C"	x"000C"	x"0000"	x"000C"		
5	ADDI \$6, \$0,1	x"2301"	x"0006"	x"0000"	x"0000"	x"0001"	x"0001"	x"0000"	x"0001"		
6	BEG \$1, \$5,8	x"8688"	x"0007"	x"0000"	x"000C"	x"0008"	x"FFF4"	x"0000"	x"FFF4"	x"000F"	
7	SW \$1, 0(\$3)	x"6C80"	x"0008"	x"0000"	x"0000"	x"0000"	x"0000"	x"0000"	x"0000"		
8	SW \$2, 0(\$4)	x"7100"	x"0009"	x"0001"	x"0004"	x"0000"	x"0001"	x"0000"	x"0001"		
9	LW \$1, 0(\$3)	x"4C80"	x"000A"	x"0000"	x"0000"	x"0000"	x"0000"	x"0000"	x"0000"		
10	LW \$2, 0(\$4)	x"5100"	x"000B"	x"0001"	x"0004"	x"0000"	x"0001"	x"0004"	x"0004"		
11	ADD \$1, \$1,\$6	x"0710"	x"000C"	x"0000"	x"0001"	x"0010"	x"0001"	x"0004"	x"0001"		
12	ADD \$2, \$2,\$1	x"08A0"	x"000D"	x"0004"	x"0001"	x"0020"	x"0005"	x"0000"	x"0005"		
13	SUB \$5, \$5,\$6	x"1751"	x"000E"	x"000C"	x"0001"	x"0051"	x"000B"	x"0000"	x"000B"		
14	16	x"E006"	x"000F"	x"0000"	x"0000"	x"0006"	x"0000"	x"0000"	x"0000"		x"0006"

Programul nu are un scop anume. Conține o buclă care se va executa de 5 ori ,mai exact până când valorea conținută de registrul 1 este egală cu valoarea conținută de registrul 5(ambele trebuie să aibe valoarea 6). Un așa zis "rol" al programului este de a calcula valoarea registrului 2 ,care la final ar trebui să fie 25 , iar pe placuță ar trebui să se afișeze "0019", deoarece numărul 25 este reprezentat în binar ca fiind 11001. Ceea ce se întămplă într-o bucla este descris în IF. vhd, dar ca principiu , valoarea registrului 1 se încrementează cu 1 , registrul 2 va lua valoarea curentă din registrul 1 adunată cu valoarea la momentul actual din registrul 2 (R2<-R2+R1), iar registrul 5 se decrementează cu unul . După care se sare la înstrucțiunea de la adresa 6, unde se va compara valoarea registrelor, și se va analiza dacă se sare peste 9 înstrucțiuni sau se continuă bucla.

# RTL schematic



Nu am activități incomplete ,am reușit să implementez toate componentele,după cum se poate observa în schemă.Pe părcursul laboratoarelor am întămpinat unele neclarității sau probleme ,dar cu ajutorul profesorului de laborator am reusit să le rezolv ,astfel că în final totul funcționează corect ,fără erori.

# Descrierea componentelor

1.IF.vhd -Unitatea de extragere a instrucţiunilor MIPS16

-Instruction Fetch

Această componentă generează instrucțiunea curentă și adresa urmatoarei instructiuni.

Aici se gaseste memoria ROM care conține programul scris de mine,instrucțiuniile pe care le va executa procesorul. Programul conține 15 instrucțiuni, acestea sunt scrise sub codificare binară,iar pentru fiecare instrucțiune este prezent câte un comentăriu care prezintă codificarea instrucțiuni în hexazecimal, specificația în limbaj de asamblare, și ceea ce face.

# 2.ID.vhd - Unitatea de decodificare a instrucțiunilor MIPS16

- Instruction Decode

Această componentă extrage valoriile pentru RD1,RD2,Ext\_imm,func,sa.Conține și un register file.

Aici se citeste din reg\_file ,se scrie în reg\_file în funcție de semnalul RegDst a fiecărei instrucțiuni. Totodată aici se efectuează exitinderea cu 0 și extinderea cu semn ,pentru instrucțiunile care prezinta ExtOp.

Ext\_imm<=Instr(6)&Instr(6) & Instr(6)&Instr(6)&Instr(6) &Instr(6) &Instr(6)

reg\_file.vhd

Toate registrele au fost inițializate cu 0. Prezintă o scriere sincronă, și o citire asincronă. Scrierea in registru necesită și un semnal de enable.

#### 3.MainControl.vhd. -unitatea de control

Furnizează cu ajutorul opcode-ului (Instr(15-13)) valorile semnalelor descrise în tabel pentru fiecare instrucțiune.La început, fiecărui semnal i-am atribuit valoarea 0, îar pe urmă în funcție de Instr ,se activează semnalele corespunzătpare fiecărei operații. **Obs**.Instrucțiunile de tip R au fost luate toate impreună deoarece prezintă același opcode.

# **4.EX.vhd -** unitatea de execuție -Instruction Execute

Această componentă furnizează rezultatul ALU, adresă de branch precum și adresa de branch pentru instrucțiunea BGEZ. Totodată aici se implementează și logica pentru flag-ul zero (isZero).

Aici sunt implementate funcționarea fiecarei operații prezente in tabel.

#### 5.MEM.vhd - memoria de date

Prezintă o scriere sincronă și o citire asincronă.

Scrierea în memorie este influențată de semnalul de enable, astfel se scrie doar dacă acesta este activ.

# 6.MPG.vhd -generator Monopuls Sincron

Prezintă 3 registre (Q1,Q2,Q3).

Prezintă un numărator sincron pe 16 biți ,care la un semnal de clock se incrementează.

# 7.SSD.vhd -afișor pe 7 segmente cu 4 cifre


Pentru multiplexoare am folosit procese ,care sunt combinaționale.De la număratorul intern folosesc doar ultimi 2 biți pentru a determina care anod este activ la un moment dat ,și totodată am setat și catozi în funcție de crifa care dorește să fie afisată pe SSD.

# 8.test\_env.vhd -proiectul final care conține toate lagăturile

În această entitate s-au legat toate componentele precedente ,pentru a realiză procesorul MIPS16 ,conform schemei căii de date,realizate de noi în primul laborator referitor la MIPS16.

Pentru a se afisa pe SSD ,valorile dorite am folosit o instrucțiune concurentă de tipul "with ..select",care va fi controlată cu ajutorul switch-urilor(7-4).

Cum am mai amintit în acest raport ,am folosit încă un switch pentru a putea reprezenta și adresa de branch și adresa da jump




#### Testarea corectitudinii:

Pentru a testa funcționalitatea programului,am analizat ce ar trebui să fie afișat cu ajutorul SSD-ului,după care am completat tabelul de trasare a execuției.

Următorul pas a fost analizarea funcționari cu ajutorul simulatorului din Vivado.

Aici se poate observa un print din fereastra de simulare.



După care am efectuat și testarea cu ajutorul plăcuței Basys 3. Totul a funcționat exact cum trebuia, fără erori sau diferențe între ceea ce am scris în tabel și ceea ce este afisat pe placă.


Mai jos am pus o imagine cu testarea pe placuţa. Se poate observa codul întrucţiuni în hexadecimal."2104" corespunde celei de a doua înstrucţiune din program , şi mai exact este o înstrucţiune addi.

Se poate observa cum se aprind led-urile în funcție de flagurile active ,corespunzătoare tipului de înstrucțiune. Addi este o înstrucțiune de tip I și prezintă urmatoarele semnale de control (Se gasesc și în tabelul cu semnalele de control).

						 	 				 1
ADDI	-001-	0	1	1	0	0	0	0	1	01(+)	000(+)

lar pe led-urile placuței se gasesc în aceiași ordinea:

led(11 downto 0)<=RegDst &ExtOp&ALUSrc&Branch&br ne &br gez &Jump&MemWrite &MemtoReg & RegWrite &ALUOp



**Obs!** ALUOp este pe 2 biţi