

**AUTOMAT BANCAR 31. 05. 2023** 

Cotei Ruxanda-Maria & Grigoraș Victor-Andrei Coordonator: Maier Noema-Laura

# **Cuprins:**

Specificații:	3
Proiectare și implementare:	3
Inițializare:	3
Configurare plăcuță FPGA:	4
Schemă bloc:	4
Unitate de comandă:	5
Organigramă:	6
Schema logică detaliată:	11
Reprezentarea resurselor:	12
Codul din spatele fiecărei resurse:	15
Instrucțiuni de intreținere și utilizare:	33
Justificarea soluției alese:	35
Posibilități de dezvoltare ulterioare:	36
Bibliografie:	37

## Specificații:

Să se proiecteze un automat bancar pentru extrageri de sume în EURO. Se presupune că suma maximă care poate fi extrasă o dată este de maximum 1.000 euro. Inițial se efectuează identificarea cardului și se alege operația. Vor fi suportate minim 4 carduri/conturi diferite și se vor implementa minimum 4 operații diferite. Automatul dispune de o casă în care inițial se introduce o anumită sumă (număr de bancnote de diferite valori). În cazul cererii de eliberare de numerar se introduce suma, se verifică existenta sumei cerute, se vizualizează tipurile de bancnote emise și se actualizează contul. Apoi se eliberează cardul, suma și, eventual, chitanța.

# Proiectare și implementare:

Proiectul descrie comportarea unui automat bancar în următoarele patru situații:

- interogare sold;
- retragere numerar;
- depunere numerar;
- schimbare PIN.

## **Inițializare:**

Înaintea începerii propriu-zise a interacțiunii dintre automat si utilizator, bancomatul este inițializat cu un număr cunoscut de bancnote de fiecare tip, cat si cu cele 4 PIN-uri după care se identifica cele 4 carduri, pentru fiecare din acestea cunoscându-se soldul disponibil pe card.

Operațiunea de interogare sold are ca efect afișarea pe SSD a sumei ce se afla pe card.


Operațiunea de retragere numerar presupune introducerea unei sume, compararea acesteia cu suma aflata pe cardul clientului, verificarea cu bancnotele din bancomat. Daca bancomatul are bancnotele necesare, se eliberează (se scad) acestea si se scade suma din cont cu suma introdusa. In caz contrar, se verifica daca se poate obține suma ceruta din alte bancnote, se procedează la fel ca in situația expusa anterior.

Operațiunea de depunere numerar consta in introducerea sumei de către utilizator, urmata de creșterea valorii din cont si a bancnotelor din casa automatului.

Operațiunea de schimbare PIN necesita introducerea unui nou cod PIN, verificarea ca acesta sa nu existe deja (nu pot fi doua PIN-uri identice) si schimbarea acestuia in memoria bancomatului.


# Configurare plăcuță FPGA:

Pentru implementarea proiectului se va folosi ca resursă hardware o plăcuță FPGA NEXYS Artix-7 (A7).




## Schemă bloc:

Schema bloc (black-box-ul proiectului) conține toate intrările și ieșirile circuitului, tot ce are legătură cu interacțiunea cu utilizatorul.



## Unitate de comandă:

Unitatea de comandă este formată din toate interacțiunile componentelor între ele, asigurând buna funcționare a bancomatului. Aceasta conține atât semnalele ce se transmit între elemente (semnale care nu sunt vizibile utilizatorului), cât și stările prin care trece automatul pentru a efectua operațiile necesare.




Unitatea de comandă este proiectată pe baza organigramei. Organigrama reprezintă o digramă de stări ce detaliază pas cu pas funcționalitatea automatului, pentru o mai bună înțelegere. Aceasta este alcătuită pe baza a trei componente simple: stare (oval), decizie (romb), ieșire (dreptunghi), la care s-au adăugat elementele din unitatea de execuție (cu săgeți mai groase), pentru o înțelegere mai ușoară.

Organigrama proiectul este structurată în 5 categorii, în funcție de stări și operații, fiind codificate astfel:


- M iniţializare şi selectare operaţii;
- A afisare sold:
- B retragere numerar;
- C depunere numerar;
- D schimbare PIN.

# Organigramă:


## • Stările M:




• Selecţtii:




### • Starea A:




### • Stările B:








### • Stările C:




### • Stările D:










# Schema logică detaliată:



## Reprezentarea resurselor:







## Codul din spatele fiecărei resurse:

• Debouncer:

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY debouncer IS
  PORT (buton, clk: in std_logic;
         iesire: out std logic);
END debouncer;
ARCHITECTURE TypeArchitecture OF debouncer IS
BEGIN
 process(buton, clk)
  variable num: integer:=0;
  begin
  if(buton='1') then
    if(rising edge(clk)) then num:=num+1;
    end if;
  else num:=0;
  end if;
 if(num>10) then iesire<='1';</pre>
  else iesire<='0';</pre>
    end if;
  end process;
END TypeArchitecture:
```

• Divizor de frecvență:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;

ENTITY div_freev IS
PORT (clk: in std_logic;
clk_out: out std_logic);
END div_freev;

ARCHITECTURE arh_cnt OF div_freev IS
signal clk_div: std_logic := '0';
signal cnt: integer := 0;
BEGIN
```

Automat bancar

```
process(clk, cnt)
BEGIN

if(clk = '1' and clk'event) then

if(cnt = 2) then

cnt <= 1;

clk_div <= not clk_div;

else

cnt <= cnt+1;

end if;
end if;</pre>
```

• Delayer:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY delayer IS
PORT (Input: in std_logic;
    Output: out std_logic);
END delayer;
ARCHITECTURE TypeArchitecture OF delayer IS
BEGIN
  process(Input)
  begin
    if( Input = '1') then
     Output<='1' after 100 ns;
      Output<='0' after 100 ns;
    end if;
  end process;
END TypeArchitecture;
```

• Citire bancnote:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all;

ENTITY citire_bancnote IS

PORT (button: in std_logic;
    bancnota: in std_logic_vector(1 downto 0);
    output: out std_logic_vector(11 downto 0);
    ok: in std_logic);

END citire_bancnote;
```

```
ARCHITECTURE arh1 OF citire bancnote IS
signal out cod: std logic vector(11 downto 0) :="000000000000";
BEGIN
 process(bancnota, ok, button)
 variable cnt500: integer := 0;
 variable cnt100: integer := 0;
 variable cnt50: integer := 0;
 variable cnt10: integer := 0;
 begin
    case bancnota is
     when "00" => if(button = '1' and button'event) then
               cnt10:=cnt10+1;
           out cod(2 downto 0)<= std logic vector(to unsigned(cnt10, 3));
           end if:
     when "01" => if(button = '1' and button'event) then
               cnt50:=cnt50+1;
           out_cod(5 downto 3)<= std_logic_vector(to_unsigned(cnt50, 3));
           end if:
      when "10" => if(button = '1' and button'event) then
               cnt100:=cnt100+1;
           out_cod(8 downto 6)<= std_logic_vector(to_unsigned(cnt100, 3));
           end if;
     when others =>if(button = '1' and button'event) then
               cnt500:=cnt500+1;
           out cod(11 downto 9)<= std logic vector(to unsigned(cnt500, 3));
           end if:
     end case:
   if(ok = '1') then
     output<=out cod;
    else
     output<="0000000000";
    end if;
end process;
END arh1;
```

#### • Convertor sumă:

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
USE ieee.numeric std.all;
ENTITY convertor suma IS
PORT (input: in std logic vector(11 downto 0);
   output : out std logic vector(9 downto 0));
END convertor_suma;
ARCHITECTURE TypeArchitecture OF convertor suma IS
 process(input)
 variable sum : integer := 0;
 begin
   sum:=to integer(unsigned(input(11 downto 9)))*500 +
to_integer(unsigned(input(8 downto 6)))*100 + to_integer(unsigned(input(5
downto 3)))*50 + to integer(unsigned(input(2 downto 0)))*10;
   output <= std logic vector(to unsigned(sum, 10));
 end process;
END TypeArchitecture;
```

#### • RAM bancnote:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all;
USE ieee.std_logic_unsigned.all;

ENTITY RAM_sold_bancnote IS

PORT (clk, enable : in std_logic;
    load : in std_logic_vector(11 downto 0);
    mode : in std_logic; -- 0 => read; 1 => write
    output : out std_logic_vector(11 downto 0));

END RAM_sold_bancnote;

ARCHITECTURE arh OF RAM_sold_bancnote IS
    type matrice is array (0 to 3) of std_logic_vector(2 downto 0);

BEGIN
```

```
process(load, mode, enable, clk)
     variable mem : matrice := ("001", "010", "000", "011");
      variable aux : std_logic_vector(11 downto 0);
    begin
    if(clk = '1' and clk'event) then
     if(enable = '1') then
      if(mode = 'o') then --read
          aux(11 downto 9) := mem(0);
          aux(8 downto 6) := mem(1);
          aux(5 downto 3) := mem(2);
          aux(2 downto 0) := mem(3);
        elsif (mode = '1') then --write
          mem(0) := load(11 downto 9);
          mem(1) := load(8 downto 6);
          mem(2) := load(5 downto 3);
          mem(3) := load(2 downto 0);
        end if;
        output <= aux;
     end if:
   end if;
   end process;
END arh:
```

#### • Citire PIN:

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY citire PIN IS
 PORT (cifra1, cifra2, cifra3, cifra4 : in std_logic_vector(1 downto 0);
     confirm pin: in std logic;
     output : out std_logic_vector(7 downto 0));
END citire PIN;
ARCHITECTURE arh OF citire PIN IS
BEGIN
 process(cifra1, cifra2, cifra3, cifra4, confirm pin)
    variable val: std logic vector(7 downto 0);
 begin
   val(7 downto 6) := cifra1;
   val(5 downto 4) := cifra2;
   val(3 downto 2) := cifra3;
   val(1 downto 0) := cifra4;
```

```
if(confirm_pin = '1') then
    output <= val;
    end if;
    end process;
END arh;</pre>
```

• Comparator pe 10 biţi:

```
LIBRARY ieee;
USE ieee.std 1
ogic_1164.all;
ENTITY comparator 10 IS
PORT (enable: in std logic;
    A, B: in std_logic_vector(9 downto 0);
     posibil: out std_logic);
END comparator_10;
ARCHITECTURE Arch comp 10 OF comparator 10 IS
BEGIN
 process(A, B, enable)
 begin
    posibil<='o';</pre>
    if(enable = '1') then
     if(A > B) then
         posibil<='o';
      elsif(A = B) then
       posibil<='1';
      else
       posibil<='1';
     end if:
 end if:
 end process;
END Arch comp 10;
```

### • RAM PIN

```
ARCHITECTURE arch OF RAM PIN IS
  type matrice is array(0 to 3) of std logic vector(7 downto 0);
BEGIN
  process(mode, clk, input, enable)
    variable mem: matrice:=("00110110", "10000111", "11111010", "10110001");
    variable pozitie veche: integer :=100;
    variable contor: integer :=0;
    variable succesful: std logic :='0';
  begin
      if(enable = '1') then
        if(clk'event and clk='1') then
          succesful := 'o';
          if(mode = 'o') then
            for i in 0 to 3 loop
              if(mem(i) = input) then
                succesful:='1';
                 pozitie veche := i;
               end if;
             end loop:
          elsif(mode = '1') then
               mem(pozitie veche) := input; --scriere
               succesful := 'o';
           end if:
        end if:
      end if:
      finded <= succesful;
      position <= std logic vector(to unsigned(pozitie veche, 2));
  end process;
END arch:
```

### • RAM sold conturi:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all;
USE ieee.std_logic_unsigned.all;

ENTITY RAM_sold_cont IS

PORT (clk, enable : in std_logic;
    adress_ram: in std_logic_vector(1 downto 0);
    load: in std_logic_vector(11 downto 0);
    mode: in std_logic; --o => read, 1 => write
    output: out std_logic_vector(11 downto 0));

END RAM_sold_cont;
```

```
ARCHITECTURE TypeArchitecture OF RAM sold cont IS
    type matrice is array (0 to 3) of std logic vector(11 downto 0);
BEGIN
   process(adress_ram, load, mode, enable, clk)
   variable mem: matrice:=("000001010000", "001011000100",
"000010000001", "001011001001");
   begin
     if(clk = '1' and clk'event) then
       if(enable = '1') then
         if(mode = 'o') then
            output <= mem(conv integer(adress ram)); --read
          elsif (mode = '1') then
           mem(conv integer(adress ram)) := load; --write
         end if:
       end if;
     end if:
    end process;
END TypeArchitecture;
```

• Scăzător retragere numerar:

```
LIBRARY ieee:
USE ieee.std logic 1164.all;
USE ieee.numeric std.all;
ENTITY scazator_retragere IS
PORT (enable: in std logic;
    scz_banc: in std_logic_vector(11 downto 0);
    scz cont util: in std logic vector(11 downto 0);
    scz_de_scazut: in std_logic_vector(11 downto 0);
    out RAM banc: out std logic vector(11 downto 0);
    out RAM cont: out std logic vector(11 downto 0);
    succes: out std logic);
END scazator retragere;
ARCHITECTURE TypeArchitecture OF scazator retragere IS
BEGIN
 process(enable, scz banc, scz de scazut)
 variable var_500: integer := 0;
  variable var 100: integer := 0;
  variable var_50: integer := 0;
  variable var 10: integer := 0;
  variable cmp2, cmp1: integer:=0;
  variable ok: std logic:='1';
  variable sum: std logic vector(11 downto 0):="000000000000";
```

```
begin
    out RAM banc <="00000000000;
    out RAM cont <="00000000000;
   succes <= 'o';
   if(enable = '1') then
        cmp2:=to_integer(unsigned(scz_banc(11 downto 9)))*500 +
to_integer(unsigned(scz_banc(8 downto 6)))*100 + to_integer(unsigned(scz_banc(5
downto 3)))*50 + to_integer(unsigned(scz_banc(2 downto 0)))*10;
       cmp1:=to integer(unsigned(scz de scazut(11 downto 9)))*500 +
to integer(unsigned(scz de scazut(8 downto 6)))*100 +
to integer(unsigned(scz de scazut(5 downto 3)))*50 +
to integer(unsigned(scz de scazut(2 downto 0)))*10;
       if(cmp2 >= cmp1) then -- cand suma adunata in RAM_banc este mai mare
decat ce cere utilizatorul
         succes<='1';
         var_500:=to_integer(unsigned(scz_banc(11 downto 9)))-
to_integer(unsigned(scz_de_scazut(11 downto 9)));
         var_100:=to_integer(unsigned(scz_banc(8 downto 6)))-
to_integer(unsigned(scz_de_scazut(8 downto 6)));
         var 50:=to integer(unsigned(scz banc(5 downto 3)))-
to_integer(unsigned(scz_de_scazut(5 downto 3)));
         var 10:=to integer(unsigned(scz banc(2 downto 0)))-
to_integer(unsigned(scz_de_scazut(2 downto 0)));
         for i in 0 to 6 loop
            if(var_500 < 0) then
             var_100:=var_100 - 5;
             var_500:=var_500 + 1;
            end if:
            end loop;
         if(var 500 < 0) then
            ok := 'o';
          end if;
         for i in 0 to 6 loop
            if(var 100 < 0) then
              var_100:=var_100 +1;
             var_50:=var_50 - 2;
            end if;
          end loop;
          if(var_100 < 0) then
            ok := 'o';
          end if;
```

```
for i in 0 to 6 loop
           if(var 50 < 0) then
             var_50:=var_50 +1;
             var_10:=var_10 - 5;
           end if;
         end loop;
         if(var 50 < 0) then
           ok := 'o';
         end if;
         if(var 10 < 0) then
           ok := 'o';
         end if;
       sum(11 downto 9):= std_logic_vector(to_unsigned(var_500, 3));
       sum(8 downto 6):= std_logic_vector(to_unsigned(var_100, 3));
       sum(5 downto 3):= std_logic_vector(to_unsigned(var_50, 3));
       sum(2 downto 0):= std logic vector(to unsigned(var 10, 3));
       if(ok ='1') then
         out RAM banc<= sum;
         succes<='1';
         var 500:=to integer(unsigned(scz cont util(11 downto 9)))-
to integer(unsigned(scz de scazut(11 downto 9)));
         var_100:=to_integer(unsigned(scz_cont_util(8 downto 6)))-
to_integer(unsigned(scz_de_scazut(8 downto 6)));
         var 50:=to integer(unsigned(scz_cont_util(5 downto 3)))-
to_integer(unsigned(scz_de_scazut(5 downto 3)));
         var 10:=to integer(unsigned(scz cont util(2 downto 0)))-
to_integer(unsigned(scz_de_scazut(2 downto 0)));
         sum(11 downto 9):= std logic vector(to unsigned(var 500, 3));
         sum(8 downto 6):= std logic vector(to unsigned(var 100, 3));
         sum(5 downto 3):= std logic vector(to unsigned(var 50, 3));
         sum(2 downto 0):= std_logic_vector(to_unsigned(var_10, 3));
         out_RAM_cont<=sum;
```

```
else
    out_RAM_banc <=scz_banc;
    out_RAM_cont <=scz_cont_util;
    succes <= '0';
    end if;
    else
    out_RAM_banc <= scz_banc;
    out_RAM_banc <= scz_cont_util;
    succes <= '0';
    end if;
    end if;
    end process;
END TypeArchitecture;</pre>
```

• Sumator pentru depunere bancnote:

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
USE ieee.numeric_std.all;
ENTITY sumator depunere IS
PORT (enable: in std_logic;
    sum_cont: in std_logic_vector(11 downto 0);
    sum_bancnote: in std_logic_vector(11 downto 0);
    sum adunat: in std logic vector(11 downto 0);
    out_RAM_banc: out std_logic_vector(11 downto 0);
    out_RAM_util: out std_logic_vector(11 downto 0);
    succes: out std logic);
END sumator depunere;
ARCHITECTURE TypeArchitecture OF sumator_depunere IS
BEGIN
 process(enable, sum_cont, sum_bancnote, sum_adunat)
 variable var 500: integer := 0;
  variable var_100: integer := 0;
  variable var_50: integer := 0;
  variable var 10: integer := 0;
  variable sum: std_logic_vector(11 downto 0):="000000000000";
 begin
   succes <= 'o';
   if(enable = '1') then
     var_500:=to_integer(unsigned(sum_cont(11 downto 9)))+
to_integer(unsigned(sum_adunat(11 downto 9)));
     var 100:=to integer(unsigned(sum cont(8 downto 6)))+
to integer(unsigned(sum adunat(8 downto 6)));
```

```
var_50:=to_integer(unsigned(sum_cont(5 downto 3)))+
to integer(unsigned(sum adunat(5 downto 3)));
     var 10:=to integer(unsigned(sum cont(2 downto 0)))+
to integer(unsigned(sum adunat(2 downto 0)));
     sum(11 downto 9):= std logic vector(to unsigned(var 500, 3));
     sum(8 downto 6):= std_logic_vector(to_unsigned(var_100, 3));
     sum(5 downto 3):= std logic vector(to unsigned(var 50, 3));
     sum(2 downto 0):= std_logic_vector(to_unsigned(var_10, 3));
     out_RAM_util<=sum;
     var 500:=to integer(unsigned(sum bancnote(11 downto 9)))+
to_integer(unsigned(sum_adunat(11 downto 9)));
     var 100:=to integer(unsigned(sum bancnote(8 downto 6)))+
to_integer(unsigned(sum_adunat(8 downto 6)));
     var 50:=to integer(unsigned(sum bancnote(5 downto 3)))+
to integer(unsigned(sum adunat(5 downto 3)));
     var 10:=to integer(unsigned(sum bancnote(2 downto 0)))+
to integer(unsigned(sum adunat(2 downto 0)));
     sum(11 downto 9):= std_logic_vector(to_unsigned(var_500, 3));
     sum(8 downto 6):= std logic vector(to unsigned(var 100, 3));
     sum(5 downto 3):= std_logic_vector(to_unsigned(var_50, 3));
     sum(2 downto 0):= std_logic_vector(to_unsigned(var_10, 3));
     out RAM banc<=sum;
     succes <= '1';
    else
     out RAM banc<="00000000000;
     out RAM util<="00000000000";
     succes <= 'o';
    end if;
  end process;
END TypeArchitecture;
```

• Afişor pentru SSD:

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY afisor structural IS
 PORT (clk, enable : in std logic;
    input: in std logic vector(9 downto 0);
     output afisor: out std logic vector(6 downto 0);
     output_mux : out std_logic_vector(3 downto 0));
END afisor_structural;
ARCHITECTURE arh afisor struct OF afisor structural IS
 component counter_afisor_div IS
   PORT (
     clk, enable: in std_logic;
      out cnt: out std logic vector(16 downto 0)
   );
 END component;
 component dcd suma afisor IS
   PORT (
     input : in std_logic_vector(9 downto 0);
     unit, zeci, sute, mii : out std logic vector(3 downto 0)
     );
 END component;
 component mux anod afisor IS
   PORT (
      sel: in std logic vector(1 downto 0);
      output: out std_logic_vector(3 downto 0)
   );
 END component;
 component mux_cifra_afisor IS
   PORT (
      input0, input1, input2, input3: in std_logic_vector(3 downto 0);
      sel : in std_logic_vector(1 downto 0);
      output : out std_logic_vector(3 downto 0)
     );
 END component;
```

```
component dcd_hexa_7seg_afisor IS
    PORT (
      input: in std_logic_vector(3 downto 0);
      output: out std logic vector(6 downto 0)
     );
 END component;
 signal s unit, s zeci, s sute, s mii: std logic vector(3 downto 0);
 signal s out cnt: std logic vector(16 downto 0);
 signal s_output_cifra_afisor : std_logic_vector(3 downto 0);
BEGIN
 p_counter_afisor : counter_afisor_div port map (clk, enable, s_out_cnt);
p_dcd_suma_afisor : dcd_suma_afisor port map (input, s_unit, s_zeci, s_sute,
s mii);
 p mux cifra afisor: mux_cifra_afisor port map (s_unit, s_zeci, s_sute, s_mii,
s_out_cnt(1 downto 0), s_output_cifra_afisor);
 p dcd hexa 7seg afisor: dcd hexa 7seg afisor port map (s output cifra afisor,
output afisor);
 p mux anod afisor: mux anod afisor port map (s out cnt(1 downto 0),
output mux);
END arh afisor struct;
LIBRARY ieee;
USE ieee.std logic 1164.all;
USE ieee.std_logic_unsigned.all;
ENTITY counter_afisor_div IS
 PORT (clk, enable: in std logic;
     out cnt: out std logic vector(16 downto 0));
END counter afisor div;
ARCHITECTURE arh_cnt OF counter afisor div IS
 signal cnt : std_logic_vector(16 downto 0) := "0000000000000000";
 signal div clk: std logic := '0';
 signal nr_div: integer := 1;
BEGIN
 process(clk, nr_div, enable)
 BEGIN
   if(enable = '1') then
     if(clk = '1' and clk'event) then
       if(nr div = 4) then
         nr div \leq 1;
```

```
elsif(nr div = 2) then
          div clk <= 'o';
          nr div \le nr div + 1;
        else
          div clk <= '1';
          nr div \le nr div + 1;
        end if:
     end if:
    end if;
 end process;
 process(div clk, enable)
 begin
   if(enable = '1') then
     if(div clk = '1' and div clk'event) then
        cnt \le cnt + 1;
     end if;
    end if;
 end process;
 out cnt <= cnt;
END arh cnt;
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std logic unsigned.all;
use ieee.numeric std.all;
use ieee.numeric std.all;
ENTITY dcd suma afisor IS
 PORT (
   input : in std_logic_vector(9 downto 0);
    unit, zeci, sute, mii : out std_logic_vector(3 downto 0)
    );
END dcd suma afisor;
ARCHITECTURE arh_dcd OF dcd_suma_afisor IS
 signal a: natural;
BEGIN
 a <= conv_integer(input);</pre>
 unit <= std logic vector(to unsigned(a rem 10, 4));
 zeci <= std logic vector(to unsigned(a/10 rem 10, 4));
 sute <= std logic vector(to unsigned(a/100 rem 10, 4));
 mii <= std_logic_vector(to_unsigned(a/1000 rem 10, 4));
END arh dcd;
```

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY mux anod afisor IS
  PORT (sel : in std_logic_vector(1 downto 0);
    output: out std logic vector(3 downto 0));
END mux anod afisor;
ARCHITECTURE arh mux anod OF mux anod afisor IS
BEGIN
 process(sel)
  begin
    case sel is
     when "00" => output <= "0001";
     when "01" => output <= "0010";
     when "10" => output <= "0100";
     when others => output <= "1000";</pre>
    end case;
  end process;
END arh_mux_anod;
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY mux cifra afisor IS
  PORT (inputo, input1, input2, input3: in std logic vector(3 downto 0);
    sel: in std logic vector(1 downto 0);
     output : out std logic vector(3 downto 0));
END mux cifra afisor;
ARCHITECTURE arh mux cifra OF mux cifra afisor IS
BEGIN
  process(sel, input0, input1, input2, input3)
  begin
    case sel is
     when "00" => output <= inputo;
     when "01" => output <= input1;
     when "10" => output <= input2;
     when others => output <= input3;
    end case:
  end process;
END arh mux cifra;
```

```
LIBRARY ieee:
USE ieee.std logic 1164.all;
ENTITY dcd hexa 7seg afisor IS
  PORT (input : in std_logic_vector(3 downto 0);
     output : out std logic vector(6 downto 0));
END dcd_hexa_7seg_afisor;
ARCHITECTURE arh_7seg OF dcd_hexa_7seg_afisor IS
BEGIN
 output <= "1111110" when input = x"0" else
        "0110000" when input = x"1" else
       "1101101" when input = x"2" else
       "1111001" when input = x"3" else
       "0110011" when input = x"4" else
       "1011011" when input = x"5" else
       "1011111" when input = x"6" else
       "1110000" when input = x"7" else
       "1111111" when input = x"8" else
       "1111011" when input = x"9" else
       "1110111" when input = x"A" else
       "0011111" when input = x"B" else
       "1001110" when input = x"C" else
       "0111101" when input = x"D" else
       "1001111" when input = x"E" else
       "1000111" when input = x"F";
END arh 7seg;
```

• Poartă SAU pe 12 biți:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY SAU_12Biti IS
PORT (Input1, Input2: in std_logic_vector(11 downto 0);
Output: out std_logic_vector(11 downto 0));
END SAU_12Biti;

ARCHITECTURE TypeArchitecture OF SAU_12Biti IS
BEGIN
Output<=Input1 or Input2;
END TypeArchitecture;
```

• Poartă SAU pe 1 bit:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY SAU_1Bit IS
PORT (Input1, Input2: in std_logic;
Output: out std_logic);
END SAU_1Bit;

ARCHITECTURE TypeArchitecture OF SAU_1Bit IS
BEGIN

Output<=Input1 or Input2;
END TypeArchitecture;
```


• Poartă NOT pe 1 bit:


```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY not1 IS
PORT (input: in std_logic;
output: out std_logic);
END not1;


ARCHITECTURE TypeArchitecture OF not1 IS
BEGIN
output<=not input;
END TypeArchitecture;
```


# Instrucțiuni de intreținere și utilizare:











# Justificarea soluției alese:

Am ales aceasta soluție de implementare în concordanță cu adevărata utilizare a unui automat bancar, operațiile efectuate fiind printre cele existente în realitate, reușind însă simplificarea lor.

Pentru "interogare sold", varianta utilizată asigură afișarea sumei de bani din RAM-ul pentru solduri, pe baza adresei la care s-a identificat PIN-ul introdus.

Operația de "retragere numerar" necesită introducerea unei sume de către utilizator, care va fi comparată cu suma de care acesta dispune în cont (tot pe baza PIN-ului), apoi se va efectua scăderea, daca solicitantul dispune de fonduri suficiente și daca exista destule bancnote. La acest pas se scade suma dorita pe baza principiului "greedy", împrumutat din programarea software, evitând-se astfel compararea exhaustiva.

La "depunere numerar", operațiunea are loc asemănător cu cea descrisă anterior pentru retragere, singura diferență fiind că se va adauga în cont suma introdusă de către utilizator. Aceasta soluție nu necesita operații dificile.

Pentru operațiunea de "schimbare PIN", se așteaptă introducerea unui nou cod, după care acesta se compară cu toate codurile existente în memoria automatului. Daca PIN-ul nu exista, acesta se va memora la adresa curentă.

După finalizarea oricărei din cele patru operații prezentate mai sus, bancomatul are capacitatea de a efectua o alta operație, iar, daca se dorește introducerea unui alt card (identificat după alt cod PIN), automatul are capacitatea de a se reseta.

Astfel, prin abordările prezentate anterior, consideram ca soluția noastră este simplu de înțeles si utilizat, fiind și destul de eficienta.

## Posibilități de dezvoltare ulterioare:

La momentul actual, automatul bancar dispune de patru operațiuni de bază, existând posibilitatea ca funcționalitățile să se extindă.

Spre exemplu, ar putea fi adăugată opțiunea de "transfer suma", ce ar necesita atât introducerea contului unde se dorește transferul (care duce la apăriția necesității unei alte memorii RAM, unde să fie stocate conturile), cât și a sumei de transferat.

O alta modalitate de dezvoltare ar fi opțiunea de schimb valutar, ce necesită extinderea memoriei RAM (pentru a reține soldul în lei și în alta valută, să zicem euro), cât și introducerea și memorarea cursului valutar după care se va face transferul.

În ceea ce privește interacțiunea utilizator-automat, ar putea fi aduse îmbunătățiri la operațiunea de "retragere numerar", pentru ca aceasta nu se efectuează corect atunci când se solicită o suma formatată dintr-o sumă de bancnote care ar forma o bancnotă de sine stătătoare (de exemplu, atunci când se solicită două bancnote de 50 în loc de una de 100). În cazul prezentat, conform euristicii implementate la metoda greedy, nu există posibilitatea de a introduce astfel de sume, ci doar bancnote de sine stătătoare (chiar dacă s-ar fi putut forma dintr-o sumă).

Astfel, o îmbunătățire ulterioara ar fi tratarea acestor cazuri fie prin schimbarea strategiei de calcul, fie prin modificarea modalității de introducere a bancnotelor.

# **Bibliografie:**

- The Bancomat problem: an example of resource allocation in a partitionable asynchronous system( PII: S0304-3975(01)00398-X (sciencedirectassets.com) )
- Hayne, R. (2007, June), Vhdl Projects To Reinforce Computer Architecture Classroom Instruction Paper presented at 2007 Annual Conference & Exposition, Honolulu, Hawaii. 10.18260/1-2—1676 (<a href="https://peer.asee.org/vhdl-projects-to-reinforce-computer-architecture-classroom-instruction.pdf">https://peer.asee.org/vhdl-projects-to-reinforce-computer-architecture-classroom-instruction.pdf</a>)
- Automated Planning for Ubiquitous Computing (<a href="Mailto:CSUR4904-63">CSUR4904-63</a> (<a href="rug.nl">rug.nl</a>)