Procesor MIPS single-cycle

Cotei Ruxandra-Maria Grupa 30228 Universitatea Tehnica din Cluj-Napoca

Cuprins:

Cuprins:	2
Instrucțiuni:	
Tabel cu semnalele de control:	
Cerița problemei:	5
Descrierea funcționării:	6
Posibilități de dezvoltare ulterioară:	6
Probleme întâmpinate:	6
Schema detaliată:	7
Codul C:	7
Codul RTL:	8

Instrucțiuni:

```
Instructioni pentru MiPS 32
 add $d $s $t
 $d < $A+$t (PC < PC+H)
 000000 DDDD # ### ddddd 00000 100000
add $5 $2 $1 => 000000 00010 00001 00000 00000 100000
sule $d $s st
sd ← $1 - $t
 000000 sssss till ddddd 00000 100010
 sule $4 $9$7 => 000000 01001 00111 00100 00000 100010
 All sd st h
sd ←st cch
 000000 00000 Hett ddddd hlihhh 00000
All $5 $3 4 => 000000 00011 00101 00100 00000 000000
Alr sd st h
$d & $t >> h
000000 00000 litt ddddd hhhhh 000010
Nr $3$2 7 => 000000 00000 00010 00011 00011 000000
4d € $1 2 $L
000000 mon titt doddd 00000 100100
and $1 $2 $3 => , 000000 00010 00011 00001 00000 100100
or $d $1 st
9d 6 $ 1 1 st
000000 sossa HHH doddd 00000 100AOA
on $3 $ h $5 => 000000 00100 00101 00011 00000 100101
```

addi stss imm \$ t = 9M SE (imm) iiii tith arra 000100 addi 13 \$4 9 => 001000 00100 00011 0. 01001 Iw st offset (\$1) St = MEM[\$A + SE(offset)] 100011 DAVA HATA 00:-0 lw \$7, 11 (\$4) => 100011 00100 00111 0...01011 sw \$t, offset for MEM (\$1) + OFF SE (offset)] Eth 101 0M ADDON HATH 60.00 DW \$5, 8(\$3) => NONONN DOOMN DOION 0 -- ONDON beg \$1 \$t offset if \$5 = \$t then PC=(PC+4) + (SE (offset) CC2)
else PC=(PC+4) 0.00 DHI was 001000 leg \$5 \$6 8 =1 200,000 00,00, 00,000 0. 0,000 andi \$1 \$1 imm \$t = \$ D - R ZE (imm) in the adda conoon semel lenez \$1, offset if \$ \$ \$ \$ 0 then $PC \leftarrow (PC + u) + (SE(offset)cc2)$ else $PC \leftarrow PC + u$ 00000 AMAA 800-0 ... 0 if \$ > > t then pc = (pc+n) + (FE (offset) < c2) 00 00 Hith max MA000 j addr BC=(PC+4)(31:28] 11 (adol/cc2) 000010 aa ...a 31 =) 000010 0... OANAA

Tabel cu semnalele de control:

Instr	Reg Dst	Reg Write	ALU Src	Ext Op	ALU Op	Mem Write	MemTo Reg	Branch	Jump	Alu Ctrl	Branch	Branch Not Equal	Branch Greater
												Zero	
Bnez	0	0	0	1	011	0	0	0	0	001	X	1	X
Bg	0	0	1	1	011	0	0	0	0	001	X	X	1
Beq	0	0	0	1	011	0	0	0	0	000	1	X	X
Sub	1	1	0	0	000	0	0	0	0	001	X	X	X
Andi	0	1	1	0	010	0	0	0	0	000	X	X	X
Lw	0	1	1	1	001	0	1	0	0	000	X	X	X
Sw	0	0	1	1	001	1	0	0	0	000	X	X	X
j	0	0	0	0	000	0	0	0	1	XXX	X	X	X

Cerița problemei:

Să se determine valoarea pară maximă dintr-un șir de N numere stocate în memorie începând cu adresa A ($A \ge 12$). A și N se citesc de la adresele 0, respective 4. Rezultatul se va scrie în memorie la adresa 8. (problema 12 din anexa 7).

Descrierea funcționării:

- 1. Se declară o variabilă întreagă Max și se inițializează cu prima valoare din vectorul v.
- 2. Programul intră într-o buclă for care parcurge fiecare element al vectorului v.
- 3. În interiorul buclei, se verifică dacă elementul curent al vectorului v este par sau nu. Pentru a face aceasta, se utilizează operatorul bit cu bit & între valoarea curentă v [i] și 1 (v [i] & 1). Dacă rezultatul este zero, înseamnă că ultimul bit al lui v [i] este zero, ceea ce înseamnă că v [i] este un număr par.
- 4. În continuare, se verifică dacă elementul curent este mai mare decât valoarea maximă (Max) găsită până acum. Dacă da, valoarea lui Max este actualizată cu valoarea curentă v [i].
- 5. La final, se memorează valoarea maximă găsită la adresa 8.

Posibilități de dezvoltare ulterioară:

Deși proiectul a fost dezvoltat conform specificațiilor și cerințelor stabilite, este important de menționat că nu am avut încă oportunitatea de a testa design-ul pe o placă hardware dedicată. Testarea pe placă hardware este un pas esențial pentru validarea funcționalității și performanței în mediul real.


Având în vedere complexitatea și importanța proiectului, recomandăm efectuarea testelor pe placă hardware pentru a confirma corectitudinea și stabilitatea design-ului în condiții reale de utilizare, deși principial ar trebui să funcționeze.

Probleme întâmpinate:

În timpul procesului de dezvoltare, am întâmpinat anumite dificultăți în abordarea problemei și în redactarea codului necesar. În special, am constatat că definirea unei strategii logice adecvate și transpunerea acesteia în cod VHDL a reprezentat o provocare majoră. Lipsa experienței anterioare în proiectarea de procesoare și în gândirea logică asociată acestei domenii a amplificat aceste dificultăți.

Am întâmpinat dificultăți și în înțelegerea și aplicarea corectă a conceptelor de proiectare hardware. Aceste provocări m-au determinat să acordăm o atenție sporită documentației și resurselor disponibile pentru a ne perfecționa cunoștințele și abilitățile în acest domeniu. Cu toate acestea, am învățat din aceste experiențe și am dobândit o mai mare înțelegere a procesului de dezvoltare hardware, contribuind astfel la creșterea nivelului nostru de competență și la îmbunătățirea abilităților noastre în domeniul proiectării de procesoare.

Schema detaliată:



Codul C:

Codul RTL: