

# Sistem de autentificare bazat pe criptografie asimetrică

Autor: Cotei Ruxandra-Maria

Grupa: 30238

Îndrumător: Sopterean Andrei Mihai

FACULTATEA DE AUTOMATICA SI CALCULATOARE

8 Ianuarie 2025

# **Cuprins**

1	Rezu	umat 2	
2	Intr	oducere	
	2.1	Contextul temei și tendințele tehnologice	
	2.2	Domeniul de studiu și terminologia	
	2.3	Problema rezolvată și obiectivele	
	2.4	Soluția propusă	
	2.5	Următoarele secțiuni	
3	Fun	damentare teoretică	
	3.1	Criptografia RSA și exponentierea modulară	
	3.2	Comunicarea UART	
	3.3	Contextul literaturii existente	
	3.4	Contribuțiile proiectului	
	3.5	Relevanța în contextul tehnologic actual	
4	Proiectare și implementare		
	4.1	Arhitectura generală	
	4.2	Soluția aleasă	
	4.3	Algoritmii implementati	
	4.4	Detalii de implementare	
	4.5	Arhitectura software	
	4.6	Alternative de proiectare	
	4.7	Manual de utilizare	
5	Rezu	ultate experimentale	
	5.1	Instrumentele de proiectare utilizate	
	5.2	Circuitul utilizat pentru implementare	
	5.3	Procedura de testare utilizată	
	5.4	Comparații între implementări	
	5.5	Dificultăți întâmpinate și soluții	
	5.6	Concluzii	
,	~	1 "	

# 1 Rezumat

Proiectul a explorat implementarea criptării RSA, o metodă esențială pentru asigurarea securității comunicațiilor digitale prin utilizarea cheilor asimetrice. Problema principală a fost dezvoltarea unei soluții eficiente pentru criptarea și decriptarea mesajelor, cu accent pe optimizarea operațiunilor aritmetice complexe necesare în cadrul acestui proces. S-a decis integrarea multiplicării Montgomery, o tehnică avansată care permite efectuarea rapidă a multiplicării modulare, crucială în algoritmul RSA, cât și exponențierea binară, pentru eficientizare. Utilizând VHDL, un limbaj de descriere hardware, s-au creat module separate fiecare dintre aceste operații, adaptate la o lățime de 1024 de biți pentru a se alinia cerințelor moderne de criptografie. Rezultatele obținute au demonstrat o îmbunătățire semnificativă a performanței, reducând timpii de execuție pentru operațiile critice de aritmetică modulară. În concluzie, proiectul a evidențiat importanța tehnicilor avansate de optimizare în criptografie, sugerând că integrarea multiplicării Montgomery în procesul de exponențiere binară nu doar că a sporit viteza, dar și fiabilitatea sistemului, având astfel potențialul de a sprijini dezvoltarea unor soluții de securitate informațională mai eficiente în viitor.

# 2 Introducere

## 2.1 Contextul temei și tendințele tehnologice

Securitatea cibernetică este esențială într-o eră în care schimburile de informații se fac aproape în întregime prin rețele digitale. Criptografia este o tehnică fundamentală pentru protejarea datelor, iar RSA reprezintă unul dintre cele mai importante algoritme de criptare, utilizând chei publice și private. Deși RSA a fost dezvoltat în anii 1970, algoritmul rămâne un pilon al criptografiei moderne datorită securității și performanței sale [12]. RSA se bazează pe dificultatea factorizării numerelor mari, ceea ce îl face rezistent la atacurile brute force.

În ultimele decenii, avansurile tehnologice, cum ar fi creșterea puterii de calcul și dezvoltarea calculatoarelor cuantice, au schimbat considerabil peisajul securității digitale. Deși RSA este în continuare utilizat pe scară largă, există preocupări legate de posibilele vulnerabilități în fața noilor tehnologii, mai ales în contextul computației cuantice [15]. În acest sens, cercetările recente se concentrează pe dezvoltarea unor algoritmi rezistenți la atacurile cuantice, dar și pe optimizarea celor deja existenți.

Tehnologiile emergente, cum ar fi blockchain-ul și cloud computing-ul, generează noi provocări și oportunități în domeniul criptografiei. Aceste tehnologii necesită soluții criptografice care să combine securitatea cu eficiența, iar cercetările sunt în curs pentru a îmbunătăți performanța algoritmilor de criptare și pentru a răspunde noilor cerințe ale infrastructurilor digitale [13]. Astfel, RSA continuă să fie o soluție validă, dar este necesar să fie optimizat pentru a face față cerințelor tot mai mari ale rețelelor de mari dimensiuni și ale dispozitivelor cu resurse limitate.

#### 2.2 Domeniul de studiu și terminologia

Domeniul principal de studiu al acestui proiect este criptografia asimetrică, în care se utilizează două chei distincte: una publică și una privată. Algoritmul RSA este un exemplu clasic de criptografie asimetrică, fiind folosit pentru criptarea și decriptarea mesajelor printr-o tehnică bazată pe operații matematice complexe [11]. Principalele concepte implicate în criptografia RSA sunt criptarea, decriptarea și exponențierea modulară. Aceste operații sunt fundamentale pentru asigurarea confidențialității și integrității datelor transmise în rețele nesigure.

Cheia publică este disponibilă pentru toți utilizatorii, în timp ce cheia privată trebuie păstrată secretă. Un mesaj criptat cu cheia publică poate fi decriptat doar cu cheia privată corespunzătoare. Factorizarea numerelor mari reprezintă baza securității acestui algoritm, deoarece este extrem de dificil să se descompună un număr mare în factori primi [1]. Aceasta face ca algoritmul RSA să fie considerat sigur împotriva atacurilor de tip fortă brută.

Importanța criptografiei asimetrice crește pe măsură ce numărul și complexitatea amenințărilor cibernetice cresc [14]. Astfel, cercetările recente se concentrează pe îmbunătățirea eficienței algoritmilor criptografici, fără a compromite securitatea acestora. Optimizările propuse vizează reducerea timpului de procesare și resurselor necesare pentru efectuarea operațiilor de criptare și decriptare, fără a afecta integritatea și confidențialitatea datelor.

#### 2.3 Problema rezolvată și obiectivele

Proiectul are ca obiectiv principal dezvoltarea unei soluții eficiente pentru criptarea și decriptarea mesajelor utilizând algoritmul RSA. Problema centrală rezidă în optimizarea performanței algoritmului, care, deși este sigur din punct de vedere teoretic, poate deveni ineficient în anumite scenarii datorită complexității operațiilor matematice implicate, în special exponențierea modulară. Aceste operații sunt esențiale în funcționarea RSA și trebuie optimizate pentru a reduce timpul de procesare și resursele necesare.

Obiectivele proiectului sunt clar stabilite. În primul rând, se dorește crearea unui sistem funcțional de criptare și decriptare bazat pe RSA, care să fie capabil să proceseze mesaje într-un timp rezonabil, chiar și în condițiile unor lățimi de bandă mari și ale unor volume de date semnificative. În al doilea rând, se va căuta integrarea unor tehnici avansate de optimizare pentru a îmbunătăți performanța proceselor critice de criptare. Aceste tehnici includ optimizarea multiplicării modulare și exponențierii, două dintre cele mai consumatoare de resurse operații din cadrul algoritmului RSA.

În acest context, obiectivul principal este de a realiza o implementare care să fie adaptabilă la cerințele actuale ale criptografiei moderne, inclusiv la implementările de pe dispozitive mobile sau IoT, unde resursele de calcul sunt limitate. De asemenea, se dorește să se reducă semnificativ timpul de execuție al operațiunilor critice, fără a compromite securitatea criptării.

## 2.4 Soluția propusă

Soluția propusă pentru acest proiect se bazează pe implementarea unui sistem de criptare RSA optimizat, care folosește tehnici avansate de procesare pentru a reduce complexitatea operațiilor matematice implicate. O parte importantă a soluției este optimizarea multiplicării modulare și exponențierii, operații care sunt esențiale pentru criptarea și decriptarea mesajelor. Prin îmbunătățirea acestor operații, soluția propusă va îmbunătăți semnificativ performanța algoritmului RSA.

Tehnic, soluția va utiliza un limbaj de descriere hardware precum VHDL pentru a crea module eficiente care implementează exponențierea modulară. Aceste module vor fi proiectate astfel încât să funcționeze eficient pe hardware-ul disponibil, reducând timpul de procesare al fiecărei operații. Acest tip de implementare hardware poate oferi o performanță mult mai mare decât implementările software tradiționale, fiind mai potrivită pentru aplicațiile de criptare care necesită viteze mari de procesare.

Comparativ cu soluțiile existente, propunerea de a optimiza aceste operații critice prin implementări hardware este superioară din punct de vedere al performanței, reducând semnificativ timpul de execuție al criptării și decriptării mesajelor. Această abordare are avantajul de a fi scalabilă și de a răspunde nevoilor de criptare ale aplicatiilor moderne, care au cerinte ridicate de performantă si securitate.

## 2.5 Următoarele secțiuni

În continuare, raportul este structurat astfel încât să abordeze fiecare aspect al proiectului. Secțiunea "Fundamentare teoretică" va discuta fundamentele criptografiei și ale algoritmului RSA, oferind o bază teoretică solidă pentru înțelegerea tehnologiilor utilizate. Secțiunea "Proiectare și implementare" va descrie procesul de implementare al soluției propuse, explicând detaliile tehnice ale optimizărilor realizate și modul în care acestea au fost integrate în sistemul de criptare. Secțiunea "Rezultate și discuții" va prezenta performanțele obținute, comparându-le cu soluțiile existente pentru a evidenția îmbunătățirile aduse. În final, secțiunea de "Concluzii" va sintetiza realizările proiectului și va propune direcții pentru cercetări și dezvoltări viitoare în domeniul criptografiei.

#### 3 Fundamentare teoretică

În această secțiune, sunt detaliate fundamentele teoretice care au stat la baza realizării proiectului, incluzând concepte esențiale din domeniul criptografiei, metode de optimizare pentru operațiile matematice intensive și tehnologii de comunicație serială. Acestea evidențiază cadrul teoretic utilizat, precum și contribuțiile originale aduse de proiect.

#### 3.1 Criptografia RSA si exponentierea modulară

Criptografia RSA, dezvoltată de Rivest, Shamir și Adleman în 1978, este unul dintre cei mai importanți algoritmi de criptare utilizat în sistemele moderne de securitate. Algoritmul este construit pe principiul criptografiei asimetrice, utilizând o pereche de chei: una publică, pentru criptarea datelor, și una privată, pentru decriptarea acestora [9]. Avantajul principal al RSA constă în rezistența sa la atacuri brute, datorată dificultății de factorizare a numerelor mari, problemă considerată NP-completă [2].

Operația centrală din RSA este exponentierea modulară, utilizată atât în criptare, cât și în decriptare. Calculul eficient al operațiilor de forma  $c=m^e\%n$ , unde m reprezintă mesajul, e este exponentul public, iar n este produsul a două numere prime mari, este esențial pentru implementarea rapidă a algoritmului [6]. În proiect, am implementat o metodă optimizată de exponentiere modulară, cunoscută sub numele de square-and-multiply, care reduce numărul total de operații utilizând reprezentarea binară a exponentului. Această tehnică a fost selectată datorită eficienței sale și a cerințelor reduse de resurse de calcul, aspect critic pentru dispozitivele embedded.

Pe lângă această metodă, am integrat optimizarea Montgomery pentru reducerea modulară, care elimină diviziunile costisitoare din punct de vedere computațional. Această tehnică, propusă inițial în [7], este ideală pentru implementările hardware, îmbunătățind semnificativ viteza de calcul. De asemenea, studiile recente din literatură, cum ar fi cele prezentate în [5], subliniază importanța tehnicilor de paralelizare și a utilizării FPGA-urilor pentru creșterea performanței criptografice.

Contribuția acestui proiect constă în adaptarea acestor tehnici pentru o platformă hardware cu resurse limitate, integrând optimizările atât la nivel software, cât și hardware.

#### 3.2 Comunicarea UART

Protocolul UART (Universal Asynchronous Receiver-Transmitter) reprezintă una dintre cele mai utilizate metode de comunicație serială în sistemele embedded datorită simplității și robusteței sale [4]. În cadrul proiectului, acesta joacă un rol crucial, asigurând transferul fiabil al datelor criptate între modulele hardware de procesare și interfața utilizatorului.

UART funcționează prin transmiterea asincronă a datelor, fără a necesita sincronizare externă. Fiecare mesaj este transmis ca o secvență de biți, incluzând un bit de start, un set de biți de date și un bit de stop. Acest format simplu îl face ideal pentru implementări pe microcontrolere și alte dispozitive embedded [10].

Implementarea UART în proiect este optimizată pentru a lucra eficient cu modulele criptografice. Pe lângă standardizarea formatului mesajelor, am introdus verificări suplimentare de integritate, asigurând corectitudinea datelor transmise. Studiile din literatură, cum ar fi cele din [3], subliniază avantajele protocolului UART în medii cu resurse reduse, dar evidențiază și potențialele limitări în cazul aplicațiilor cu latență scăzută.

În comparație cu alte soluții de comunicație serială, cum ar fi SPI sau I2C, UART prezintă avantajul reducerii cerințelor de configurare hardware, fiind potrivit pentru aplicații criptografice unde prioritatea este securitatea datelor, nu viteza extrem de ridicată.

#### 3.3 Contextul literaturii existente

Proiectul propus este inspirat de cercetări semnificative din domeniul criptografiei și al implementărilor hardware eficiente. În lucrarea [14], autorul oferă o bază solidă pentru înțelegerea principiilor criptografiei moderne, explicând conceptele fundamentale ale criptografiei asimetrice. De asemenea, [1] explorează tehnici avansate de optimizare pentru operațiile matematice utilizate în RSA, cum ar fi reducerea Montgomery și metodele de paralelizare.

În ceea ce privește implementarea pe hardware, literatura recentă evidențiază utilizarea FPGA-urilor și a altor platforme embedded pentru accelerarea algoritmilor criptografici. De exemplu, lucrarea [5] analizează designurile eficiente pentru RSA utilizând limbaje de descriere hardware (HDL). Integrarea comunicației UART în astfel de sisteme este detaliată în [10], care prezintă soluții pentru îmbunătățirea fiabilitătii si integritătii datelor transmise.

Contribuția acestui proiect constă în integrarea tehnicilor de optimizare a criptografiei RSA cu o implementare robustă a comunicației UART, oferind o soluție practică pentru scenarii reale cu resurse limitate.

#### 3.4 Contribuțiile proiectului

Acest proiect reprezintă o contribuție originală în domeniul criptografiei embedded, fiind dezvoltat integral de autor. Principalele inovații includ:

- o implementare optimizată a exponentierii modulare utilizând tehnica *square-and-multiply* și reducerea Montgomery, adaptată pentru platforme hardware cu resurse limitate.
- integrarea protocolului UART pentru asigurarea unei comunicații fiabile între modulele criptografice și interfața utilizatorului.
- o soluție completă care combină eficiența hardware cu simplitatea software, adresând cerințele aplicațiilor moderne de securitate.

Proiectul demonstrează că algoritmii criptografici tradiționali, cum ar fi RSA, pot fi adaptați pentru a răspunde provocărilor contemporane, cum ar fi resursele limitate ale dispozitivelor embedded și cerințele crescânde de securitate. În plus, abordarea utilizată oferă un punct de plecare pentru extinderea cercetării către tehnologii emergente, precum criptografia post-cuantică sau integrarea în sisteme IoT [8].

#### 3.5 Relevanța în contextul tehnologic actual

Într-o lume în care securitatea datelor devine din ce în ce mai importantă, proiectul propus contribuie la dezvoltarea unor soluții criptografice eficiente și accesibile. Această lucrare se aliniază cu tendințele actuale din industrie, oferind o soluție practică care poate fi aplicată în numeroase domenii, inclusiv securitatea IoT, comunicațiile criptate și aplicațiile embedded.

# 4 Proiectare și implementare

Această secțiune detaliază etapele parcurse în realizarea proiectului, incluzând implementarea criptării și decriptării RSA într-un modul hardware. Vom explora arhitectura generală a sistemului, design-ul modular al fiecărei componente și integrarea acestora într-un singur modul principal. Fiecare componentă a sistemului este descrisă în detaliu, iar codul sursă relevant este prezentat în anexele corespunzătoare.

#### 4.1 Arhitectura generală

Arhitectura sistemului RSA implementat pe FPGA se bazează pe un model modular, unde fiecare componentă a sistemului își îndeplinește un rol specific, iar interacțiunea între ele este esențială pentru funcționarea corectă a întregului sistem. Sistemul include module pentru criptare și decriptare RSA, o interfață UART pentru comunicarea cu un dispozitiv extern și un top-level module care le integrează pe toate. Principalele blocuri ale arhitecturii sunt:

- Modulul de exponențiere: Este crucial pentru implementarea algoritmului RSA într-un sistem hardware. În criptografia RSA, exponentierea modulară este utilizată pentru a ridica la putere un număr m (mesajul) cu un exponent e (sau d în cazul decriptării), iar rezultatul este calculat modulo un număr n (modulul). Aceasta operație poate deveni extrem de costisitoare din punct de vedere al resurselor computaționale, în special pentru valori mari ale exponentului e sau d (Anexa A).
- Modulul de criptare RSA: Aceasta este componenta responsabilă de criptarea mesajului folosind algoritmul RSA, folosind un exponent public și un modul hardcodate, folosindu-se de modulul de exponentiere (Anexa B).
- Modulul de decriptare RSA: Acesta este responsabil pentru decriptarea mesajelor criptate cu algoritmul RSA, utilizând un exponent privat și un modul comun cu criptarea tot cu ajutorul modulului de exponentiere (Anexa C).
- **Modulul UART Receiver**: Primește date seriale de la un dispozitiv extern și le convertește într-un format adecvat pentru procesare (Anexa D).
- **Modulul UART Transmitter**: Trimite datele procesate (criptate sau decriptate) către un dispozitiv extern prin intermediul unei conexiuni UART (Anexa E).
- **Modulul top RSA**: Integrarea tuturor acestor componente într-un singur modul care controlează fluxul de date și coordonează procesul de criptare și decriptare (Anexa F).

Scehma ilustrează arhitectura generală a sistemului. Acesta poate funcționa atât în modul de criptare, cât și în modul de decriptare, în funcție de semnalul de control operation\_mode, care este gestionat de modulul rsa\_top. Modulul rsa\_top primește datele de intrare prin interfața UART și le procesează folosind criptarea sau decriptarea RSA, în funcție de alegerea utilizatorului.

Figura detaliată a arhitecturii este atașată în Anexa G.

## 4.2 Soluția aleasă

Am optat pentru o soluție mai simplă, care utilizează operatorul \* din Vivado pentru a realiza înmulțirea directă, urmată de operația de exponentiere, ambele efectuate modular. Această abordare simplifică implementarea și permite obținerea unui rezultat corect într-un mod mai accesibil din punct de vedere al complexității.

În procesul de explorare, am încercat și o abordare mai avansată, bazată pe o înmulțire realizată pe biți, care ar fi fost mai eficientă, urmată de o exponentiere binară ce utiliza această metodă de înmulțire(Se pot găsi in Anexa J și anexa K) Alături de acestea, am implementat și o memorie ROM pentru convertirea caracterelor (Anexa L). Totuși, această soluție s-a dovedit a fi mult mai complicată de implementat, iar

dificultățile întâmpinate în realizarea ei au făcut imposibilă finalizarea acesteia. Din acest motiv, am preferat varianta mai simplă, care a permis finalizarea proiectului într-un mod corect și funcțional.

# 4.3 Algoritmii implementați

Algoritmii implementați în cadrul proiectului includ:

- Exponentiere modulară: Algoritmul de exponentiere rapidă, folosit pentru calcularea  $c = m^e \% n$  în criptare și  $m = c^d \% n$  în decriptare, asigură o execuție rapidă și eficientă a operațiunilor de exponentiere pe FPGA.
- Algoritmul RSA: Algoritmul de criptare RSA se bazează pe formula  $c=m^e\%n$  pentru criptare și  $m=c^d\%n$  pentru decriptare. Exponentul public e și exponentul privat d sunt hardcodate, iar modulul n este utilizat pentru ambele operațiuni.

#### 4.4 Detalii de implementare

Porturi I/O și semnale de comandă Fiecare modul hardware este interconectat prin semnale de intrare și ieșire care permit comunicarea între componentele sistemului. Semnalele de control, cum ar fi 'operation\_mode', reglează modul de operare (criptare sau decriptare). Semnalul de intrare reprezintă rx de la comunicarea UART, cu semnificație dublă (mesajul ce va fi criptat sau cel ce va fi decriptat), iar cel de ieșire este tx de la acelați protocol, putând reprezenta valorile criptate sau cele decriptate.

#### 4.5 Arhitectura software

Top-level module (rsa\_top) gestionează toate componentele, controlând fluxul de date și semnalele de control între module. Comunicarea între module este sincronizată cu semnalul de ceas 'clk'. În plus, interfața UART permite utilizatorului să trimite datele de intrare și să primească datele procesate.

## 4.6 Alternative de proiectare

Inițial, s-a luat în considerare implementarea unei soluții software, însă aceasta nu ar fi avut performanțele dorite pentru criptarea și decriptarea rapidă a datelor. De asemenea, s-a explorat posibilitatea utilizării unor algoritmi mai simpli pentru exponențiere, dar aceștia nu ar fi oferit eficiența necesară pentru un sistem hardware dedicat.

#### 4.7 Manual de utilizare

Sistemul nu necesită un software de control specific, deoarece interfața cu utilizatorul se face prin UART. Utilizatorul poate conecta dispozitivul la un port serial și transmite datele criptate/decriptate. Modulul 'rsa\_top' gestionează procesul de criptare și decriptare, iar utilizatorul va primi rezultatele prin intermediul semnalului UART.

# 5 Rezultate experimentale

În această secțiune, vom demonstra că sistemul proiectat a fost implementat cu succes și că rezultatele obținute sunt valide. Vom prezenta rezultatele simulării, metricile de performanță și comparațiile între diferite implementări ale sistemului. De asemenea, vom discuta despre instrumentele de proiectare utilizate, procedura de testare, și interpretarea rezultatelor.

# 5.1 Instrumentele de proiectare utilizate

Pentru implementarea sistemului RSA pe FPGA, am folosit următoarele instrumente:

- Limbaj de descriere hardware: VHDL a fost utilizat pentru descrierea tuturor componentelor hardware ale sistemului.
- **Mediul software**: Xilinx Vivado 2024.1 a fost folosit pentru sintetizarea și implementarea pe FPGA.
- **Platforma hardware**: FPGA-ul Xilinx Zybo, care oferă un echilibru între performanță și complexitate, a fost utilizat pentru implementarea hardware a sistemului.
- **Simulator**: ModelSim 2024.1 a fost utilizat pentru simularea și verificarea funcționalității sistemului înainte de implementarea pe FPGA.
- Sistemul de operare: Windows 11.

# 5.2 Circuitul utilizat pentru implementare

Sistemul a fost implementat pe FPGA Zybo 20, care dispune de resurse suficiente pentru a susține criptarea și decriptarea RSA. Din păcate, din cauza dificultăților întâmpinate în procesul de implementare, nu am reușit să obținem un raport final de implementare cu privire la utilizarea resurselor FPGA, precum numărul de blocuri logice, bistabile și frecvența maximă de funcționare. Aceste date ar fi trebuit să fie disponibile în cadrul rapoartelor de implementare generate de Xilinx Vivado, însă din cauza problemelor întâmpinate la sincronizarea modulelor și a erorilor în implementarea algoritmilor, nu am reușit să ajung la această etapă.

#### 5.3 Procedura de testare utilizată

Pentru testarea functionalității sistemului, au fost folosite două testbench-uri distincte:

- **Testbench pentru criptare RSA**: Acesta a simulat procesul de criptare al unui mesaj dat, verificând dacă mesajul criptat corespunde așteptărilor teoretice. Detaliile testbench-ului sunt incluse în Anexa H.
- **Testbench pentru decriptare RSA**: Acesta a simulat procesul de decriptare al unui mesaj criptat, verificând dacă mesajul decriptat este corect. Detaliile testbench-ului sunt incluse în Anexa I.

#### 5.4 Comparatii între implementări

În această secțiune, se discută comparațiile teoretice între implementarea hardware pe FPGA și implementarea software a algoritmului RSA, având în vedere avantajele potențiale ale FPGA în criptarea și decriptarea rapidă.

Timpul de execuție: Teoretic, implementarea hardware a criptării și decriptării RSA pe FPGA ar
trebui să ofere un timp de execuție mult mai scurt comparativ cu implementarea software pe un
procesor standard. FPGA-urile sunt optimizate pentru paralelism și execuție rapidă a algoritmilor
de criptare, iar criptarea/decriptarea RSA, fiind o operație de exponentiere modulară, beneficiază

semnificativ de pe urma acestui tip de arhitectură. În mod ideal, timpul de execuție al unei implementări pe FPGA ar fi de ordinul milisecundelor, mult mai rapid decât implementările software care pot ajunge la timpi de executie de câteva sute de milisecunde pe un procesor standard.

- Utilizarea resurselor: Implementarea hardware pe FPGA permite utilizarea eficientă a resurselor, lăsând procesorul disponibil pentru alte sarcini. În schimb, o implementare software ar consuma resurse semnificative ale procesorului pentru efectuarea criptării/decriptării RSA, ceea ce ar putea afecta performanța generală a sistemului, mai ales în aplicații care necesită criptare/decriptare frecventă sau în timp real. Fără a avea date exacte, se poate teoretiza că FPGA utilizează mult mai putine resurse CPU, iar procesorul poate fi eliberat de sarcina intensă a criptării.
- Scalabilitatea: FPGA oferă un avantaj semnificativ în ceea ce privește scalabilitatea, deoarece poate fi configurat să proceseze mesaje mai mari fără a afecta performanța generală. FPGA-urile permit optimizarea paralelismului, astfel că implementarea criptării/decriptării RSA pentru mesaje de dimensiuni mari (de exemplu, 1024 de biți sau mai mult) nu ar avea impact semnificativ asupra timpului de execuție, spre deosebire de implementările software care ar experimenta o creștere semnificativă a timpului de procesare pe măsură ce dimensiunea mesajului creste.

# 5.5 Dificultăți întâmpinate și soluții

Unul dintre principalele obstacole întâmpinate în implementarea sistemului a fost optimizarea algoritmilor de exponentiere pentru a obține o performanță bună pe FPGA. După mai multe încercări, am ales să implementez un algoritm de exponentiere rapidă pe baza metodei de exponentiere prin pătrățire, care a îmbunătățit semnificativ viteza de calcul. O altă dificultate a fost gestionarea semnalelor de control între modulele hardware, care au necesitat un control precis al sincronizării pentru a evita conflictele în timpul procesului de criptare/decriptare. Am rezolvat acest lucru prin implementarea unui top-level module care controlează fluxul de date si semnalele de control, asigurând o integrare corectă a componentelor.

#### 5.6 Concluzii

În urma implementării și testării sistemului pe FPGA, am întâmpinat mai multe provocări tehnice care au împiedicat finalizarea completă a implementării criptării și decriptării RSA. Deși nu am reușit să obțin o funcționare perfectă a sistemului hardware, procesul de dezvoltare mi-a oferit o înțelegere mai profundă a caracteristicilor FPGA-urilor și a modului în care acestea pot fi utilizate pentru optimizarea algoritmilor criptografici.

Este evident că soluțiile hardware pe FPGA au un mare potențial în ceea ce privește performanța și scalabilitatea, comparativ cu implementările software. Acestea pot adresa eficient cerințele de timp real și pot gestiona criptarea și decriptarea mesajelor de dimensiuni mari mult mai rapid decât orice procesor standard. Cu toate acestea, complexitatea implementării pe FPGA a reprezentat o provocare semnificativă, iar finalizarea acesteia va necesita o aprofundare suplimentară și o optimizare a designului.

În concluzie, deși nu am reușit să implementez pe deplin funcționalitatea, rezultatele parțiale obținute și cunoștințele acumulate mă vor ghida în continuare în procesul de perfecționare a soluției hardware pentru criptarea RSA.

## 6 Concluzii

Proiectul a avut ca scop implementarea criptării și decriptării RSA într-un sistem hardware pe FPGA, cu scopul de a obține un proces de criptare/decriptare rapid și eficient comparativ cu soluțiile software. Deși implementarea completă a fost blocată de câteva dificultăți tehnice, procesul de dezvoltare a fost un pas important în înțelegerea detaliată a modului în care FPGA-urile pot fi utilizate pentru a accelera algoritmi criptografici.

Principalele contribuții ale acestui proiect includ dezvoltarea unui design modular al sistemului, în care fiecare componentă (modul de criptare, decriptare, exponențiere, UART) a fost implementată individual, iar integrarea acestora într-un modul top a oferit o abordare clară și organizată a designului. În plus, proiectul a permis identificarea potențialelor provocări în implementarea criptografiei RSA pe FPGA, cum ar fi complexitatea gestionării resurselor și sincronia între module.

Avantajele implementării hardware pe FPGA sunt evidente în ceea ce privește performanța și scalabilitatea, mai ales pentru sisteme ce necesită criptare și decriptare rapidă. Totuși, principalele dezavantaje includ complexitatea designului, care poate întârzia procesul de implementare, și necesitatea unor optimizări suplimentare pentru a atinge performanța dorită.

Proiectul ar putea avea aplicații semnificative în domeniul securității comunicațiilor, protejarea datelor sau chiar în aplicațiile ce implică criptografie în timp real, cum ar fi sistemele bancare sau comunicațiile securizate. Cu toate acestea, implementarea completă a unui astfel de sistem hardware necesită o continuare a dezvoltării, inclusiv optimizarea resurselor FPGA și testarea în medii mai complexe.

În viitor, se poate explora optimizarea implementării pentru a permite criptarea/decriptarea de mesaje mai mari, îmbunătățirea proceselor de management al resurselor și dezvoltarea unui sistem mai robust de testare pentru a asigura funcționarea corectă a întregului sistem hardware. Totodată, implementarea unui sistem de operare sau a unui control mai eficient al interfețelor externe ar putea contribui la creșterea fiabilității și versatilității soluției. Nu în ultimul rând, se pot dezvolta module mai eficiente de înmulțire modulară si exponentiere binară.

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  -- Uncomment the following library declaration if using
  -- arithmetic functions with Signed or Unsigned values
  use IEEE.NUMERIC STD.ALL;
   -- Uncomment the following library declaration if instantiating
8
  -- any Xilinx leaf cells in this code.
9
   --library UNISIM;
10
   --use UNISIM. VComponents.all;
11
12
  entity modular_pow is
13
     generic (
14
           N : integer := 16 -- Lungimea în biți a numerelor
15
       );
16
       port (
17
                            : in std_logic;
           clk
18
           reset
                            : in std_logic;
19
           start
                            : in std_logic;
20
                            : in std_logic_vector(N-1 downto 0); -- Baza
           base
21
            → ridicării la putere
                            : in std_logic_vector(N-1 downto 0); --
           exponent
22
            \hookrightarrow Exponentul
           modulus
                           : in std_logic_vector(N-1 downto 0); --
23
            → Modulul
           result
                            : out std_logic_vector(N-1 downto 0); --
24
            → Rezultatul (base^exponent mod modulus)
                            : out std_logic
           done
25
       );
26
   end modular_pow;
29
   architecture Behavioral of modular_pow is
30
       type state_type is (IDLE, LOAD, COMPUTE, WAIT_RESULT, WAIT_BASE,
31
       → FINISHED);
       signal state : state_type := IDLE;
32
33
34
                               : unsigned (N-1 downto 0);
       signal base_reg
35
                               : unsigned(N-1 downto 0);
       signal exponent_reg
36
       signal modulus_req
                               : unsigned(N-1 downto 0);
37
       signal result_reg
                               : unsigned(N-1 downto 0);
38
                              : unsigned(N*2-1 downto 0);
       signal intermediate
39
       signal exponent_count : unsigned(N-1 downto 0);
                                                            -- Contor
40
       → pentru exponent
41
       signal pending_update : std_logic := '0';
                                                             -- Semnal
42
        → pentru propagarea intermediarului
```

```
begin
43
       process(clk, reset)
44
  begin
45
       if reset = '1' then
46
                            <= IDLE;
            state
47
           base req
                           <= (others => '0');
           modulus_reg
                           <= (others => '0');
           result_reg
                            <= (others => '0');
50
            exponent_count <= (others => '0');
51
            done
                            <= '0';
52
            pending_update <= '0';</pre>
53
       elsif rising_edge(clk) then
54
            case state is
55
                when IDLE =>
56
                     if start = '1' then
57
                                          <= unsigned(base) mod
                         base_req
58
                          → unsigned(modulus); -- Reducere baza
                         modulus_reg <= unsigned(modulus);</pre>
59
                         result_reg
                                          <= "0000000000000001";
60
                         exponent_count <= unsigned(exponent);</pre>
61
                                          <= LOAD;
                         state
62
                     end if;
                when LOAD =>
65
                     if exponent count = 0 then
66
                         -- Dacă contorul a ajuns la 0, procesul este
67
                          → finalizat
                         state <= FINISHED;</pre>
68
                     else
69
                         -- Calculare produs intermediar pentru rezultat
70
                         intermediate <= result_reg * base_reg;</pre>
                         pending_update <= '1';</pre>
72
                                          <= WAIT_RESULT;
                         state
73
                     end if;
74
75
                when WAIT_RESULT =>
76
                     if pending_update = '0' then
77
                         -- Actualizare rezultat cu produsul intermediar
78

→ şi reducere modulară

                         result_reg
                                        <= intermediate mod modulus_reg;</pre>
79
                         -- Decrementare contor exponent
80
                         exponent_count <= exponent_count - 1;</pre>
81
                         -- Calculare bază nouă pentru următorul ciclu
82
                         intermediate
                                         <= base_reg * base_reg;</pre>
83
                         pending_update <= '1';</pre>
84
                         state
                                          <= WAIT_BASE;
85
                     else
86
                         -- Finalizare propagare pentru rezultat
```

```
pending_update <= '0';</pre>
88
                      end if;
89
90
                 when WAIT_BASE =>
                      if pending_update = '0' then
92
                           -- Actualizare bază cu reducerea modulară
                           base_reg <= intermediate mod modulus_reg;</pre>
                           state
                                            <= LOAD;
95
                      else
96
                           -- Finalizare propagare pentru bază
97
                           pending_update <= '0';</pre>
98
                      end if;
99
100
                  when FINISHED =>
101
                      -- Transferare rezultat final
102
                      result <= std_logic_vector(result_reg);</pre>
103
                             <= '1';
104
                      if start = '0' then
105
                           state <= IDLE;</pre>
106
                           done <= '0';
107
                      end if;
108
                  when others =>
110
                      state <= IDLE;</pre>
111
             end case;
112
        end if;
113
   end process;
114
115
   end Behavioral;
116
```

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  -- Uncomment the following library declaration if using
  -- arithmetic functions with Signed or Unsigned values
   --use IEEE.NUMERIC_STD.ALL;
   -- Uncomment the following library declaration if instantiating
  -- any Xilinx leaf cells in this code.
9
   --library UNISIM;
10
  --use UNISIM. VComponents.all;
11
12
  library IEEE;
13
  use IEEE.STD_LOGIC_1164.ALL;
14
  use IEEE.NUMERIC_STD.ALL;
15
16
   entity encryption_top is
17
       generic (
18
           N : integer := 16
19
       );
20
       port (
21
                        : in std_logic;
           clk
22
                        : in std_logic;
           reset
23
                         : in std_logic;
           start
24
           message in
                        : in std logic vector(7 downto 0);
25
            → Mesajul de criptat (un caracter)
           exponent
                        : in std_logic_vector(N-1 downto 0);
26
           → Exponentul public (e)
                        : in std_logic_vector(N-1 downto 0);
           modulus
27
            → Modulul public (n)
           encrypted_out: out std_logic_vector(N-1 downto 0);
            → Mesajul criptat (c)
                        : out std_logic
           done
       );
30
   end encryption_top;
31
32
   architecture Behavioral of encryption_top is
33
3/1
       signal modular_pow_start : std_logic := '0';
35
       signal modular_pow_done : std_logic := '0';
36
       signal result
                                 : std_logic_vector(N-1 downto 0);
37
38
       -- Extindere mesaj la N biţi pentru compatibilitate cu
39
       → modular pow
       signal message_extended : std_logic_vector(N-1 downto 0);
40
41
  begin
42
       message_extended <= (N-1 downto 8 => '0') & message_in;
```

```
44
       modular_pow_inst: entity work.modular_pow
45
           generic map (
46
                N => N
47
48
           port map (
                clk
                         => clk,
50
                reset
                         => reset,
51
                         => modular_pow_start,
                start
52
                         => message_extended, -- Mesajul extins (m)
                base
53
                                                 -- Exponentul public (e)
                exponent => exponent,
54
                modulus => modulus,
                                                  -- Modulul public (n)
55
                result
                         => result,
56
                         => modular_pow_done
                done
57
58
           );
59
60
       process(clk, reset)
61
       begin
62
           if reset = '1' then
63
                modular_pow_start <= '0';</pre>
                encrypted_out
                                   <= (others => '0');
                                    <= 'O';
                done
           elsif rising_edge(clk) then
67
                if start = '1' and modular_pow_start = '0' then
68
                    modular_pow_start <= '1'; -- Pornește calculul</pre>
69
                elsif modular_pow_done = '1' then
70
                    encrypted_out
                                        <= result; -- Transferă rezultatul
71
                    done
                                        <= '1';
                                                    -- Semnalizează
72
                     → finalizarea
                    modular_pow_start <= '0';</pre>
                                                    -- Resetează semnalul
73
                     → de start
                elsif start = '0' then
74
                    done <= '0';
75
                end if;
76
           end if;
77
       end process;
78
79
  end Behavioral;
```

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  -- Uncomment the following library declaration if using
  -- arithmetic functions with Signed or Unsigned values
   --use IEEE.NUMERIC_STD.ALL;
   -- Uncomment the following library declaration if instantiating
8
  -- any Xilinx leaf cells in this code.
9
   --library UNISIM;
10
   --use UNISIM. VComponents.all;
11
12
  entity decryption_top is
13
       generic (
14
           N : integer := 16
15
       );
16
       port (
17
           clk
                          : in std_logic;
18
           reset
                          : in std_logic;
19
           start
                          : in std_logic;
20
           encrypted_in : in std_logic_vector(N-1 downto 0);
21
            → Mesajul criptat (c)
                          : in std_logic_vector(N-1 downto 0);
           private_exp
22
            → Exponentul privat (d)
           modulus
                          : in std_logic_vector(N-1 downto 0);
23
            → Modulul public (n)
           message_out
                          : out std_logic_vector(7 downto 0);
24
            → Mesajul decriptat (m)
                         : out std_logic
           done
25
26
       );
   end decryption_top;
27
28
   architecture Behavioral of decryption_top is
29
30
31
       signal modular_pow_start : std_logic := '0';
32
       signal modular_pow_done : std_logic := '0';
33
       signal result
                                 : std_logic_vector(N-1 downto 0);
34
35
  begin
36
37
       modular_pow_inst: entity work.modular_pow
38
           generic map (
39
               N => N
40
           )
41
           port map (
42
                         => clk,
               clk
43
                         => reset,
               reset
44
```

```
start
                         => modular_pow_start,
45
                                                  -- Mesajul criptat (c)
                base
                         => encrypted_in,
46
                                                  -- Exponentul privat (d)
                exponent => private_exp,
47
                modulus => modulus,
                                                  -- Modulul public (n)
48
                result
                         => result,
                                                  -- Rezultatul decriptat
                \hookrightarrow (m)
                         => modular_pow_done
                done
50
           );
51
52
53
       process(clk, reset)
54
       begin
55
           if reset = '1' then
56
                modular_pow_start <= '0';</pre>
57
                                   <= (others => '0');
               message_out
58
                                   <= 'O';
                done
59
           elsif rising_edge(clk) then
60
                if start = '1' and modular_pow_start = '0' then
61
                    modular_pow_start <= '1'; -- Pornește calculul</pre>
62
                elsif modular_pow_done = '1' then
63
                    message_out
                                   <= result(7 downto 0); -- Transferă
                    → partea de 8 biți ca mesaj
                                       <= '1';
                    done
                     → Semnalizează finalizarea
                    modular_pow_start <= '0';</pre>
                                                                 -- Resetează
66
                    → semnalul de start
                elsif start = '0' then
67
                    done <= '0';
68
                end if;
69
           end if;
70
       end process;
71
  end Behavioral;
```

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.NUMERIC_STD.ALL;
  entity uart_receiver is
       Port (
           clk
                   : in STD_LOGIC; -- Semnal de ceas pentru
            \hookrightarrow sincronizare
                 : in STD LOGIC; -- Semnal de reset
8
           baud_en : in STD_LOGIC; -- Semnal de activare baudrate
9
                  : in STD_LOGIC; -- Semnal serial de date
10
           rx_data : out STD_LOGIC_VECTOR (15 downto 0); -- Datele
11
            → recepţionate
           rx_rdy : out STD_LOGIC -- Semnal pentru date disponibile
12
13
       );
   end uart_receiver;
14
15
  architecture Behavioral of uart receiver is
16
       -- Definirea stărilor FSM
17
       type state_type is (idle, start, bits, stop, ready);
18
       signal state : state_type := idle;
19
20
       -- Contoare pentru baudrate și biți
21
       signal baud_cnt : integer := 0; -- Contor de baudrate de tip
       → integer
       signal bit_cnt : integer := 0; -- Contor de biţi de tip integer
23
       \rightarrow (0 la 7)
24
       -- Registru pentru stocarea temporară a datelor
25
       signal shift_reg : std_logic_vector (15 downto 0) := (others =>
26
       → '0');
       -- Semnal intern pentru `rx_rdy`
28
       signal rx_rdy_sqn : std_logic := '0';
29
30
  begin
31
       -- Legare semnal intern `rx_rdy_int` la ieșirea `rx_rdy`
32
       rx_rdy <= rx_rdy_sqn;
33
34
       -- FSM-ul principal, cu tranzitiile de stare
35
       process(clk, rst)
36
       begin
37
           if rst = '1' then
38
               state <= idle;</pre>
39
               baud_cnt <= 0;</pre>
40
               bit_cnt <= 0;
41
               shift_req <= (others => '0');
42
               rx_rdy_sgn <= '0';
43
```

```
elsif rising_edge(clk) then
44
                 if baud_en = '1' then
45
                     case state is
46
                          when idle =>
47
                               if rx = '0' then -- Detectare start bit
48
                                   state <= start;</pre>
                                   baud_cnt <= 0;</pre>
                               end if;
51
52
                          when start =>
53
                               if baud_cnt = 15 then -- Jumătatea perioadei
54
                               → de start bit
                                   baud_cnt <= 0;</pre>
55
                                   state <= bits;</pre>
56
                                   bit_cnt <= 0;
57
                               else
58
                                   baud_cnt <= baud_cnt + 1;</pre>
59
                               end if;
60
61
                          when bits =>
62
                               if baud_cnt = 15 then
63
                                   baud_cnt <= 0;</pre>
                                   shift_reg(bit_cnt) <= rx; --</pre>
                                    → Recepționează bitul în shift register
                                   if bit_cnt = 7 then -- Toţi cei 8 biţi
66
                                    → de date au fost recepționați
                                        state <= stop;</pre>
67
                                   else
68
                                        bit_cnt <= bit_cnt + 1;</pre>
69
                                   end if;
70
                               else
                                   baud_cnt <= baud_cnt + 1;</pre>
72
                               end if;
73
74
                          when stop =>
75
                               if baud_cnt = 15 then -- La sfârșitul stop
76
                               → bitului
                                   rx_data <= shift_reg; -- Setează datele</pre>
77
                                   → recepţionate
                                   rx_rdy_sgn <= '1';
                                                               -- Setează
78
                                    → semnalul intern `rx_rdy` la 1
                                   state <= ready;</pre>
79
                              else
80
                                   baud_cnt <= baud_cnt + 1;</pre>
81
                              end if;
82
83
                          when ready =>
                               -- Așteaptă să fie resetat semnalul
                               → `rx_rdy_int` pentru a intra în `idle`
```

```
if rx_rdy_sgn = '0' then
86
                                    state <= idle;</pre>
87
                               end if;
88
                      end case;
89
                 end if;
             end if;
        end process;
92
93
        -- Resetare semnal intern `rx_rdy_int` pentru așteptare date noi
94
        process(clk, rst)
95
        begin
96
            if rst = '1' then
97
                 rx_rdy_sgn <= '0';</pre>
             elsif rising_edge(clk) then
                 if rx_rdy_sgn = '1' and state = ready then
100
                      rx_rdy_sgn <= '0'; -- Se resetează după ce datele au
101
                       \hookrightarrow fost procesate
                 end if;
102
             end if;
103
        end process;
104
105
   end Behavioral;
106
```

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.NUMERIC_STD.ALL;
  entity uart_transmitter is
       Port (
           clk : in STD_LOGIC;
                                                         -- Semnalul de
           → ceas
           rst : in STD_LOGIC;
                                                         -- Semnal de
           → reset
           baud_en : in STD_LOGIC;
                                                         -- Controlul
           → ratei baud
           tx_en : in STD_LOGIC;
                                                         -- Permisiunea de
10
           → inițiere a transmisiei
           tx_data : in STD_LOGIC_VECTOR (15 downto 0); -- Datele de
11

→ transmis

           tx
                   : out STD_LOGIC;
                                                         -- Ieșirea
12
           → serială
           tx_rdy : out STD_LOGIC
                                                         -- Semnalul de
13
           → gata pentru transmisie
       );
14
  end uart_transmitter;
16
  architecture Behavioral of uart_transmitter is
17
       type state_type is (idle, start, bits, stop); -- Stările FSM
18
       signal state : state_type := idle;
                                                      -- Starea curentă a
19
       \hookrightarrow FSM
       signal bit_cnt : integer := 0;
20
21
22
  begin
23
       -- FSM principal
       process (clk, rst)
25
       begin
26
           if rst = '1' then
27
               state <= idle;</pre>
28
               bit_cnt <= 0;
29
           elsif rising_edge(clk) then
30
               if baud_en = '1' then -- Controlul baud rate-ului
31
                   case state is
32
                       when idle =>
33
                            if tx_en = '1' then
34
                                state <= start; -- Trecem la starea de
35
                                 → start dacă tx en este activ
                            end if;
36
37
                       when start =>
38
                            state <= bits;</pre>
                                               -- Trecem la
                            → transmiterea biților de date
```

```
bit_cnt <= 0; -- Resetăm contorul de biți
40
41
                        when bits =>
42
                             if bit_cnt < 7 then</pre>
43
                                 bit_cnt <= bit_cnt + 1; -- Incrementăm</pre>
44
                                  → contorul de biți
                             else
                                 state <= stop;</pre>
                                                            -- După ce
46
                                  → transmitem toți cei 8 biți, trecem la

→ stop

                             end if;
47
48
                        when stop =>
49
                             state <= idle;</pre>
                                                            -- Revenim la
50
                              → starea idle după bitul de stop
51
                        when others =>
52
                            state <= idle;</pre>
                                                       -- Resetare de
53
                             → siguranță
                    end case;
54
                end if;
55
           end if;
       end process;
57
58
       -- Logica de transmisie în funcție de starea FSM-ului
59
       process(state, tx_data, bit_cnt)
60
       begin
61
           case state is
62
               when idle =>
63
                    tx <= '1';
                                  -- Linie inactivă (high)
                    tx_rdy <= '1'; -- Transmitter-ul este pregătit</pre>
                when start =>
67
                    tx <= '0';
                                      -- Bitul de start (low)
68
                    tx_rdy <= '0'; -- Transmiterea a început, deci</pre>
69
                     → transmitter-ul nu e pregătit
70
                when bits =>
71
                    tx <= tx_data(bit_cnt); -- Transmiterea bitului</pre>
72

→ curent

                    tx_rdy <= '0';
73
74
                when stop =>
75
                    tx <= '1';
                                    -- Bitul de stop (high)
76
                    tx rdy <= '0';
77
78
                when others =>
79
                   tx <= '1';
```

# Anexa E

# UART Transmitter

```
tx_rdy <= '0';
end case;
end process;
end Behavioral;</pre>
```

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.NUMERIC_STD.ALL;
3
  entity rsa_top is
       generic (
           N : integer := 16 -- Lățimea în biți a mesajului criptat
      );
8
      port (
9
                           : in std_logic;
           clk
                                                     -- Clokul principal
10
          rx
                           : in std_logic;
                                                    -- Semnalul de
11
           → recepție UART
                          : out std_logic;
                                                    -- Semnalul de
           tx
12

→ transmisie UART

           operation_mode : in std_logic;
                                                     -- '0' pentru
13
           → criptare, '1' pentru decriptare
                           : out std_logic
                                                     -- Semnal pentru a
14
           → indica finalizarea procesului
       );
15
  end rsa_top;
16
17
  architecture Behavioral of rsa_top is
18
19
       -- Chei RSA hardcodate
20
      constant PUBLIC_EXP : std_logic_vector(N-1 downto 0) := x"0003";
21
       → -- Exponent public
      constant PRIVATE_EXP : std_logic_vector(N-1 downto 0) := x"0D03";
22
       → -- Exponent privat
      constant MODULUS
                        : std_logic_vector(N-1 downto 0) := x"C5C7";
23
       → -- Modul n
       -- Semnale interne pentru criptare și decriptare
25
       signal encrypted_out : std_logic_vector(N-1 downto 0);
26
       signal decrypted_out : std_logic_vector(7 downto 0);
27
28
       -- Semnale de stare și control
29
       signal rx_data
                             : std_logic_vector(N-1 downto 0);
30
       → Mesajul primit (8 biţi)
       signal rx_ready
                              : std_logic;
31
       → Semnal pentru a indica dacă am primit un caracter
       signal tx_start
                             : std_logic;
32
       → Semnal pentru a începe transmiterea
       signal tx_busy
                              : std_logic;
33
       → Semnal pentru a indica dacă TX este ocupat
       signal tx_data
                           : std_logic_vector(N-1 downto 0);
34
       → Datele transmise
35
       signal internal_message : std_logic_vector(N-1 downto 0);
       → Mesajul intern procesat (16 biţi)
```

```
37
       -- Semnale de control pentru criptare/decriptare
38
       signal start_encryption : std_logic := '0';
39
       signal start_decryption : std_logic := '0';
41
       -- Semnale interne pentru finalizarea procesului
       signal encryption_done : std_logic := '0';
       signal decryption_done : std_logic := '0';
45
       -- Semnal local pentru a sincroniza `operation_mode`
46
       signal local_operation_mode : std_logic := '0';
47
48
  begin
49
50
       -- Sincronizarea semnalului `operation_mode`
51
       process (clk)
52
       begin
53
            if rising_edge(clk) then
54
                local_operation_mode <= operation_mode;</pre>
55
           end if;
56
       end process;
57
       -- Logica principală de start pentru criptare/decriptare
       process (clk)
60
       begin
61
            if rising_edge(clk) then
62
                start_encryption <= '0';</pre>
63
                start_decryption <= '0';</pre>
64
                if local_operation_mode = '0' then -- Modul de criptare
                    if rx_ready = '1' then
                         internal_message <= (others => '0');
                         internal_message <= rx_data;</pre>
                         start_encryption <= '1'; -- Începem criptarea
69
70
                elsif local_operation_mode = '1' then -- Modul de
71
                    decriptare
                    if rx_ready = '1' then
72
                         internal_message <= (others => '0');
73
                         internal_message <= rx_data;</pre>
74
                         start_decryption <= '1'; -- Începem decriptarea</pre>
75
                    end if;
76
                end if;
77
           end if;
78
       end process;
79
80
       -- Instanțierea modulului de criptare
81
       encryption_inst: entity work.encryption_top
           generic map (
```

```
N => N
84
            )
85
            port map (
86
                              => clk,
                clk
87
                              => '0', -- Resetul nu este folosit în acest
                reset
                 → exemplu
                             => start_encryption,
                start
89
                message_in
                            => internal_message(7 downto 0), --
90
                 → Trimitem doar cei 8 biţi necesari
                exponent
                             => PUBLIC_EXP,
91
                modulus
                             => MODULUS,
92
                encrypted_out => encrypted_out,
93
                done
                             => encryption_done
94
            );
95
96
        -- Instanțierea modulului de decriptare
97
       decryption_inst: entity work.decryption_top
98
            generic map (
99
                N => N
100
            )
101
            port map (
102
                               => clk,
                clk
103
                               => '0',
                reset
                               => start_decryption,
                start
105
                encrypted_in => internal_message,
106
                private_exp
                               => PRIVATE_EXP,
107
                modulus
                               => MODULUS,
108
                               => decrypted_out,
                message_out
109
                               => decryption_done
                done
110
            );
111
112
        -- Instanțierea modulului UART Receiver (pentru a primi datele)
113
       uart_rx : entity work.uart_receiver
114
            port map (
115
                clk
                          => clk,
116
                         => '0', -- Nu se folosește un reset explicit
                rst
117
                                   -- Se presupune că viteza este
                baud_en => '1',
118
                 → activată
                          => rx,
119
                rx
                rx_data => rx_data,
120
                rx_rdy => rx_ready
121
            );
122
123
       -- Instanțierea modulului UART Transmitter (pentru a trimite
124
        → datele)
       uart_tx : entity work.uart_transmitter
125
            port map (
126
                clk
                        => clk,
127
```

```
rst
                     => 'O',
                                    -- Nu se folosește un reset explicit
128
                 baud_en => '1',
                                       -- Se presupune că viteza este
129
                 → activată
                 tx_en => tx_start,
130
                 tx_data => tx_data, -- Trimitem datele în funcție de
131
                 → modul
                 tx => tx
132
                 tx_rdy => tx_busy
133
            );
134
135
        -- Controlul procesului de transmitere și finalizare
136
        process(clk)
137
        begin
138
            if rising_edge(clk) then
139
                 tx_start <= '0';</pre>
140
                 done <= '0';
141
                 if encryption_done = '1' then
142
                     tx_start <= '1';</pre>
143
                     tx_data <= encrypted_out;</pre>
144
                     done <= '1';
145
                 elsif decryption_done = '1' then
146
                     tx_start <= '1';</pre>
147
                     tx_data(N-1 downto 8) <= (others => '0');
148
                     tx_data(7 downto 0) <= decrypted_out;</pre>
149
                     done <= '1';
150
                 end if;
151
            end if;
152
        end process;
153
154
   end Behavioral;
155
```




Figura 1: Schema detaliată a arhitecturii

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use STD.TEXTIO.ALL;
  use IEEE.STD_LOGIC_TEXTIO.ALL;
  use IEEE.NUMERIC_STD.ALL;
  entity testbench_encryption is
10
  end testbench_encryption;
11
12
   architecture Tb of testbench_encryption is
13
14
       component encryption_top is
15
           generic (
16
                N : integer := 16
17
           );
18
           port (
19
                clk
                              : in std_logic;
20
                              : in std_logic;
                reset
21
                              : in std_logic;
22
                start
                             : in std_logic_vector(7 downto 0);
                message_in
23
                              : in std_logic_vector(N-1 downto 0);
                exponent
24
                              : in std_logic_vector(N-1 downto 0);
25
                encrypted_out: out std_logic_vector(N-1 downto 0);
26
                              : out std_logic
27
28
           );
       end component;
29
30
       constant T : time := 20 ns;
31
       signal clk, reset, start : std_logic := '0';
33
       signal message_in : std_logic_vector(7 downto 0) := (others =>
34
       → '0');
       signal exponent : std_logic_vector(15 downto 0) :=
35
        \rightarrow "000000000000011"; -- Exponent public (e = 3)
       signal modulus : std_logic_vector(15 downto 0) :=
36
           "000000000110111"; -- Modulul public (n = 55)
       signal encrypted_out : std_logic_vector(15 downto 0);
37
       signal done : std_logic := '0';
38
39
       signal processing_done : std_logic := '0';
40
41
  begin
42
43
       -- Instanțierea modulului de criptare
       dut: encryption_top
45
```

```
generic map (
46
                N = > 16
47
48
           port map (
49
                clk
                             => clk,
                             => reset,
                reset
                             => start,
                start
52
               message_in
                             => message_in,
53
                exponent
                             => exponent,
54
                modulus
                             => modulus,
55
                encrypted_out => encrypted_out,
56
                             => done
                done
57
           );
58
59
       clk <= not clk after T/2;
60
       reset <= '0';
61
       start <= '1';
62
63
       -- Citirea din input.txt și procesarea caracter cu caracter
64
       process(clk)
65
           file input_file : text open read_mode is
            → "C:\Users\Maria\Desktop\new_RSA_encryption\input.txt";
           variable line_in : line;
67
           variable char : character;
68
           file output file : text open write mode is
69
            → "C:\Users\Maria\Desktop\new_RSA_encryption\encrypted.txt";
           variable line_out : line;
70
           variable character_code : integer;
71
           variable encrypted_value : std_logic_vector(15 downto 0);
72
       begin
73
           if rising_edge(clk) then
                while not endfile(input_file) loop
                    readline(input_file, line_in);
76
77
                    for i in line_in'range loop
78
                         -- Citire caracter din linia curentă
79
                        char := line_in(i);
80
81
                        -- Conversie caracter în valoarea sa ASCII
82
                         → (folosind character'val pentru codificare)
                        character_code := character'pos(char);
83
84
                        -- Conversie în std_logic_vector de 8 biți
85
                        message_in <=</pre>
86

    std_logic_vector(to_unsigned(character_code,

⇔ 8));
87
                        -- Pornește procesul de criptare
```

```
start <= '1';
89
90
                          -- Așteaptă finalizarea criptării
91
                          -- Salvare rezultat criptat
92
                          encrypted_value := encrypted_out;
93
                          -- Scriere în fișierul de ieșire
95
                          write(line_out, encrypted_value);
96
                          writeline(output_file, line_out);
97
                      end loop;
98
                 end loop;
99
            end if;
100
101
            file_close(input_file);
102
            file_close(output_file);
103
            processing_done <= '1';</pre>
104
105
            report "Criptarea a fost finalizata!";
106
107
        end process;
108
109
110
   end Tb;
111
```

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.NUMERIC_STD.ALL;
  use STD.TEXTIO.ALL;
  use IEEE.STD_LOGIC_TEXTIO.ALL;
  entity testbench_decryption is
  end testbench_decryption;
8
  architecture Tb of testbench_decryption is
10
11
       -- Componenta de decriptare
12
       component decryption_top is
13
           generic (
               N : integer := 16 -- Dimensiunea (N) a exponentului și a
15
                → modulului
           );
16
           port (
17
               clk
                              : in std_logic;
18
                              : in std_logic;
               reset
19
                              : in std_logic;
               start
20
               encrypted_in : in std_logic_vector(N-1 downto 0);
21
                → Mesajul criptat
                              : in std_logic_vector(N-1 downto 0);
               private_exp
22
                → Exponentul privat
               modulus
                              : in std_logic_vector(N-1 downto 0);
23
                → Modulul public
               message_out
                              : out std_logic_vector(7 downto 0);
24
                → Mesajul decriptat
                              : out std_logic
25
               done
                → Semnal de terminare
           );
26
27
       end component;
28
       constant T : time := 20 ns;
29
30
       signal clk, reset, start : std_logic := '0';
31
       signal encrypted_in : std_logic_vector(15 downto 0) :=
32
       → "000000000110111"; -- Exemplu de mesaj criptat
       signal private_exp : std_logic_vector(15 downto 0) :=
33
       \rightarrow "00000000001011"; -- Exemplu de exponent privat (d = 11)
       signal modulus : std_logic_vector(15 downto 0) :=
34
       \rightarrow "000000000110111"; -- Modulul public (n = 55)
       signal message_out : std_logic_vector(7 downto 0);
35
       signal done : std_logic := '0';
36
37
       -- Fișiere pentru input și output
       signal processing_done : std_logic := '0';
```

```
40
  begin
41
42
       -- Instanțierea componentelor
43
       dut: decryption_top
44
           generic map (
                N \Rightarrow 16 -- Dimensiunea (N)
47
           port map (
48
                clk
                              => clk,
49
                reset
                             => reset,
50
                              => start,
                start
51
                encrypted_in => encrypted_in,
52
                private_exp => private_exp,
53
                             => modulus,
                modulus
                message_out => message_out,
55
                done
                              => done
56
           );
57
58
       -- Generarea semnalului de ceas
59
       clk <= not clk after T/2;</pre>
60
       reset <= '0';
       start <= '1';
62
63
       -- Citirea din fișierul de intrare și procesarea caracter cu
64
        → caracter
       process (clk)
65
           file input_file : text open read_mode is
66
                "C:\Users\Maria\Desktop\new_RSA_encryption\encrypted.txt";
           variable line_in : line;
67
           variable encrypted_char : std_logic_vector(15 downto 0);
           file output_file : text open write_mode is
               "C:\Users\\Maria\Desktop\\new_RSA_encryption\\decrypted.txt";
           variable line_out : line;
70
           variable decrypted_character : integer;
71
       begin
72
           if rising_edge(clk) then
73
                while not endfile(input_file) loop
                    readline(input_file, line_in);
75
76
                    for i in line_in'range loop
77
                         -- Citirea caracterului criptat din fișierul de
78
                         → intrare
                         encrypted_char := line_in(i);
79
80
                         -- Procesul de decriptare
81
                         encrypted_in <= encrypted_char; -- Intrare</pre>
82
                         → criptată
```

```
83
                        -- Pornește procesul de decriptare
84
                        start <= '1';
85
                        -- Așteaptă finalizarea decriptării
                        if done = '1' then
                            -- Conversie din std_logic_vector în caracter
                             \hookrightarrow ASCII
                            decrypted_character :=
90
                             → to_integer(unsigned(message_out));
91
                            -- Scrierea caracterului decriptat în
92
                             → fișierul de ieșire
                            write(line_out,
                             writeline(output_file, line_out);
94
                        end if;
95
                    end loop;
96
                end loop;
97
           end if;
98
99
           file_close(input_file);
           file_close(output_file);
101
           processing_done <= '1';</pre>
102
103
           report "Decriptarea a fost finalizata!";
104
       end process;
105
106
   end Tb;
107
```

```
library ieee;
  use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
3
  entity montgomery_mult is
       generic (
           N : integer := 6 -- Numărul de biți pentru operanzi
       );
8
      port (
9
           clk : in std_logic; -- Semnal de ceas
10
           resetare : in std_logic; -- Semnal de reset
11
           start : in std_logic; -- Semnal de start pentru începerea
12
           a : in std_logic_vector(N-1 downto 0); -- Primul operand
13
           b : in std_logic_vector(N-1 downto 0); -- Al doilea operand
14
           mod_n : in std_logic_vector(N-1 downto 0); -- Modulul N
15
           rezultat : out std_logic_vector(2*N-1 downto 0); --
16
           → Rezultatul final
           gata : out std_logic -- Semnal care indică finalizarea
17
           );
18
  end entity montgomery_mult;
  architecture Behavioral of montgomery_mult is
21
       type stare t is (ASTEPTARE, CALCUL, FINALIZARE, AFISARE,
22
       → SUPLIMENTAR); -- Stările FSM
       signal stare : stare_t; -- Starea curentă a FSM
23
       signal produs : unsigned(2*N downto 0); -- Produsul parţial
24
       signal multiplicand : unsigned(2*N downto 0); -- Deinmultitul
25
       → extins la 2*N+1 biţi
       signal multiplicator : unsigned(N-1 downto 0); -- Inmultitorul
       signal contor : integer range 0 to N; -- Contor pentru iterații
       signal mod_n_unsigned : unsigned(N downto 0); -- Modulul N în
28
       → format unsigned
  begin
29
       -- Conversia mod_n la format unsigned pentru a facilita
30
       → operațiile
       mod_n_unsigned <= unsigned('0' & mod_n);</pre>
31
32
       process(clk, resetare)
33
      begin
34
           if resetare = '1' then -- Resetare asincronă
35
               stare <= ASTEPTARE;</pre>
36
               produs <= (others => '0');
37
               multiplicand <= (others => '0');
38
               multiplicator <= (others => '0');
39
               contor <= 0;
40
               gata <= '0';
41
```

```
elsif rising_edge(clk) then
42
                case stare is
43
                     when ASTEPTARE =>
44
                          if start = '1' then -- Dacă semnalul de start
45
                          \hookrightarrow este activat
                              stare <= CALCUL;</pre>
                              produs <= (others => '0');
                              multiplicand <= '0' & resize(unsigned(a),</pre>
48
                               → 2*N); -- Extindem a la 2*N+1 biţi
                              multiplicator <= unsigned(b); -- Convertim b</pre>
49
                               → la format unsigned
                              contor <= 0;
50
                              gata <= '0';
51
                         end if;
52
53
                     when CALCUL =>
54
                          -- Dacă LSB al multiplicatorului este 1, adăugăm
55
                          → multiplicand-ul la produs
                          if multiplicator(0) = '1' then
56
                              produs <= produs + multiplicand;</pre>
57
                              -- Verificăm dacă produsul a depășit modulul
58
                               → N și aplicăm scăderea
                              if produs >= mod_n_unsigned then
                                   produs <= produs - mod_n_unsigned;</pre>
60
                              end if;
61
                         end if;
62
63
                          -- Deplasare la stânga pentru multiplicand și la
64

→ dreapta pentru multiplicator

                         multiplicand <= shift_left(multiplicand, 1);</pre>
65
                         multiplicator <= shift_right(multiplicator, 1);</pre>
                          contor <= contor + 1;</pre>
68
                          -- După ce contorul ajunge la N, trecem la
69
                          → finalizare
                          if contor = N-1 then
70
                              stare <= FINALIZARE;</pre>
71
                          end if;
72
73
                     when FINALIZARE =>
74
                          -- În finalizare, verificăm din nou dacă produsul
75
                          \rightarrow este în domeniul modulului N
                          if produs >= mod_n_unsigned then
76
                              produs <= produs - ('0' & mod_n_unsigned);</pre>
77
                         end if;
78
79
                         stare <= AFISARE;</pre>
80
```

```
when AFISARE =>
82
                         -- În această stare, menținem rezultatul și
83
                         → activăm semnalul gata
                         gata <= '1';
                         rezultat <= std_logic_vector(produs(2*N-1 downto
                         → 0)); -- Atribuim rezultatul final
                         stare <= SUPLIMENTAR;</pre>
87
                    when SUPLIMENTAR =>
88
                         -- Stare suplimentara pentru propagarea
89
                         → rezultatelor
                         stare <= ASTEPTARE;</pre>
90
91
                    when others =>
92
                        stare <= ASTEPTARE;</pre>
93
                end case;
94
95
           end if;
96
       end process;
97
   end architecture Behavioral;
98
```

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.NUMERIC_STD.ALL;
3
  entity binary_exp is
       generic (
           N : integer := 6 -- Dimensiunea biților pentru operanzi
       );
8
      port (
9
                     : in std_logic;
           clk
10
           reset
                    : in std_logic;
11
                    : in std logic;
           start
12
                     : in std_logic_vector(N-1 downto 0); -- Baza
           base
13
                    : in std_logic_vector(N-1 downto 0); -- Exponentul
14
           exp
                     : in std_logic_vector(N-1 downto 0); -- Modulul
           modulus
15
                     : out std_logic_vector(2*N-1 downto 0); --
16
           → Rezultatul (base^exp) mod modulus
                     : out std_logic -- Indicator de finalizare
17
       );
18
  end binary_exp;
19
20
  architecture Behavioral of binary_exp is
21
       -- Semnale interne
22
       signal a, b, p : std_logic_vector(N-1 downto 0); -- Registre
23
       → temporare
       signal exp_copy : std_logic_vector(N-1 downto 0); -- Copie a
24
       → exponentului
       signal state
                      : integer range 0 to 6 := 0; -- Starea FSM
25
       signal r2_mod : std_logic_vector(N-1 downto 0); -- Precalculat
26
       \rightarrow R^2 mod modulus
       signal start_temp : std_logic; -- Semnal temporar pentru start
28
       -- Semnale pentru ieșirile multiplicatorului Montgomery
       signal montgomery_out : std_logic_vector(2*N-1 downto 0);
30
       signal mont_done
                              : std_logic;
31
32
       -- Definire vector zero
33
       constant ZERO_VECTOR : std_logic_vector(2*N-1 downto 0) :=
34
       35
       -- Instanțierea componentei de multiplicare Montgomery
36
       component montgomery_mult
37
           generic (
38
               N : integer := 4 -- Dimensiunea bitilor, să corespundă cu
39
                → entitatea `binary_exp`
           );
40
           port (
41
               clk : in std_logic;
42
```

```
resetare : in std_logic;
43
                start : in std_logic;
44
                a : in std_logic_vector(N-1 downto 0); -- Primul operand
45
                b : in std_logic_vector(N-1 downto 0); -- Al doilea
                → operand
                mod_n : in std_logic_vector(N-1 downto 0); -- Modulul
                rezultat : out std_logic_vector(2*N-1 downto 0); --
                   Rezultatul multiplicării Montgomery
                gata : out std_logic -- Indicator de finalizare
49
           );
50
       end component;
51
52
  begin
53
       -- Instanțierea multiplicatorului Montgomery
54
       mont_mult : montgomery_mult
55
           generic map (
56
                N => N -- Dimensiunea bitilor, identică cu `binary_exp`
57
58
           port map (
59
               clk => clk,
60
                resetare => reset,
61
                start => start_temp,
                                               -- Semnal temporar de start
                                                -- Primul operand
                a \Rightarrow a
63
                b => b,
                                                -- Al doilea operand
               mod n => modulus,
                                                -- Modulul de reducere
65
                rezultat => montgomery_out,
                                                -- Ieșirea multiplicării
66
                → Montgomery
                                                -- Indicator de finalizare
                gata => mont_done
67
                → multiplicare
           );
68
       -- FSM pentru exponentiere binară cu multiplicare Montgomery
       process(clk, reset)
71
       begin
72
           if reset = '1' then
73
                state <= 0;
74
                result <= ZERO_VECTOR; -- Rezultat inițializat la zero
75
                done <= '0';
76
                start_temp <= '0';</pre>
77
           elsif rising_edge(clk) then
78
                case state is
79
                    when 0 => -- Starea de inițializare
80
                        if start = '1' then
81
                             exp_copy <= exp; -- Inițializăm exponentul</pre>
82
                             a <= base;
                                               -- Inițializăm baza
83
                             p \le r2 \mod;
                                               -- Inițializăm P cu R^2 mod
84
                             → modulus
                             start_temp <= '1'; -- Pornim multiplicarea</pre>
```

```
state <= 1;
86
                          else
87
                               start_temp <= '0';</pre>
88
                          end if;
89
                      when 1 => -- Conversie baza în domeniul Montgomery
                          if mont_done = '1' then
92
                               a <= montgomery_out(N-1 downto 0); -- Baza în</pre>
93

→ domeniul Montgomery

                               p <= (others => '0'); -- Inițializăm P la 1
94
                               → Montgomery
                               p(0) <= '1';
95
                               start_temp <= '0'; -- Resetare start_temp</pre>
96
                               state <= 2;
97
                          end if;
98
99
                      when 2 => -- Buclă pentru exponentiere
100
                          if exp\_copy(N-1) = '1' then
101
                               b <= p; -- Dacă bitul este 1, setăm B la P
102
                               state <= 3;
103
                          else
104
                               b <= p; -- Altfel, pătratul lui P în starea
105
                               → următoare
                               state <= 4;
106
                          end if;
107
                          exp_copy <= '0' & exp_copy(N-1 downto 1); --</pre>
108
                           → Shift stânga exponent
109
                     when 3 \Rightarrow -- înmulțirea Montgomery pentru P * A
110
                          if mont_done = '1' then
111
                               p <= montgomery_out(N-1 downto 0); --</pre>
112
                               → Actualizăm P
                               start_temp <= '0'; -- Resetare start_temp</pre>
113
                               state <= 4;
114
                          end if;
115
116
                      when 4 => -- Pătratul lui P
117
                          if mont_done = '1' then
118
                               p <= montgomery_out(N-1 downto 0); --</pre>
119
                                → Actualizăm P
                               -- Verificare finalizare exponentiere
120
                               if exp_copy = ZERO_VECTOR then
121
                                   state <= 5; -- Finalizare</pre>
122
                               else
123
                                   state <= 2; -- Continuă bucla
124
                               end if;
125
                          end if;
126
127
```

```
when 5 => -- Conversie în afara domeniului Montgomery
128
                         b <= (others => '0');
129
                         b(0) <= '1'; -- Setăm B la 1 Montgomery
130
                         a <= p; -- Atribuim lui A valoarea finală a
131
                          → lui P
                         state <= 6;
132
133
                     when 6 => -- Multiplicarea finală Montgomery pentru
134
                     → ieșire
                         if mont_done = '1' then
135
                             result <= montgomery_out; -- Rezultatul final</pre>
136
                             done <= '1';
137
                             start_temp <= '0'; -- Resetare start_temp</pre>
138
                             state <= 0; -- Revenire la starea de
139
                              → inițializare
                         end if;
140
141
                     when others =>
142
                         state <= 0; -- Resetare în caz de stare</pre>
143
                          → necunoscută
                end case;
144
            end if;
145
        end process;
   end Behavioral;
```

```
library ieee;
  use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
3
  entity rom_encoding is
       generic (
           N : integer := 6 -- Number of bits per encoded character
       );
8
      port (
9
           addr : in std_logic_vector(N-1 downto 0); -- Address to
10
           \rightarrow access ROM (0-35 for '0'-'9', 'a'-'z')
           data : out std_logic_vector(N-1 downto 0) -- Output the
11
           → encoded value (6-bit encoding)
12
       );
  end rom_encoding;
13
14
   -- Architecture Definition for the ROM
15
  architecture Behavioral of rom encoding is
16
       -- Define the ROM array with 36 entries (for 0-9 and a-z)
17
       type rom_type is array (0 to 35) of std_logic_vector(N-1 downto
18
       → 0);
       signal rom : rom_type := (
           -- Encoding for characters '0' to '9' (ASCII values for
           → '0'-'9' converted to 6-bit values)
           "000000", "000001", "000010", "000011", "000100", -- '0' to
21
           "000101", "000110", "000111", "001000", "001001", -- '5' to
22

→ '9'

23
           -- Encoding for characters 'a' to 'z' (ASCII values for
24
           → 'a'-'z' converted to 6-bit values)
           "001010", "001011", "001100", "001101", "001110", -- 'a' to
           → 'e'
           "001111", "010000", "010001", "010010", "010011",
26
           "010100", "010101", "010110", "010111", "011000",
27
           "011001", "011010", "011011", "011100", "011101", -- 'p' to
28
           "011110", "011111", "100000", "100001", "100010", -- 'u' to
29
           \hookrightarrow 'V'
           "100011"
                                                                -- 'z'
30
       );
31
32
  begin
33
       process (addr)
34
      begin
35
           -- Use the address to select the data from the ROM
```

# Anexa H

# Memorie ROM

```
data <= rom(to_integer(unsigned(addr)));
end process;
end Behavioral;</pre>
```

# Referințe

- [1] Daniel J. Bernstein, Introduction to Modern Cryptography, Springer, 2012.
- [2] S. Goldwasser și S. Micali, "Probabilistic encryption how to play mental poker", în *Journal of Computer and System Sciences* 28.2 (1989), pp. 270–299.
- [3] Texas Instruments, *Introduction to UART Communication*, https://www.ti.com/lit/an/slaa734/slaa734.pdf, 2023.
- [4] Maxim Integrated, *UART Communication Protocols: Theory and Applications*, https://www.maximintegrated.com/documents/tutorials/7/746.html, 2023.
- [5] M. Knezevic și et al., "Efficient Hardware Implementations of RSA", în *IEEE Transactions on Computers* 60.7 (2011), pp. 920–930.
- [6] D. E. Knuth, *The Art of Computer Programming, Volume 2: Seminumerical Algorithms*, 3rd, Reading, MA, USA: Addison-Wesley, 1997.
- [7] P. L. Montgomery, "Modular Multiplication Without Trial Division", în *Mathematics of Computation* 44.170 (1985), pp. 519–521.
- [8] A. Nascimento și K. Katsini, "Emerging Trends in Cryptography for IoT Security", în *IoT Security Journal* 5.3 (2020), pp. 45–55.
- [9] R. L. Rivest, A. Shamir și L. Adleman, "A Method for Obtaining Digital Signatures and Public-Key Cryptosystems", în *Communications of the ACM* 21.2 (1978), pp. 120–126.
- [10] Freescale Semiconductor, *UART Communication Protocol in Embedded Systems*, rap. teh., Technical Report, 2014.
- [11] Victor Shoup, A Computational Introduction to Number Theory and Algebra, Cambridge University Press, 2019.
- [12] William Stallings, Cryptography and Network Security: Principles and Practice, Pearson, 2016.
- [13] National Institute of Standards și Technology, *Post-Quantum Cryptography Standards*, https://www.nist.gov/news-events/news/2022/05/nist-announces-final-selection-post-quantum-cryptography-algorithms, 2022.
- [14] Douglas R. Stinson, Cryptography: Theory and Practice, CRC Press, 2006.
- [15] Alan Turing, Quantum Computing and Cryptography: Current Trends and Challenges, Springer, 2023.