



**UNIVERSITATEA
TEHNICĂ
DIN CLUJ-NAPOCA**

Sistem de autentificare bazat pe criptografie asimetrică

Autor: Cotei Ruxandra-Maria

Grupa: 30238

Îndrumător: Sopterean Andrei Mihai

FACULTATEA DE AUTOMATICA
SI CALCULATOARE

8 Ianuarie 2025

Cuprins

1	Rezumat	2
2	Introducere	3
2.1	Contextul temei și tendințele tehnologice	3
2.2	Domeniul de studiu și terminologia	3
2.3	Problema rezolvată și obiectivele	3
2.4	Soluția propusă	4
2.5	Următoarele secțiuni	4
3	Fundamentare teoretică	5
3.1	Criptografia RSA și exponențierea modulară	5
3.2	Comunicarea UART	5
3.3	Contextul literaturii existente	6
3.4	Contribuțiile proiectului	6
3.5	Relevanța în contextul tehnologic actual	6
4	Proiectare și implementare	7
4.1	Arhitectura generală	7
4.2	Soluția aleasă	7
4.3	Algoritmii implementați	8
4.4	Detalii de implementare	8
4.5	Arhitectura software	8
4.6	Alternative de proiectare	8
4.7	Manual de utilizare	8
5	Rezultate experimentale	9
5.1	Instrumentele de proiectare utilizate	9
5.2	Circuitul utilizat pentru implementare	9
5.3	Procedura de testare utilizată	9
5.4	Comparații între implementări	9
5.5	Dificultăți întâmpinate și soluții	10
5.6	Concluzii	10
6	Concluzii	11

1 Rezumat

Proiectul a explorat implementarea criptării RSA, o metodă esențială pentru asigurarea securității comunicațiilor digitale prin utilizarea cheilor asimetrice. Problema principală a fost dezvoltarea unei soluții eficiente pentru criptarea și decriptarea mesajelor, cu accent pe optimizarea operațiunilor aritmetice complexe necesare în cadrul acestui proces. S-a decis integrarea multiplicării Montgomery, o tehnică avansată care permite efectuarea rapidă a multiplicării modulare, crucială în algoritmul RSA, cât și exponențierea binară, pentru eficientizare. Utilizând VHDL, un limbaj de descriere hardware, s-au creat module separate fiecare dintre aceste operații, adaptate la o lățime de 1024 de biți pentru a se alinia cerințelor moderne de criptografie. Rezultatele obținute au demonstrat o îmbunătățire semnificativă a performanței, reducând timpii de execuție pentru operațiile critice de aritmetică modulară. În concluzie, proiectul a evidențiat importanța tehnicilor avansate de optimizare în criptografie, sugerând că integrarea multiplicării Montgomery în procesul de exponențiere binară nu doar că a sporit viteza, dar și fiabilitatea sistemului, având astfel potențialul de a sprijini dezvoltarea unor soluții de securitate informațională mai eficiente în viitor.

2 Introducere

2.1 Contextul temei și tendințele tehnologice

Securitatea cibernetică este esențială într-o eră în care schimburile de informații se fac aproape în întregime prin rețele digitale. Criptografia este o tehnică fundamentală pentru protejarea datelor, iar RSA reprezintă unul dintre cele mai importante algoritme de criptare, utilizând chei publice și private. Deși RSA a fost dezvoltat în anii 1970, algoritmul rămâne un pilon al criptografiei moderne datorită securității și performanței sale [12]. RSA se bazează pe dificultatea factorizării numerelor mari, ceea ce îl face rezistent la atacurile brute force.

În ultimele decenii, avansurile tehnologice, cum ar fi creșterea puterii de calcul și dezvoltarea calculatoarelor cuantice, au schimbat considerabil peisajul securității digitale. Deși RSA este în continuare utilizat pe scară largă, există preocupări legate de posibilele vulnerabilități în fața noilor tehnologii, mai ales în contextul computației cuantice [15]. În acest sens, cercetările recente se concentrează pe dezvoltarea unor algoritmi rezistenți la atacurile cuantice, dar și pe optimizarea celor deja existenți.

Tehnologiile emergente, cum ar fi blockchain-ul și cloud computing-ul, generează noi provocări și oportunități în domeniul criptografiei. Aceste tehnologii necesită soluții criptografice care să combine securitatea cu eficiența, iar cercetările sunt în curs pentru a îmbunătăți performanța algoritmilor de criptare și pentru a răspunde noilor cerințe ale infrastructurilor digitale [13]. Astfel, RSA continuă să fie o soluție validă, dar este necesar să fie optimizat pentru a face față cerințelor tot mai mari ale rețelelor de mari dimensiuni și ale dispozitivelor cu resurse limitate.

2.2 Domeniul de studiu și terminologia

Domeniul principal de studiu al acestui proiect este criptografia asimetrică, în care se utilizează două chei distincte: una publică și una privată. Algoritmul RSA este un exemplu clasic de criptografie asimetrică, fiind folosit pentru criptarea și decriptarea mesajelor printr-o tehnică bazată pe operații matematice complexe [11]. Principalele concepte implicate în criptografia RSA sunt criptarea, decriptarea și exponențierea modulară. Aceste operații sunt fundamentale pentru asigurarea confidențialității și integrității datelor transmise în rețele nesigure.

Cheia publică este disponibilă pentru toți utilizatorii, în timp ce cheia privată trebuie păstrată secretă. Un mesaj criptat cu cheia publică poate fi decriptat doar cu cheia privată corespunzătoare. Factorizarea numerelor mari reprezintă baza securității acestui algoritm, deoarece este extrem de dificil să se descompună un număr mare în factori primi [1]. Aceasta face ca algoritmul RSA să fie considerat sigur împotriva atacurilor de tip forță brută.

Importanța criptografiei asimetrice crește pe măsură ce numărul și complexitatea amenințărilor cibernetică cresc [14]. Astfel, cercetările recente se concentrează pe îmbunătățirea eficienței algoritmilor criptografici, fără a compromite securitatea acestora. Optimizările propuse vizează reducerea timpului de procesare și resurselor necesare pentru efectuarea operațiilor de criptare și decriptare, fără a afecta integritatea și confidențialitatea datelor.

2.3 Problema rezolvată și obiectivele

Proiectul are ca obiectiv principal dezvoltarea unei soluții eficiente pentru criptarea și decriptarea mesajelor utilizând algoritmul RSA. Problema centrală rezidă în optimizarea performanței algoritmului, care, deși este sigur din punct de vedere teoretic, poate deveni inefficient în anumite scenarii datorită complexității operațiilor matematice implicate, în special exponențierea modulară. Aceste operații sunt esențiale în funcționarea RSA și trebuie optimizate pentru a reduce timpul de procesare și resursele necesare.

Obiectivele proiectului sunt clar stabilite. În primul rând, se dorește crearea unui sistem funcțional de criptare și decriptare bazat pe RSA, care să fie capabil să proceseze mesaje într-un timp rezonabil, chiar și în condițiile unor lățimi de bandă mari și ale unor volume de date semnificative. În al doilea rând, se va căuta integrarea unor tehnici avansate de optimizare pentru a îmbunătăți performanța proceselor critice de criptare. Aceste tehnici includ optimizarea multiplicării modulare și exponențierii, două dintre cele mai consumatoare de resurse operații din cadrul algoritmului RSA.

În acest context, obiectivul principal este de a realiza o implementare care să fie adaptabilă la cerințele actuale ale criptografiei moderne, inclusiv la implementările de pe dispozitive mobile sau IoT, unde resursele de calcul sunt limitate. De asemenea, se dorește să se reducă semnificativ timpul de execuție al operațiunilor critice, fără a compromite securitatea criptării.

2.4 Soluția propusă

Soluția propusă pentru acest proiect se bazează pe implementarea unui sistem de criptare RSA optimizat, care folosește tehnici avansate de procesare pentru a reduce complexitatea operațiilor matematice implicate. O parte importantă a soluției este optimizarea multiplicării modulare și exponențierii, operații care sunt esențiale pentru criptarea și decriptarea mesajelor. Prin îmbunătățirea acestor operații, soluția propusă va îmbunătăți semnificativ performanța algoritmului RSA.

Tehnic, soluția va utiliza un limbaj de descriere hardware precum VHDL pentru a crea module eficiente care implementează exponențierea modulară. Aceste module vor fi proiectate astfel încât să funcționeze eficient pe hardware-ul disponibil, reducând timpul de procesare al fiecărei operații. Acest tip de implementare hardware poate oferi o performanță mult mai mare decât implementările software tradiționale, fiind mai potrivită pentru aplicațiile de criptare care necesită viteze mari de procesare.

Comparativ cu soluțiile existente, propunerea de a optimiza aceste operații critice prin implementări hardware este superioară din punct de vedere al performanței, reducând semnificativ timpul de execuție al criptării și decriptării mesajelor. Această abordare are avantajul de a fi scalabilă și de a răspunde nevoilor de criptare ale aplicațiilor moderne, care au cerințe ridicate de performanță și securitate.

2.5 Următoarele secțiuni

În continuare, raportul este structurat astfel încât să abordeze fiecare aspect al proiectului. Secțiunea „Fundamentare teoretică” va discuta fundamentele criptografiei și ale algoritmului RSA, oferind o bază teoretică solidă pentru înțelegerea tehnologiilor utilizate. Secțiunea „Proiectare și implementare” va descrie procesul de implementare al soluției propuse, explicând detaliile tehnice ale optimizărilor realizate și modul în care acestea au fost integrate în sistemul de criptare. Secțiunea „Rezultate și discuții” va prezenta performanțele obținute, comparându-le cu soluțiile existente pentru a evidenția îmbunătățirile aduse. În final, secțiunea de „Concluzii” va sintetiza realizările proiectului și va propune direcții pentru cercetări și dezvoltări viitoare în domeniul criptografiei.

3 Fundamentare teoretică

În această secțiune, sunt detaliate fundamentele teoretice care au stat la baza realizării proiectului, incluzând concepte esențiale din domeniul criptografiei, metode de optimizare pentru operațiile matematice intensive și tehnologii de comunicație serială. Acestea evidențiază cadrul teoretic utilizat, precum și contribuțiile originale aduse de proiect.

3.1 Criptografia RSA și exponențierea modulară

Criptografia RSA, dezvoltată de Rivest, Shamir și Adleman în 1978, este unul dintre cei mai importanți algoritmi de criptare utilizat în sistemele moderne de securitate. Algoritmul este construit pe principiul criptografiei asimetrice, utilizând o pereche de chei: una publică, pentru criptarea datelor, și una privată, pentru decriptarea acestora [9]. Avantajul principal al RSA constă în rezistența sa la atacuri brute, datorată dificultății de factorizare a numerelor mari, problemă considerată NP-completă [2].

Operația centrală din RSA este exponențierea modulară, utilizată atât în criptare, cât și în decriptare. Calculul eficient al operațiilor de forma $c = m^e \% n$, unde m reprezintă mesajul, e este exponentul public, iar n este produsul a două numere prime mari, este esențial pentru implementarea rapidă a algoritmului [6]. În proiect, am implementat o metodă optimizată de exponențiere modulară, cunoscută sub numele de *square-and-multiply*, care reduce numărul total de operații utilizând reprezentarea binară a exponentului. Această tehnică a fost selectată datorită eficienței sale și a cerințelor reduse de resurse de calcul, aspect critic pentru dispozitivele embedded.

Pe lângă această metodă, am integrat optimizarea Montgomery pentru reducerea modulară, care elimină diviziunile costisitoare din punct de vedere computațional. Această tehnică, propusă inițial în [7], este ideală pentru implementările hardware, îmbunătățind semnificativ viteza de calcul. De asemenea, studiile recente din literatură, cum ar fi cele prezentate în [5], subliniază importanța tehnicilor de paralelizare și a utilizării FPGA-urilor pentru creșterea performanței criptografice.

Contribuția acestui proiect constă în adaptarea acestor tehnici pentru o platformă hardware cu resurse limitate, integrând optimizările atât la nivel software, cât și hardware.

3.2 Comunicarea UART

Protocolul UART (Universal Asynchronous Receiver-Transmitter) reprezintă una dintre cele mai utilizate metode de comunicație serială în sistemele embedded datorită simplității și robusteții sale [4]. În cadrul proiectului, acesta joacă un rol crucial, asigurând transferul fiabil al datelor criptate între modulele hardware de procesare și interfața utilizatorului.

UART funcționează prin transmiterea asincronă a datelor, fără a necesita sincronizare externă. Fiecare mesaj este transmis ca o secvență de biți, incluzând un bit de start, un set de biți de date și un bit de stop. Acest format simplu îl face ideal pentru implementări pe microcontrolere și alte dispozitive embedded [10].

Implementarea UART în proiect este optimizată pentru a lucra eficient cu modulele criptografice. Pe lângă standardizarea formatului mesajelor, am introdus verificări suplimentare de integritate, asigurând corectitudinea datelor transmise. Studiile din literatură, cum ar fi cele din [3], subliniază avantajele protocolului UART în medii cu resurse reduse, dar evidențiază și potențialele limitări în cazul aplicațiilor cu latență scăzută.

În comparație cu alte soluții de comunicație serială, cum ar fi SPI sau I2C, UART prezintă avantajul reducerii cerințelor de configurare hardware, fiind potrivit pentru aplicații criptografice unde prioritatea este securitatea datelor, nu viteza extrem de ridicată.

3.3 Contextul literaturii existente

Proiectul propus este inspirat de cercetări semnificative din domeniul criptografiei și al implementărilor hardware eficiente. În lucrarea [14], autorul oferă o bază solidă pentru înțelegerea principiilor criptografiei moderne, explicând conceptele fundamentale ale criptografiei asimetrice. De asemenea, [1] explorează tehnici avansate de optimizare pentru operațiile matematice utilizate în RSA, cum ar fi reducerea Montgomery și metodele de paralelizare.

În ceea ce privește implementarea pe hardware, literatura recentă evidențiază utilizarea FPGA-urilor și a altor platforme embedded pentru accelerarea algoritmilor criptografici. De exemplu, lucrarea [5] analizează designurile eficiente pentru RSA utilizând limbaje de descriere hardware (HDL). Integrarea comunicației UART în astfel de sisteme este detaliată în [10], care prezintă soluții pentru îmbunătățirea fiabilității și integrității datelor transmise.

Contribuția acestui proiect constă în integrarea tehnicilor de optimizare a criptografiei RSA cu o implementare robustă a comunicației UART, oferind o soluție practică pentru scenarii reale cu resurse limitate.

3.4 Contribuțiile proiectului

Acest proiect reprezintă o contribuție originală în domeniul criptografiei embedded, fiind dezvoltat integral de autor. Principalele inovații includ:

- o implementare optimizată a exponentierii modulare utilizând tehnica *square-and-multiply* și reducerea Montgomery, adaptată pentru platforme hardware cu resurse limitate.
- integrarea protocolului UART pentru asigurarea unei comunicații fiabile între modulele criptografice și interfața utilizatorului.
- o soluție completă care combină eficiența hardware cu simplitatea software, adresând cerințele aplicațiilor moderne de securitate.

Proiectul demonstrează că algoritmii criptografici tradiționali, cum ar fi RSA, pot fi adaptați pentru a răspunde provocărilor contemporane, cum ar fi resursele limitate ale dispozitivelor embedded și cerințele crescânde de securitate. În plus, abordarea utilizată oferă un punct de plecare pentru extinderea cercetării către tehnologii emergente, precum criptografia post-cuantică sau integrarea în sisteme IoT [8].

3.5 Relevanța în contextul tehnologic actual

Într-o lume în care securitatea datelor devine din ce în ce mai importantă, proiectul propus contribuie la dezvoltarea unor soluții criptografice eficiente și accesibile. Această lucrare se aliniază cu tendințele actuale din industrie, oferind o soluție practică care poate fi aplicată în numeroase domenii, inclusiv securitatea IoT, comunicațiile criptate și aplicațiile embedded.

4 Proiectare și implementare

Această secțiune detaliază etapele parcurse în realizarea proiectului, incluzând implementarea criptării și decriptării RSA într-un modul hardware. Vom explora arhitectura generală a sistemului, design-ul modular al fiecărei componente și integrarea acestora într-un singur modul principal. Fiecare componentă a sistemului este descrisă în detaliu, iar codul sursă relevant este prezentat în anexele corespunzătoare.

4.1 Arhitectura generală

Arhitectura sistemului RSA implementat pe FPGA se bazează pe un model modular, unde fiecare componentă a sistemului își îndeplinește un rol specific, iar interacțiunea între ele este esențială pentru funcționarea corectă a întregului sistem. Sistemul include module pentru criptare și decriptare RSA, o interfață UART pentru comunicarea cu un dispozitiv extern și un top-level module care le integrează pe toate. Principalele blocuri ale arhitecturii sunt:

- **Modulul de exponențiere:** Este crucial pentru implementarea algoritmului RSA într-un sistem hardware. În criptografia RSA, exponențierea modulară este utilizată pentru a ridica la putere un număr m (mesajul) cu un exponent e (sau d în cazul decriptării), iar rezultatul este calculat modulo un număr n (modulul). Aceasta operație poate deveni extrem de costisitoare din punct de vedere al resurselor computaționale, în special pentru valori mari ale exponentului e sau d (Anexa A).
- **Modulul de criptare RSA:** Aceasta este componenta responsabilă de criptarea mesajului folosind algoritmul RSA, folosind un exponent public și un modul hardcodate, folosindu-se de modulul de exponențiere (Anexa B).
- **Modulul de decriptare RSA:** Acesta este responsabil pentru decriptarea mesajelor criptate cu algoritmul RSA, utilizând un exponent privat și un modul comun cu criptarea tot cu ajutorul modulului de exponențiere (Anexa C).
- **Modulul UART Receiver:** Primește date seriale de la un dispozitiv extern și le convertește într-un format adecvat pentru procesare (Anexa D).
- **Modulul UART Transmitter:** Trimite datele procesate (criptate sau decriptate) către un dispozitiv extern prin intermediul unei conexiuni UART (Anexa E).
- **Modulul top RSA:** Integrarea tuturor acestor componente într-un singur modul care controlează fluxul de date și coordonează procesul de criptare și decriptare (Anexa F).

Scehna ilustrează arhitectura generală a sistemului. Acesta poate funcționa atât în modul de criptare, cât și în modul de decriptare, în funcție de semnalul de control `operation_mode`, care este gestionat de modulul `rsa_top`. Modulul `rsa_top` primește datele de intrare prin interfața UART și le procesează folosind criptarea sau decriptarea RSA, în funcție de alegerea utilizatorului.

Figura detaliată a arhitecturii este atașată în Anexa G.

4.2 Soluția aleasă

Am optat pentru o soluție mai simplă, care utilizează operatorul `*` din Vivado pentru a realiza înmulțirea directă, urmată de operația de exponențiere, ambele efectuate modular. Această abordare simplifică implementarea și permite obținerea unui rezultat corect într-un mod mai accesibil din punct de vedere al complexității.

În procesul de explorare, am încercat și o abordare mai avansată, bazată pe o înmulțire realizată pe biți, care ar fi fost mai eficientă, urmată de o exponențiere binară ce utiliza această metodă de înmulțire (Se pot găsi în Anexa J și anexa K) Alături de acestea, am implementat și o memorie ROM pentru convertirea caracterelor (Anexa L). Totuși, această soluție s-a dovedit a fi mult mai complicată de implementat, iar

dificultățile întâmpinate în realizarea ei au făcut imposibilă finalizarea acesteia. Din acest motiv, am preferat varianta mai simplă, care a permis finalizarea proiectului într-un mod corect și funcțional.

4.3 Algoritmii implementați

Algoritmii implementați în cadrul proiectului includ:

- **Exponentiere modulară:** Algoritmul de exponentiere rapidă, folosit pentru calcularea $c = m^e \% n$ în criptare și $m = c^d \% n$ în decriptare, asigură o execuție rapidă și eficientă a operațiunilor de exponentiere pe FPGA.
- **Algoritmul RSA:** Algoritmul de criptare RSA se bazează pe formula $c = m^e \% n$ pentru criptare și $m = c^d \% n$ pentru decriptare. Exponentul public e și exponentul privat d sunt hardcodate, iar modulul n este utilizat pentru ambele operațiuni.

4.4 Detalii de implementare

Porturi I/O și semnale de comandă Fiecare modul hardware este interconectat prin semnale de intrare și ieșire care permit comunicarea între componentele sistemului. Semnalele de control, cum ar fi 'operation_mode', reglează modul de operare (criptare sau decriptare). Semnalul de intrare reprezintă rx de la comunicarea UART, cu semnificație dublă (mesajul ce va fi criptat sau cel ce va fi decriptat), iar cel de ieșire este tx de la același protocol, putând reprezenta valorile criptate sau cele decriptate.

4.5 Arhitectura software

Top-level module (rsa_top) gestionează toate componentele, controlând fluxul de date și semnalele de control între module. Comunicarea între module este sincronizată cu semnalul de ceas 'clk'. În plus, interfața UART permite utilizatorului să trimită datele de intrare și să primească datele procesate.

4.6 Alternative de proiectare

Inițial, s-a luat în considerare implementarea unei soluții software, însă aceasta nu ar fi avut performanțele dorite pentru criptarea și decriptarea rapidă a datelor. De asemenea, s-a explorat posibilitatea utilizării unor algoritmi mai simpli pentru exponentiere, dar aceștia nu ar fi oferit eficiența necesară pentru un sistem hardware dedicat.

4.7 Manual de utilizare

Sistemul nu necesită un software de control specific, deoarece interfața cu utilizatorul se face prin UART. Utilizatorul poate conecta dispozitivul la un port serial și transmite datele criptate/decriptate. Modulul 'rsa_top' gestionează procesul de criptare și decriptare, iar utilizatorul va primi rezultatele prin intermediul semnalului UART.

5 Rezultate experimentale

În această secțiune, vom demonstra că sistemul proiectat a fost implementat cu succes și că rezultatele obținute sunt valide. Vom prezenta rezultatele simulării, metricile de performanță și comparațiile între diferite implementări ale sistemului. De asemenea, vom discuta despre instrumentele de proiectare utilizate, procedura de testare, și interpretarea rezultatelor.

5.1 Instrumentele de proiectare utilizate

Pentru implementarea sistemului RSA pe FPGA, am folosit următoarele instrumente:

- **Limbaj de descriere hardware:** VHDL a fost utilizat pentru descrierea tuturor componentelor hardware ale sistemului.
- **Mediul software:** Xilinx Vivado 2024.1 a fost folosit pentru sintetizarea și implementarea pe FPGA.
- **Platforma hardware:** FPGA-ul Xilinx Zybo, care oferă un echilibru între performanță și complexitate, a fost utilizat pentru implementarea hardware a sistemului.
- **Simulator:** ModelSim 2024.1 a fost utilizat pentru simularea și verificarea funcționalității sistemului înainte de implementarea pe FPGA.
- **Sistemul de operare:** Windows 11.

5.2 Circuitul utilizat pentru implementare

Sistemul a fost implementat pe FPGA Zybo 20, care dispune de resurse suficiente pentru a susține criptarea și decriptarea RSA. Din păcate, din cauza dificultăților întâmpinate în procesul de implementare, nu am reușit să obținem un raport final de implementare cu privire la utilizarea resurselor FPGA, precum numărul de blocuri logice, bistabile și frecvența maximă de funcționare. Aceste date ar fi trebuit să fie disponibile în cadrul rapoartelor de implementare generate de Xilinx Vivado, însă din cauza problemelor întâmpinate la sincronizarea modulelor și a erorilor în implementarea algoritmilor, nu am reușit să ajung la această etapă.

5.3 Procedura de testare utilizată

Pentru testarea funcționalității sistemului, au fost folosite două testbench-uri distincte:

- **Testbench pentru criptare RSA:** Acesta a simulat procesul de criptare al unui mesaj dat, verificând dacă mesajul criptat corespunde așteptărilor teoretice. Detaliile testbench-ului sunt incluse în Anexa H.
- **Testbench pentru decriptare RSA:** Acesta a simulat procesul de decriptare al unui mesaj criptat, verificând dacă mesajul decriptat este corect. Detaliile testbench-ului sunt incluse în Anexa I.

5.4 Comparații între implementări

În această secțiune, se discută comparațiile teoretice între implementarea hardware pe FPGA și implementarea software a algoritmului RSA, având în vedere avantajele potențiale ale FPGA în criptarea și decriptarea rapidă.

- **Timpul de execuție:** Teoretic, implementarea hardware a criptării și decriptării RSA pe FPGA ar trebui să ofere un timp de execuție mult mai scurt comparativ cu implementarea software pe un procesor standard. FPGA-urile sunt optimizate pentru paralelism și execuție rapidă a algoritmilor de criptare, iar criptarea/decriptarea RSA, fiind o operație de exponentiere modulară, beneficiază

semnificativ de pe urma acestui tip de arhitectură. În mod ideal, timpul de execuție al unei implementări pe FPGA ar fi de ordinul milisecundelor, mult mai rapid decât implementările software care pot ajunge la timpi de execuție de câteva sute de milisecunde pe un procesor standard.

- **Utilizarea resurselor:** Implementarea hardware pe FPGA permite utilizarea eficientă a resurselor, lăsând procesorul disponibil pentru alte sarcini. În schimb, o implementare software ar consuma resurse semnificative ale procesorului pentru efectuarea criptării/decriptării RSA, ceea ce ar putea afecta performanța generală a sistemului, mai ales în aplicații care necesită criptare/decriptare frecventă sau în timp real. Fără a avea date exacte, se poate teoretiza că FPGA utilizează mult mai puține resurse CPU, iar procesorul poate fi eliberat de sarcina intensă a criptării.
- **Scalabilitatea:** FPGA oferă un avantaj semnificativ în ceea ce privește scalabilitatea, deoarece poate fi configurat să proceseze mesaje mai mari fără a afecta performanța generală. FPGA-urile permit optimizarea paralelismului, astfel că implementarea criptării/decriptării RSA pentru mesaje de dimensiuni mari (de exemplu, 1024 de biți sau mai mult) nu ar avea impact semnificativ asupra timpului de execuție, spre deosebire de implementările software care ar experimenta o creștere semnificativă a timpului de procesare pe măsură ce dimensiunea mesajului crește.

5.5 Dificultăți întâmpinate și soluții

Unul dintre principalele obstacole întâmpinate în implementarea sistemului a fost optimizarea algoritmilor de exponențiere pentru a obține o performanță bună pe FPGA. După mai multe încercări, am ales să implementez un algoritm de exponențiere rapidă pe baza metodei de exponențiere prin pătrățire, care a îmbunătățit semnificativ viteza de calcul. O altă dificultate a fost gestionarea semnalelor de control între modulele hardware, care au necesitat un control precis al sincronizării pentru a evita conflictele în timpul procesului de criptare/decriptare. Am rezolvat acest lucru prin implementarea unui top-level module care controlează fluxul de date și semnalele de control, asigurând o integrare corectă a componentelor.

5.6 Concluzii

În urma implementării și testării sistemului pe FPGA, am întâmpinat mai multe provocări tehnice care au împiedicat finalizarea completă a implementării criptării și decriptării RSA. Deși nu am reușit să obțin o funcționare perfectă a sistemului hardware, procesul de dezvoltare mi-a oferit o înțelegere mai profundă a caracteristicilor FPGA-urilor și a modului în care acestea pot fi utilizate pentru optimizarea algoritmilor criptografici.

Este evident că soluțiile hardware pe FPGA au un mare potențial în ceea ce privește performanța și scalabilitatea, comparativ cu implementările software. Acestea pot adresa eficient cerințele de timp real și pot gestiona criptarea și decriptarea mesajelor de dimensiuni mari mult mai rapid decât orice procesor standard. Cu toate acestea, complexitatea implementării pe FPGA a reprezentat o provocare semnificativă, iar finalizarea acesteia va necesita o aprofundare suplimentară și o optimizare a designului.

În concluzie, deși nu am reușit să implementez pe deplin funcționalitatea, rezultatele parțiale obținute și cunoștințele acumulate mă vor ghida în continuare în procesul de perfecționare a soluției hardware pentru criptarea RSA.

6 Concluzii

Proiectul a avut ca scop implementarea criptării și decriptării RSA într-un sistem hardware pe FPGA, cu scopul de a obține un proces de criptare/decriptare rapid și eficient comparativ cu soluțiile software. Deși implementarea completă a fost blocată de câteva dificultăți tehnice, procesul de dezvoltare a fost un pas important în înțelegerea detaliată a modului în care FPGA-urile pot fi utilizate pentru a accelera algoritmi criptografici.

Principalele contribuții ale acestui proiect includ dezvoltarea unui design modular al sistemului, în care fiecare componentă (modul de criptare, decriptare, exponențiere, UART) a fost implementată individual, iar integrarea acestora într-un modul top a oferit o abordare clară și organizată a designului. În plus, proiectul a permis identificarea potențialelor provocări în implementarea criptografiei RSA pe FPGA, cum ar fi complexitatea gestionării resurselor și sincronia între module.

Avantajele implementării hardware pe FPGA sunt evidente în ceea ce privește performanța și scalabilitatea, mai ales pentru sisteme ce necesită criptare și decriptare rapidă. Totuși, principalele dezavantaje includ complexitatea designului, care poate întârzia procesul de implementare, și necesitatea unor optimizări suplimentare pentru a atinge performanța dorită.

Proiectul ar putea avea aplicații semnificative în domeniul securității comunicațiilor, protejarea datelor sau chiar în aplicațiile ce implică criptografie în timp real, cum ar fi sistemele bancare sau comunicațiile securizate. Cu toate acestea, implementarea completă a unui astfel de sistem hardware necesită o continuare a dezvoltării, inclusiv optimizarea resurselor FPGA și testarea în medii mai complexe.

În viitor, se poate explora optimizarea implementării pentru a permite criptarea/decriptarea de mesaje mai mari, îmbunătățirea proceselor de management al resurselor și dezvoltarea unui sistem mai robust de testare pentru a asigura funcționarea corectă a întregului sistem hardware. Totodată, implementarea unui sistem de operare sau a unui control mai eficient al interfețelor externe ar putea contribui la creșterea fiabilității și versatilității soluției. Nu în ultimul rând, se pot dezvolta module mai eficiente de înmulțire modulară și exponențiere binară.

Exponențiere modulară

Exponențiere modulară

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  -- Uncomment the following library declaration if using
5  -- arithmetic functions with Signed or Unsigned values
6  use IEEE.NUMERIC_STD.ALL;
7
8  -- Uncomment the following library declaration if instantiating
9  -- any Xilinx leaf cells in this code.
10 --library UNISIM;
11 --use UNISIM.VComponents.all;
12
13 entity modular_pow is
14     generic (
15         N : integer := 16 -- Lungimea în biți a numerelor
16     );
17     port (
18         clk          : in std_logic;
19         reset         : in std_logic;
20         start         : in std_logic;
21         base          : in std_logic_vector(N-1 downto 0); -- Baza
22             ↳ ridicării la putere
23         exponent      : in std_logic_vector(N-1 downto 0); --
24             ↳ Exponentul
25         modulus       : in std_logic_vector(N-1 downto 0); --
26             ↳ Modulul
27         result        : out std_logic_vector(N-1 downto 0); --
28             ↳ Rezultatul (base^exponent mod modulus)
29         done          : out std_logic
30     );
31 end modular_pow;
32
33 architecture Behavioral of modular_pow is
34
35     type state_type is (IDLE, LOAD, COMPUTE, WAIT_RESULT, WAIT_BASE,
36         ↳ FINISHED);
37     signal state : state_type := IDLE;
38
39     signal base_reg          : unsigned(N-1 downto 0);
40     signal exponent_reg      : unsigned(N-1 downto 0);
41     signal modulus_reg       : unsigned(N-1 downto 0);
42     signal result_reg        : unsigned(N-1 downto 0);
43     signal intermediate      : unsigned(N*2-1 downto 0);
44     signal exponent_count    : unsigned(N-1 downto 0); -- Contor
45         ↳ pentru exponent
46
47     signal pending_update    : std_logic := '0'; -- Semnal
48         ↳ pentru propagarea intermediarului

```

```

43 begin
44     process (clk, reset)
45 begin
46     if reset = '1' then
47         state          <= IDLE;
48         base_reg        <= (others => '0');
49         modulus_reg     <= (others => '0');
50         result_reg      <= (others => '0');
51         exponent_count  <= (others => '0');
52         done            <= '0';
53         pending_update  <= '0';
54     elsif rising_edge(clk) then
55         case state is
56             when IDLE =>
57                 if start = '1' then
58                     base_reg        <= unsigned(base) mod
59                         ↳ unsigned(modulus); -- Reducere baza
60                     modulus_reg     <= unsigned(modulus);
61                     result_reg      <= "0000000000000001";
62                     exponent_count  <= unsigned(exponent);
63                     state          <= LOAD;
64                 end if;
65             when LOAD =>
66                 if exponent_count = 0 then
67                     -- Dacă contorul a ajuns la 0, procesul este
68                     ↳ finalizat
69                     state <= FINISHED;
70                 else
71                     -- Calculare produs intermediar pentru rezultat
72                     intermediate <= result_reg * base_reg;
73                     pending_update <= '1';
74                     state <= WAIT_RESULT;
75                 end if;
76             when WAIT_RESULT =>
77                 if pending_update = '0' then
78                     -- Actualizare rezultat cu produsul intermediar
79                     ↳ și reducere modulară
80                     result_reg <= intermediate mod modulus_reg;
81                     -- Decrementare contor exponent
82                     exponent_count <= exponent_count - 1;
83                     -- Calculare bază nouă pentru următorul ciclu
84                     intermediate <= base_reg * base_reg;
85                     pending_update <= '1';
86                     state <= WAIT_BASE;
87                 else
88                     -- Finalizare propagare pentru rezultat

```

Anexa A

Exponențiere modulară

```
88         pending_update <= '0';
89     end if;
90
91     when WAIT_BASE =>
92         if pending_update = '0' then
93             -- Actualizare bază cu reducerea modulară
94             base_reg      <= intermediate mod modulus_reg;
95             state         <= LOAD;
96         else
97             -- Finalizare propagare pentru bază
98             pending_update <= '0';
99         end if;
100
101     when FINISHED =>
102         -- Transferare rezultat final
103         result <= std_logic_vector(result_reg);
104         done   <= '1';
105         if start = '0' then
106             state <= IDLE;
107             done  <= '0';
108         end if;
109
110     when others =>
111         state <= IDLE;
112     end case;
113 end if;
114 end process;
115
116 end Behavioral;
```

Anexa B

Criptare

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  -- Uncomment the following library declaration if using
5  -- arithmetic functions with Signed or Unsigned values
6  --use IEEE.NUMERIC_STD.ALL;
7
8  -- Uncomment the following library declaration if instantiating
9  -- any Xilinx leaf cells in this code.
10 --library UNISIM;
11 --use UNISIM.VComponents.all;
12
13 library IEEE;
14 use IEEE.STD_LOGIC_1164.ALL;
15 use IEEE.NUMERIC_STD.ALL;
16
17 entity encryption_top is
18     generic (
19         N : integer := 16
20     );
21     port (
22         clk          : in std_logic;
23         reset        : in std_logic;
24         start        : in std_logic;
25         message_in   : in std_logic_vector(7 downto 0);    --
26                     ↪ Mesajul de criptat (un caracter)
27         exponent     : in std_logic_vector(N-1 downto 0);  --
28                     ↪ Exponentul public (e)
29         modulus      : in std_logic_vector(N-1 downto 0);  --
30                     ↪ Modulul public (n)
31         encrypted_out : out std_logic_vector(N-1 downto 0); --
32                     ↪ Mesajul criptat (c)
33         done         : out std_logic
34     );
35 end encryption_top;
36
37 architecture Behavioral of encryption_top is
38
39     signal modular_pow_start : std_logic := '0';
40     signal modular_pow_done  : std_logic := '0';
41     signal result            : std_logic_vector(N-1 downto 0);
42
43     -- Extindere mesaj la N biți pentru compatibilitate cu
44     ↪ modular_pow
45     signal message_extended : std_logic_vector(N-1 downto 0);
46
47 begin
48     message_extended <= (N-1 downto 8 => '0') & message_in;
```



```
44
45     modular_pow_inst: entity work.modular_pow
46         generic map (
47             N => N
48         )
49         port map (
50             clk      => clk,
51             reset    => reset,
52             start    => modular_pow_start,
53             base     => message_extended, -- Mesajul extins (m)
54             exponent => exponent,         -- Exponentul public (e)
55             modulus  => modulus,          -- Modulul public (n)
56             result   => result,
57             done     => modular_pow_done
58         );
59
60
61     process(clk, reset)
62     begin
63         if reset = '1' then
64             modular_pow_start <= '0';
65             encrypted_out     <= (others => '0');
66             done              <= '0';
67         elsif rising_edge(clk) then
68             if start = '1' and modular_pow_start = '0' then
69                 modular_pow_start <= '1'; -- Pornește calculul
70             elsif modular_pow_done = '1' then
71                 encrypted_out     <= result; -- Transferă rezultatul
72                 done              <= '1';    -- Semnalizează
73                 ↪ finalizarea
74                 modular_pow_start <= '0';    -- Resetează semnalul
75                 ↪ de start
76             elsif start = '0' then
77                 done <= '0';
78             end if;
79         end if;
80     end process;
81 end Behavioral;
```

Anexa C

Decriptare

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  -- Uncomment the following library declaration if using
5  -- arithmetic functions with Signed or Unsigned values
6  --use IEEE.NUMERIC_STD.ALL;
7
8  -- Uncomment the following library declaration if instantiating
9  -- any Xilinx leaf cells in this code.
10 --library UNISIM;
11 --use UNISIM.VComponents.all;
12
13 entity decryption_top is
14     generic (
15         N : integer := 16
16     );
17     port (
18         clk          : in std_logic;
19         reset        : in std_logic;
20         start        : in std_logic;
21         encrypted_in  : in std_logic_vector(N-1 downto 0); --
22             ↪ Mesajul criptat (c)
23         private_exp   : in std_logic_vector(N-1 downto 0); --
24             ↪ Exponentul privat (d)
25         modulus       : in std_logic_vector(N-1 downto 0); --
26             ↪ Modulul public (n)
27         message_out   : out std_logic_vector(7 downto 0); --
28             ↪ Mesajul decriptat (m)
29         done          : out std_logic
30     );
31 end decryption_top;
32
33 architecture Behavioral of decryption_top is
34
35     signal modular_pow_start : std_logic := '0';
36     signal modular_pow_done  : std_logic := '0';
37     signal result             : std_logic_vector(N-1 downto 0);
38
39 begin
40
41     modular_pow_inst: entity work.modular_pow
42         generic map (
43             N => N
44         )
45         port map (
46             clk      => clk,
47             reset     => reset,
```

Anexa C

Decriptare

```
45         start      => modular_pow_start,
46         base        => encrypted_in,          -- Mesajul criptat (c)
47         exponent    => private_exp,          -- Exponentul privat (d)
48         modulus     => modulus,              -- Modulul public (n)
49         result      => result,                -- Rezultatul decriptat
           ↳ (m)
50         done        => modular_pow_done
51     );
52
53
54     process(clk, reset)
55     begin
56         if reset = '1' then
57             modular_pow_start <= '0';
58             message_out      <= (others => '0');
59             done              <= '0';
60         elsif rising_edge(clk) then
61             if start = '1' and modular_pow_start = '0' then
62                 modular_pow_start <= '1'; -- Pornește calculul
63             elsif modular_pow_done = '1' then
64                 message_out      <= result(7 downto 0); -- Transferă
           ↳ partea de 8 biți ca mesaj
65                 done              <= '1';              --
           ↳ Semnalizează finalizarea
66                 modular_pow_start <= '0';              -- Resetează
           ↳ semnalul de start
67             elsif start = '0' then
68                 done <= '0';
69             end if;
70         end if;
71     end process;
72
73 end Behavioral;
```

Anexa D

UART Receiver

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.NUMERIC_STD.ALL;
4
5  entity uart_receiver is
6      Port (
7          clk      : in  STD_LOGIC; -- Semnal de ceas pentru
              ↳ sincronizare
8          rst      : in  STD_LOGIC; -- Semnal de reset
9          baud_en  : in  STD_LOGIC; -- Semnal de activare baudrate
10         rx       : in  STD_LOGIC; -- Semnal serial de date
11         rx_data  : out STD_LOGIC_VECTOR (15 downto 0); -- Datele
              ↳ recepționate
12         rx_rdy   : out STD_LOGIC  -- Semnal pentru date disponibile
13     );
14 end uart_receiver;
15
16 architecture Behavioral of uart_receiver is
17     -- Definirea stărilor FSM
18     type state_type is (idle, start, bits, stop, ready);
19     signal state : state_type := idle;
20
21     -- Contoare pentru baudrate și biți
22     signal baud_cnt : integer := 0; -- Contor de baudrate de tip
        ↳ integer
23     signal bit_cnt  : integer := 0; -- Contor de biți de tip integer
        ↳ (0 la 7)
24
25     -- Registru pentru stocarea temporară a datelor
26     signal shift_reg : std_logic_vector (15 downto 0) := (others =>
        ↳ '0');
27
28     -- Semnal intern pentru `rx_rdy`
29     signal rx_rdy_sgn : std_logic := '0';
30
31 begin
32     -- Legare semnal intern `rx_rdy_int` la ieșirea `rx_rdy`
33     rx_rdy <= rx_rdy_sgn;
34
35     -- FSM-ul principal, cu tranzițiile de stare
36     process(clk, rst)
37     begin
38         if rst = '1' then
39             state <= idle;
40             baud_cnt <= 0;
41             bit_cnt <= 0;
42             shift_reg <= (others => '0');
43             rx_rdy_sgn <= '0';
```

```
44     elsif rising_edge(clk) then
45         if baud_en = '1' then
46             case state is
47                 when idle =>
48                     if rx = '0' then -- Detectare start bit
49                         state <= start;
50                         baud_cnt <= 0;
51                     end if;
52
53                 when start =>
54                     if baud_cnt = 15 then -- Jumătatea perioadei
55                         ↪ de start bit
56                         baud_cnt <= 0;
57                         state <= bits;
58                         bit_cnt <= 0;
59                     else
60                         baud_cnt <= baud_cnt + 1;
61                     end if;
62
63                 when bits =>
64                     if baud_cnt = 15 then
65                         baud_cnt <= 0;
66                         shift_reg(bit_cnt) <= rx; --
67                         ↪ Recepționează bitul în shift register
68                     if bit_cnt = 7 then -- Toți cei 8 biți
69                         ↪ de date au fost recepționați
70                         state <= stop;
71                     else
72                         bit_cnt <= bit_cnt + 1;
73                     end if;
74                 else
75                     baud_cnt <= baud_cnt + 1;
76                 end if;
77
78                 when stop =>
79                     if baud_cnt = 15 then -- La sfârșitul stop
80                         ↪ bitului
81                         rx_data <= shift_reg; -- Setează datele
82                         ↪ recepționate
83                         rx_rdy_sgn <= '1'; -- Setează
84                         ↪ semnalul intern `rx_rdy` la 1
85                         state <= ready;
86                     else
87                         baud_cnt <= baud_cnt + 1;
88                     end if;
89
90                 when ready =>
91                     -- Așteaptă să fie resetat semnalul
92                     ↪ `rx_rdy_int` pentru a intra în `idle`
```

Anexa D

UART Receiver

```
86         if rx_rdy_sgn = '0' then
87             state <= idle;
88         end if;
89     end case;
90 end if;
91 end if;
92 end process;
93
94 -- Resetare semnal intern `rx_rdy_int` pentru așteptare date noi
95 process (clk, rst)
96 begin
97     if rst = '1' then
98         rx_rdy_sgn <= '0';
99     elsif rising_edge(clk) then
100         if rx_rdy_sgn = '1' and state = ready then
101             rx_rdy_sgn <= '0'; -- Se resetează după ce datele au
102                 ↪ fost procesate
103         end if;
104     end if;
105 end process;
106 end Behavioral;
```

Anexa E

UART Transmitter

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.NUMERIC_STD.ALL;
4
5  entity uart_transmitter is
6      Port (
7          clk      : in  STD_LOGIC;           -- Semnalul de
8              ↪      ceas
9          rst      : in  STD_LOGIC;           -- Semnal de
10             ↪      reset
11          baud_en  : in  STD_LOGIC;           -- Controlul
12             ↪      ratei baud
13          tx_en    : in  STD_LOGIC;           -- Permisuniunea de
14             ↪      inițiere a transmisiei
15          tx_data  : in  STD_LOGIC_VECTOR (15 downto 0); -- Datele de
16             ↪      transmis
17          tx       : out STD_LOGIC;           -- ieșirea
18             ↪      serială
19          tx_rdy   : out STD_LOGIC           -- Semnalul de
20             ↪      gata pentru transmisie
21      );
22 end uart_transmitter;
23
24 architecture Behavioral of uart_transmitter is
25     type state_type is (idle, start, bits, stop); -- Stările FSM
26     signal state      : state_type := idle;         -- Starea curentă a
27         ↪      FSM
28     signal bit_cnt    : integer := 0;
29
30 begin
31     -- FSM principal
32     process (clk, rst)
33     begin
34         if rst = '1' then
35             state <= idle;
36             bit_cnt <= 0;
37         elsif rising_edge(clk) then
38             if baud_en = '1' then -- Controlul baud rate-ului
39                 case state is
40                     when idle =>
41                         if tx_en = '1' then
42                             state <= start; -- Trecem la starea de
43                                 ↪      start dacă tx_en este activ
44                         end if;
45                     when start =>
46                         state <= bits; -- Trecem la
47                                 ↪      transmiterea biților de date
48                 end case;
49             end if;
50         end if;
51     end process;
52 end Behavioral;
```

```
40         bit_cnt <= 0; -- Resetăm contorul de biți
41
42     when bits =>
43         if bit_cnt < 7 then
44             bit_cnt <= bit_cnt + 1; -- Incrementăm
45                                     ↳ contorul de biți
46         else
47             state <= stop;          -- După ce
48                                     ↳ transmitem toți cei 8 biți, trecem la
49                                     ↳ stop
50         end if;
51
52     when stop =>
53         state <= idle;              -- Revenim la
54                                     ↳ starea idle după bitul de stop
55
56     when others =>
57         state <= idle;              -- Resetare de
58                                     ↳ siguranță
59     end case;
60 end if;
61 end if;
62 end process;
63
64 -- Logica de transmisie în funcție de starea FSM-ului
65 process(state, tx_data, bit_cnt)
66 begin
67     case state is
68     when idle =>
69         tx <= '1';                  -- Linie inactivă (high)
70         tx_rdy <= '1';             -- Transmitter-ul este pregătit
71
72     when start =>
73         tx <= '0';                  -- Bitul de start (low)
74         tx_rdy <= '0';             -- Transmiterea a început, deci
75                                     ↳ transmitter-ul nu e pregătit
76
77     when bits =>
78         tx <= tx_data(bit_cnt); -- Transmiterea bitului
79                                     ↳ curent
80         tx_rdy <= '0';
81
82     when stop =>
83         tx <= '1';                  -- Bitul de stop (high)
84         tx_rdy <= '0';
85
86     when others =>
87         tx <= '1';
```


Anexa E

UART Transmitter

```
81         tx_rdy <= '0';
82     end case;
83 end process;
84
85 end Behavioral;
86
```

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.NUMERIC_STD.ALL;
4
5  entity rsa_top is
6      generic (
7          N : integer := 16  -- Lățimea în biți a mesajului criptat
8      );
9      port (
10         clk          : in std_logic;          -- Clokul principal
11         rx            : in std_logic;          -- Semnalul de
12             ↳ recepție UART
13         tx            : out std_logic;          -- Semnalul de
14             ↳ transmisie UART
15         operation_mode : in std_logic;          -- '0' pentru
16             ↳ criptare, '1' pentru decriptare
17         done          : out std_logic          -- Semnal pentru a
18             ↳ indica finalizarea procesului
19     );
20 end rsa_top;
21
22 architecture Behavioral of rsa_top is
23
24     -- Chei RSA hardcodate
25     constant PUBLIC_EXP  : std_logic_vector(N-1 downto 0) := x"0003";
26     ↳ -- Exponent public
27     constant PRIVATE_EXP : std_logic_vector(N-1 downto 0) := x"0D03";
28     ↳ -- Exponent privat
29     constant MODULUS     : std_logic_vector(N-1 downto 0) := x"C5C7";
30     ↳ -- Modul n
31
32     -- Semnale interne pentru criptare și decriptare
33     signal encrypted_out  : std_logic_vector(N-1 downto 0);
34     signal decrypted_out  : std_logic_vector(7 downto 0);
35
36     -- Semnale de stare și control
37     signal rx_data        : std_logic_vector(N-1 downto 0);    --
38     ↳ Mesajul primit (8 biți)
39     signal rx_ready       : std_logic;                          --
40     ↳ Semnal pentru a indica dacă am primit un caracter
41     signal tx_start       : std_logic;                          --
42     ↳ Semnal pentru a începe transmiterea
43     signal tx_busy        : std_logic;                          --
44     ↳ Semnal pentru a indica dacă TX este ocupat
45     signal tx_data        : std_logic_vector(N-1 downto 0);    --
46     ↳ Datele transmise
47
48     signal internal_message : std_logic_vector(N-1 downto 0);  --
49     ↳ Mesajul intern procesat (16 biți)
```

```
37
38  -- Semnale de control pentru criptare/decriptare
39  signal start_encryption : std_logic := '0';
40  signal start_decryption : std_logic := '0';
41
42  -- Semnale interne pentru finalizarea procesului
43  signal encryption_done  : std_logic := '0';
44  signal decryption_done  : std_logic := '0';
45
46  -- Semnal local pentru a sincroniza `operation_mode`
47  signal local_operation_mode : std_logic := '0';
48
49  begin
50
51  -- Sincronizarea semnalului `operation_mode`
52  process (clk)
53  begin
54      if rising_edge(clk) then
55          local_operation_mode <= operation_mode;
56      end if;
57  end process;
58
59  -- Logica principală de start pentru criptare/decriptare
60  process (clk)
61  begin
62      if rising_edge(clk) then
63          start_encryption <= '0';
64          start_decryption <= '0';
65          if local_operation_mode = '0' then -- Modul de criptare
66              if rx_ready = '1' then
67                  internal_message <= (others => '0');
68                  internal_message <= rx_data;
69                  start_encryption <= '1'; -- Începem criptarea
70              end if;
71          elsif local_operation_mode = '1' then -- Modul de
72              ↪ decriptare
73              if rx_ready = '1' then
74                  internal_message <= (others => '0');
75                  internal_message <= rx_data;
76                  start_decryption <= '1'; -- Începem decriptarea
77              end if;
78          end if;
79      end if;
80  end process;
81
82  -- Instantierea modulului de criptare
83  encryption_inst: entity work.encryption_top
      generic map (
```

```
84         N => N
85     )
86     port map (
87         clk          => clk,
88         reset        => '0',    -- Resetul nu este folosit în acest
            ↳ exemplu
89         start        => start_encryption,
90         message_in   => internal_message(7 downto 0),    --
            ↳ Trimitem doar cei 8 biți necesari
91         exponent     => PUBLIC_EXP,
92         modulus      => MODULUS,
93         encrypted_out => encrypted_out,
94         done         => encryption_done
95     );
96
97     -- Instanțierea modului de decriptare
98     decryption_inst: entity work.decryption_top
99         generic map (
100             N => N
101         )
102         port map (
103             clk          => clk,
104             reset        => '0',
105             start        => start_decryption,
106             encrypted_in => internal_message,
107             private_exp  => PRIVATE_EXP,
108             modulus      => MODULUS,
109             message_out  => decrypted_out,
110             done         => decryption_done
111         );
112
113     -- Instanțierea modului UART Receiver (pentru a primi datele)
114     uart_rx : entity work.uart_receiver
115         port map (
116             clk          => clk,
117             rst          => '0',    -- Nu se folosește un reset explicit
118             baud_en     => '1',    -- Se presupune că viteza este
            ↳ activată
119             rx          => rx,
120             rx_data     => rx_data,
121             rx_rdy      => rx_ready
122         );
123
124     -- Instanțierea modului UART Transmitter (pentru a trimite
            ↳ datele)
125     uart_tx : entity work.uart_transmitter
126         port map (
127             clk          => clk,
```

```
128         rst      => '0',      -- Nu se folosește un reset explicit
129         baud_en => '1',      -- Se presupune că viteza este
           ↳ activată
130         tx_en    => tx_start,
131         tx_data  => tx_data,  -- Trimitem datele în funcție de
           ↳ modul
132         tx       => tx,
133         tx_rdy   => tx_busy
134     );
135
136     -- Controlul procesului de transmitere și finalizare
137     process(clk)
138     begin
139         if rising_edge(clk) then
140             tx_start <= '0';
141             done <= '0';
142             if encryption_done = '1' then
143                 tx_start <= '1';
144                 tx_data <= encrypted_out;
145                 done <= '1';
146             elsif decryption_done = '1' then
147                 tx_start <= '1';
148                 tx_data(N-1 downto 8) <= (others => '0');
149                 tx_data(7 downto 0) <= decrypted_out;
150                 done <= '1';
151             end if;
152         end if;
153     end process;
154
155     end Behavioral;
```

Schema detaliată




Figura 1: Schema detaliată a arhitecturii

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  library IEEE;
5  use IEEE.STD_LOGIC_1164.ALL;
6  use STD.TEXTIO.ALL;
7  use IEEE.STD_LOGIC_TEXTIO.ALL;
8  use IEEE.NUMERIC_STD.ALL;
9
10 entity testbench_encryption is
11 end testbench_encryption;
12
13 architecture Tb of testbench_encryption is
14
15     component encryption_top is
16         generic (
17             N : integer := 16
18         );
19         port (
20             clk          : in std_logic;
21             reset         : in std_logic;
22             start         : in std_logic;
23             message_in    : in std_logic_vector(7 downto 0);
24             exponent      : in std_logic_vector(N-1 downto 0);
25             modulus       : in std_logic_vector(N-1 downto 0);
26             encrypted_out : out std_logic_vector(N-1 downto 0);
27             done          : out std_logic
28         );
29     end component;
30
31     constant T : time := 20 ns;
32
33     signal clk, reset, start : std_logic := '0';
34     signal message_in : std_logic_vector(7 downto 0) := (others =>
35         ↪ '0');
36     signal exponent : std_logic_vector(15 downto 0) :=
37         ↪ "0000000000000011"; -- Exponent public (e = 3)
38     signal modulus : std_logic_vector(15 downto 0) :=
39         ↪ "0000000000110111"; -- Modulul public (n = 55)
40     signal encrypted_out : std_logic_vector(15 downto 0);
41     signal done : std_logic := '0';
42
43     signal processing_done : std_logic := '0';
44
45 begin
46
47     -- Instantiarea modulului de criptare
48     dut: encryption_top
```

```
46     generic map (
47         N => 16
48     )
49     port map (
50         clk          => clk,
51         reset        => reset,
52         start        => start,
53         message_in   => message_in,
54         exponent      => exponent,
55         modulus       => modulus,
56         encrypted_out => encrypted_out,
57         done          => done
58     );
59
60     clk <= not clk after T/2;
61     reset <= '0';
62     start <= '1';
63
64     -- Citirea din input.txt și procesarea caracter cu caracter
65     process(clk)
66         file input_file : text open read_mode is
67             ↪ "C:\Users\Maria\Desktop\new_RSA_encryption\input.txt";
68         variable line_in : line;
69         variable char : character;
70         file output_file : text open write_mode is
71             ↪ "C:\Users\Maria\Desktop\new_RSA_encryption\encrypted.txt";
72         variable line_out : line;
73         variable character_code : integer;
74         variable encrypted_value : std_logic_vector(15 downto 0);
75     begin
76         if rising_edge(clk) then
77             while not endfile(input_file) loop
78                 readline(input_file, line_in);
79
80                 for i in line_in'range loop
81                     -- Citire caracter din linia curentă
82                     char := line_in(i);
83
84                     -- Conversie caracter în valoarea sa ASCII
85                     ↪ (folosind character'val pentru codificare)
86                     character_code := character'pos(char);
87
88                     -- Conversie în std_logic_vector de 8 biți
89                     message_in <=
90                         ↪ std_logic_vector(to_unsigned(character_code,
91                         ↪ 8));
92
93                     -- Pornește procesul de criptare
```


Anexa H

Testbench criptare

```
89         start <= '1';
90
91         -- Așteaptă finalizarea criptării
92         -- Salvare rezultat criptat
93         encrypted_value := encrypted_out;
94
95         -- Scriere în fișierul de ieșire
96         write(line_out, encrypted_value);
97         writeline(output_file, line_out);
98     end loop;
99 end loop;
100 end if;
101
102     file_close(input_file);
103     file_close(output_file);
104     processing_done <= '1';
105
106     report "Criptarea a fost finalizata!";
107
108 end process;
109
110
111 end Tb;
```

Anexa I

Testbench decriptare

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.NUMERIC_STD.ALL;
4  use STD.TEXTIO.ALL;
5  use IEEE.STD_LOGIC_TEXTIO.ALL;
6
7  entity testbench_decryption is
8  end testbench_decryption;
9
10 architecture Tb of testbench_decryption is
11
12     -- Componenta de decriptare
13     component decryption_top is
14         generic (
15             N : integer := 16 -- Dimensiunea (N) a exponentului și a
16                 ↪ modulului
17         );
18         port (
19             clk          : in std_logic;
20             reset        : in std_logic;
21             start        : in std_logic;
22             encrypted_in  : in std_logic_vector(N-1 downto 0); --
23                 ↪ Mesajul criptat
24             private_exp   : in std_logic_vector(N-1 downto 0); --
25                 ↪ Exponentul privat
26             modulus       : in std_logic_vector(N-1 downto 0); --
27                 ↪ Modulul public
28             message_out   : out std_logic_vector(7 downto 0); --
29                 ↪ Mesajul decriptat
30             done          : out std_logic --
31                 ↪ Semnal de terminare
32         );
33     end component;
34
35     constant T : time := 20 ns;
36
37     signal clk, reset, start : std_logic := '0';
38     signal encrypted_in : std_logic_vector(15 downto 0) :=
39         ↪ "0000000000110111"; -- Exemplu de mesaj criptat
40     signal private_exp : std_logic_vector(15 downto 0) :=
41         ↪ "0000000000001011"; -- Exemplu de exponent privat (d = 11)
42     signal modulus : std_logic_vector(15 downto 0) :=
43         ↪ "0000000000110111"; -- Modulul public (n = 55)
44     signal message_out : std_logic_vector(7 downto 0);
45     signal done : std_logic := '0';
46
47     -- Fișiere pentru input și output
48     signal processing_done : std_logic := '0';
```

Anexa I

Testbench decriptare

```
40
41 begin
42
43     -- Instanțierea componentelor
44     dut: decryption_top
45         generic map (
46             N => 16    -- Dimensiunea (N)
47         )
48         port map (
49             clk          => clk,
50             reset        => reset,
51             start        => start,
52             encrypted_in => encrypted_in,
53             private_exp  => private_exp,
54             modulus      => modulus,
55             message_out  => message_out,
56             done         => done
57         );
58
59     -- Generarea semnalului de ceas
60     clk <= not clk after T/2;
61     reset <= '0';
62     start <= '1';
63
64     -- Citirea din fișierul de intrare și procesarea caracter cu
65     ↳ caracter
66     process(clk)
67         file input_file : text open read_mode is
68             ↳ "C:\\Users\\Maria\\Desktop\\new_RSA_encryption\\encrypted.txt";
69         variable line_in : line;
70         variable encrypted_char : std_logic_vector(15 downto 0);
71         file output_file : text open write_mode is
72             ↳ "C:\\Users\\Maria\\Desktop\\new_RSA_encryption\\decrypted.txt";
73         variable line_out : line;
74         variable decrypted_character : integer;
75     begin
76         if rising_edge(clk) then
77             while not endfile(input_file) loop
78                 readline(input_file, line_in);
79
80                 for i in line_in'range loop
81                     -- Citirea caracterului criptat din fișierul de
82                     ↳ intrare
83                     encrypted_char := line_in(i);
84
85                     -- Procesul de decriptare
86                     encrypted_in <= encrypted_char;    -- Intrare
87                     ↳ criptată
```

Anexa I

Testbench decriptare

```
83
84         -- Pornește procesul de decriptare
85         start <= '1';
86
87         -- Așteaptă finalizarea decriptării
88         if done = '1' then
89             -- Conversie din std_logic_vector în caracter
90             ↪ ASCII
91             decrypted_character :=
92                 ↪ to_integer(unsigned(message_out));
93
94             -- Scrierea caracterului decriptat în
95             ↪ fișierul de ieșire
96             write(line_out,
97                 ↪ character'val(decrypted_character));
98             writeline(output_file, line_out);
99
100             end if;
101         end loop;
102     end loop;
103 end if;
104
105     file_close(input_file);
106     file_close(output_file);
107     processing_done <= '1';
108
109     report "Decriptarea a fost finalizata!";
110 end process;
111
112 end Tb;
```

Anexa J

Înmulțire montgomerică

```
1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity montgomery_mult is
6      generic (
7          N : integer := 6 -- Numărul de biți pentru operanzi
8      );
9      port (
10         clk : in std_logic; -- Semnal de ceas
11         resetare : in std_logic; -- Semnal de reset
12         start : in std_logic; -- Semnal de start pentru începerea
            ↪ înmulțirii
13         a : in std_logic_vector(N-1 downto 0); -- Primul operand
14         b : in std_logic_vector(N-1 downto 0); -- Al doilea operand
15         mod_n : in std_logic_vector(N-1 downto 0); -- Modulul N
16         rezultat : out std_logic_vector(2*N-1 downto 0); --
            ↪ Rezultatul final
17         gata : out std_logic -- Semnal care indică finalizarea
            ↪ înmulțirii
18     );
19 end entity montgomery_mult;
20
21 architecture Behavioral of montgomery_mult is
22     type stare_t is (ASTEPTARE, CALCUL, FINALIZARE, AFISARE,
            ↪ SUPLIMENTAR); -- Stările FSM
23     signal stare : stare_t; -- Starea curentă a FSM
24     signal produs : unsigned(2*N downto 0); -- Produsul parțial
25     signal multiplicand : unsigned(2*N downto 0); -- Deînmulțitul
            ↪ extins la 2*N+1 biți
26     signal multiplicator : unsigned(N-1 downto 0); -- Înmulțitorul
27     signal contor : integer range 0 to N; -- Contor pentru iterații
28     signal mod_n_unsigned : unsigned(N downto 0); -- Modulul N în
            ↪ format unsigned
29 begin
30     -- Conversia mod_n la format unsigned pentru a facilita
            ↪ operațiile
31     mod_n_unsigned <= unsigned('0' & mod_n);
32
33     process(clk, resetare)
34     begin
35         if resetare = '1' then -- Resetare asincronă
36             stare <= ASTEPTARE;
37             produs <= (others => '0');
38             multiplicand <= (others => '0');
39             multiplicator <= (others => '0');
40             contor <= 0;
41             gata <= '0';
```

```

42     elsif rising_edge(clk) then
43         case stare is
44             when ASTEPTARE =>
45                 if start = '1' then -- Dacă semnalul de start
46                     este activat
47                     stare <= CALCUL;
48                     produs <= (others => '0');
49                     multiplicand <= '0' & resize(unsigned(a),
50                         2*N); -- Extindem a la 2*N+1 biți
51                     multiplicator <= unsigned(b); -- Convertim b
52                         la format unsigned
53                     contor <= 0;
54                     gata <= '0';
55                 end if;
56
57             when CALCUL =>
58                 -- Dacă LSB al multiplicatorului este 1, adăugăm
59                 la produs
60                 if multiplicator(0) = '1' then
61                     produs <= produs + multiplicand;
62                     -- Verificăm dacă produsul a depășit modulul
63                     N și aplicăm scăderea
64                     if produs >= mod_n_unsigned then
65                         produs <= produs - mod_n_unsigned;
66                     end if;
67                 end if;
68
69                 -- Deplasare la stânga pentru multiplicand și la
70                 dreapta pentru multiplicator
71                 multiplicand <= shift_left(multiplicand, 1);
72                 multiplicator <= shift_right(multiplicator, 1);
73                 contor <= contor + 1;
74
75                 -- După ce contorul ajunge la N, trecem la
76                 finalizare
77                 if contor = N-1 then
78                     stare <= FINALIZARE;
79                 end if;
80
81             when FINALIZARE =>
82                 -- În finalizare, verificăm din nou dacă produsul
83                 este în domeniul modulului N
84                 if produs >= mod_n_unsigned then
85                     produs <= produs - ('0' & mod_n_unsigned);
86                 end if;
87
88                 stare <= AFISARE;

```

Anexa J

Înmulțire montgomerică

```
82         when AFISARE =>
83             -- În această stare, menținem rezultatul și
84             ↪ activăm semnalul gata
85             gata <= '1';
86             rezultat <= std_logic_vector(produs(2*N-1 downto
87             ↪ 0)); -- Atribuim rezultatul final
88             stare <= SUPLIMENTAR;
89
90         when SUPLIMENTAR =>
91             -- Stare suplimentara pentru propagarea
92             ↪ rezultatelor
93             stare <= ASTEPTARE;
94
95         when others =>
96             stare <= ASTEPTARE;
97     end case;
98
99     end if;
100 end process;
101 end architecture Behavioral;
```

Anexa K

Exponențiere binară

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.NUMERIC_STD.ALL;
4
5  entity binary_exp is
6      generic (
7          N : integer := 6 -- Dimensiunea biților pentru operanzi
8      );
9      port (
10         clk      : in  std_logic;
11         reset     : in  std_logic;
12         start     : in  std_logic;
13         base      : in  std_logic_vector(N-1 downto 0); -- Baza
14         exp       : in  std_logic_vector(N-1 downto 0); -- Exponentul
15         modulus   : in  std_logic_vector(N-1 downto 0); -- Modulul
16         result    : out std_logic_vector(2*N-1 downto 0); --
17             ↪ Rezultatul (base^exp) mod modulus
18         done      : out std_logic -- Indicator de finalizare
19     );
20 end binary_exp;
21
22 architecture Behavioral of binary_exp is
23     -- Semnale interne
24     signal a, b, p : std_logic_vector(N-1 downto 0); -- Registre
25     ↪ temporare
26     signal exp_copy : std_logic_vector(N-1 downto 0); -- Copie a
27     ↪ exponentului
28     signal state     : integer range 0 to 6 := 0; -- Starea FSM
29     signal r2_mod    : std_logic_vector(N-1 downto 0); -- Precalculat
30     ↪ R^2 mod modulus
31     signal start_temp : std_logic; -- Semnal temporar pentru start
32
33     -- Semnale pentru ieșirile multiplicatorului Montgomery
34     signal montgomery_out : std_logic_vector(2*N-1 downto 0);
35     signal mont_done      : std_logic;
36
37     -- Definire vector zero
38     constant ZERO_VECTOR : std_logic_vector(2*N-1 downto 0) :=
39     ↪ (others => '0');
40
41     -- Instanțierea componentei de multiplicare Montgomery
42     component montgomery_mult
43         generic (
44             N : integer := 4 -- Dimensiunea biților, să corespundă cu
45             ↪ entitatea `binary_exp`
46         );
47         port (
48             clk : in std_logic;
```


Anexa K

Exponențiere binară

```
43     resetare : in std_logic;
44     start : in std_logic;
45     a : in std_logic_vector(N-1 downto 0); -- Primul operand
46     b : in std_logic_vector(N-1 downto 0); -- Al doilea
        ↳ operand
47     mod_n : in std_logic_vector(N-1 downto 0); -- Modulul
48     rezultat : out std_logic_vector(2*N-1 downto 0); --
        ↳ Rezultatul multiplicării Montgomery
49     gata : out std_logic -- Indicator de finalizare
50 );
51 end component;
52
53 begin
54     -- Instanțierea multiplicatorului Montgomery
55     mont_mult : montgomery_mult
56         generic map (
57             N => N -- Dimensiunea bitilor, identică cu `binary_exp`
58         )
59         port map (
60             clk => clk,
61             resetare => reset,
62             start => start_temp,           -- Semnal temporar de start
63             a => a,                         -- Primul operand
64             b => b,                         -- Al doilea operand
65             mod_n => modulus,               -- Modulul de reducere
66             rezultat => montgomery_out,    -- ieșirea multiplicării
        ↳ Montgomery
67             gata => mont_done               -- Indicator de finalizare
        ↳ multiplicare
68         );
69
70     -- FSM pentru exponențiere binară cu multiplicare Montgomery
71     process(clk, reset)
72     begin
73         if reset = '1' then
74             state <= 0;
75             result <= ZERO_VECTOR; -- Rezultat inițializat la zero
76             done <= '0';
77             start_temp <= '0';
78         elsif rising_edge(clk) then
79             case state is
80                 when 0 => -- Starea de inițializare
81                     if start = '1' then
82                         exp_copy <= exp; -- Inițializăm exponentul
83                         a <= base;       -- Inițializăm baza
84                         p <= r2_mod;     -- Inițializăm P cu R^2 mod
        ↳ modulus
85                         start_temp <= '1'; -- Pornim multiplicarea
```

```
86         state <= 1;
87     else
88         start_temp <= '0';
89     end if;
90
91     when 1 => -- Conversie baza în domeniul Montgomery
92         if mont_done = '1' then
93             a <= montgomery_out(N-1 downto 0); -- Baza în
94             ↪ domeniul Montgomery
95             p <= (others => '0'); -- Inițializăm P la 1
96             ↪ Montgomery
97             p(0) <= '1';
98             start_temp <= '0'; -- Resetare start_temp
99             state <= 2;
100         end if;
101
102     when 2 => -- Buclă pentru exponentiere
103         if exp_copy(N-1) = '1' then
104             b <= p; -- Dacă bitul este 1, setăm B la P
105             state <= 3;
106         else
107             b <= p; -- Altfel, pătratul lui P în starea
108             ↪ următoare
109             state <= 4;
110         end if;
111         exp_copy <= '0' & exp_copy(N-1 downto 1); --
112         ↪ Shift stânga exponent
113
114     when 3 => -- Înmulțirea Montgomery pentru P * A
115         if mont_done = '1' then
116             p <= montgomery_out(N-1 downto 0); --
117             ↪ Actualizăm P
118             start_temp <= '0'; -- Resetare start_temp
119             state <= 4;
120         end if;
121
122     when 4 => -- Pătratul lui P
123         if mont_done = '1' then
124             p <= montgomery_out(N-1 downto 0); --
125             ↪ Actualizăm P
126             -- Verificare finalizare exponentiere
127             if exp_copy = ZERO_VECTOR then
128                 state <= 5; -- Finalizare
129             else
130                 state <= 2; -- Continuă bucla
131             end if;
132         end if;
133     end if;
```

Anexa K

Exponențiere binară

```
128         when 5 => -- Conversie în afara domeniului Montgomery
129             b <= (others => '0');
130             b(0) <= '1'; -- Setăm B la 1 Montgomery
131             a <= p;      -- Atribuim lui A valoarea finală a
               ↳ lui P
132             state <= 6;
133
134         when 6 => -- Multiplicarea finală Montgomery pentru
               ↳ ieșire
135             if mont_done = '1' then
136                 result <= montgomery_out; -- Rezultatul final
137                 done <= '1';
138                 start_temp <= '0'; -- Resetare start_temp
139                 state <= 0; -- Revenire la starea de
               ↳ inițializare
140             end if;
141
142         when others =>
143             state <= 0; -- Resetare în caz de stare
               ↳ necunoscută
144         end case;
145     end if;
146 end process;
147 end Behavioral;
```

```
1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity rom_encoding is
6      generic (
7          N : integer := 6  -- Number of bits per encoded character
8      );
9      port (
10         addr : in std_logic_vector(N-1 downto 0);  -- Address to
11             ↪ access ROM (0-35 for '0'-'9', 'a'-'z')
12         data : out std_logic_vector(N-1 downto 0)  -- Output the
13             ↪ encoded value (6-bit encoding)
14     );
15 end rom_encoding;
16
17 -- Architecture Definition for the ROM
18 architecture Behavioral of rom_encoding is
19     -- Define the ROM array with 36 entries (for 0-9 and a-z)
20     type rom_type is array (0 to 35) of std_logic_vector(N-1 downto
21         ↪ 0);
22     signal rom : rom_type := (
23         -- Encoding for characters '0' to '9' (ASCII values for
24         ↪ '0'-'9' converted to 6-bit values)
25         "000000", "000001", "000010", "000011", "000100",  -- '0' to
26         ↪ '4'
27         "000101", "000110", "000111", "001000", "001001",  -- '5' to
28         ↪ '9'
29
30         -- Encoding for characters 'a' to 'z' (ASCII values for
31         ↪ 'a'-'z' converted to 6-bit values)
32         "001010", "001011", "001100", "001101", "001110",  -- 'a' to
33         ↪ 'e'
34         "001111", "010000", "010001", "010010", "010011",  -- 'f' to
35         ↪ 'j'
36         "010100", "010101", "010110", "010111", "011000",  -- 'k' to
37         ↪ 'o'
38         "011001", "011010", "011011", "011100", "011101",  -- 'p' to
39         ↪ 't'
40         "011110", "011111", "100000", "100001", "100010",  -- 'u' to
41         ↪ 'y'
42         "100011"                                             -- 'z'
43     );
44
45 begin
46     process (addr)
47     begin
48         -- Use the address to select the data from the ROM
49     end process;
50 end Behavioral;
```

Anexa H

Memorie ROM

```
37         data <= rom(to_integer(unsigned(addr)));  
38     end process;  
39 end Behavioral;
```

Referințe

- [1] Daniel J. Bernstein, *Introduction to Modern Cryptography*, Springer, 2012.
- [2] S. Goldwasser și S. Micali, „Probabilistic encryption how to play mental poker”, în *Journal of Computer and System Sciences* 28.2 (1989), pp. 270–299.
- [3] Texas Instruments, *Introduction to UART Communication*, <https://www.ti.com/lit/an/slaa734/slaa734.pdf>, 2023.
- [4] Maxim Integrated, *UART Communication Protocols: Theory and Applications*, <https://www.maximintegrated.com/documents/tutorials/7/746.html>, 2023.
- [5] M. Knezevic și et al., „Efficient Hardware Implementations of RSA”, în *IEEE Transactions on Computers* 60.7 (2011), pp. 920–930.
- [6] D. E. Knuth, *The Art of Computer Programming, Volume 2: Seminumerical Algorithms*, 3rd, Reading, MA, USA: Addison-Wesley, 1997.
- [7] P. L. Montgomery, „Modular Multiplication Without Trial Division”, în *Mathematics of Computation* 44.170 (1985), pp. 519–521.
- [8] A. Nascimento și K. Katsini, „Emerging Trends in Cryptography for IoT Security”, în *IoT Security Journal* 5.3 (2020), pp. 45–55.
- [9] R. L. Rivest, A. Shamir și L. Adleman, „A Method for Obtaining Digital Signatures and Public-Key Cryptosystems”, în *Communications of the ACM* 21.2 (1978), pp. 120–126.
- [10] Freescale Semiconductor, *UART Communication Protocol in Embedded Systems*, rap. teh., Technical Report, 2014.
- [11] Victor Shoup, *A Computational Introduction to Number Theory and Algebra*, Cambridge University Press, 2019.
- [12] William Stallings, *Cryptography and Network Security: Principles and Practice*, Pearson, 2016.
- [13] National Institute of Standards și Technology, *Post-Quantum Cryptography Standards*, <https://www.nist.gov/news-events/news/2022/05/nist-announces-final-selection-post-quantum-cryptography-algorithms>, 2022.
- [14] Douglas R. Stinson, *Cryptography: Theory and Practice*, CRC Press, 2006.
- [15] Alan Turing, *Quantum Computing and Cryptography: Current Trends and Challenges*, Springer, 2023.