Prototipo de microcontrolador de aplicación específica

Práctica II


LCSE Curso 2013-2014

Indice

- ✓ Introducción
 - Objetivos
 - · Componentes del sistema
- Descripción de los comandos del terminal
- Descripción de la arquitectura e interfaz externa
- Descripción funcional de los bloques del sistema
 - Interfaz RS232
 - Memoria RAM
 - Controlador DMA
 - Unidad Aritmético-Lógica
 - ROM de programa
 - Unidad de control
- ✓ Instrucciones del procesador



- Escrito en VHDL
- Implementado sobre FPGA Xilinx Spartan 2E



Introducción: componentes

- Periféricos gestionados
 - 8 interruptores ON/OFF
 - 10 actuadores de nivel
 - Un termostato
- ✓ Interfaz serie (RS232) de comunicación
 - μcontrolador recibe órdenes a través de línea RS232
 - μcontrolador envía información por línea RS232
- Recepción y envío de datos
 - · Controlado por DMA
 - Toma control buses
 - Almacena o lee datos en/de RAM
 - Necesario protocolo comunicación DMA-μcontrolador

Comandos del terminal (I)


Comando	Parámetro 1	Parámetro 2	Descripción
I	07	0, 1	Selecciona un interruptor de los 8 existentes y
			lo enciende (1) o lo apaga (0)
A	09	09	Selecciona uno de los 10 actuadores y le
			asigna un valor de apertura de 0 a 9
T	1, 2	09	Carga el valor del termostato a una
			temperatura entre 10 y 29 grados
S	I, A, T	09	Solicita información al procesador sobre el
			estado de alguno de los periféricos

5

Comandos del terminal (y II)

- Decodificación de comandos del terminal
 - Los comandos del terminal se procesan mediante **programa** en el μcontrolador
 - Se proporcionará:
 - Programa para interpretar los comandos del terminal
 → almacenado en ROM
 - Compilador-ensamblador (uso opcional)

Arquitectura e interfaz externa



Interfaz RS-232 (I)

- ✓ RX y TX a 115200 bps.
- ✓ Formato trama: 8 bits datos, sin paridad, bit parada
- ✓ FIFO 64 bytes para almacenamiento datos recibidos
- ✓ Indicadores de memoria llena y memoria vacía
- ✓ Entrega de datos recibidos (recepción):
 - Interfaz paralela y síncrona (línea de Data_Read)
- ✓ Captura de dato (transmisión):
 - Interfaz asíncrona
 - Línea de validación de datos (Valid_D) y de reconocimiento de carga (ACK_in)
 - Línea de estado del transmisor (TX_RDY)

Interfaz RS-232 (y II)

LÍNEA	SENTIDO	FUNCIÓN	
Reset	Entrada	Reset asíncrono y activo a nivel bajo.	
Clk	Entrada	Reloj del sistema.	
Data_in [70]	Entrada	Entrada de los datos que el sistema cliente desea enviar.	
		Bit más significativo en la posición 7.	
Valid_D	Entrada	Validación del dato de entrada por parte del sistema	
		cliente. Activa a nivel bajo.	
ACK_in	Salida	Reconocimiento del dato para transmitir. Activa a nivel	
		bajo, se activa al guardar un nuevo dato válido y se	
		desactiva al desactivarse Valid_D.	
TX_RDY	Salida	Transmisor está disponible. Activa a nivel alto.	
TD	Salida	Línea de transmisión RS232.	
RD	Entrada	Línea de recepción RS232.	
Data_out [70]	Salida	Datos de salida de la FIFO interna del subsistema	
		receptor. Bit más significativo en la posición 7.	
Data_read	Entrada	Petición del sistema cliente de lectura de un nuevo dato	
		de los recibidos y almacenados. Activa a nivel alto y	
		síncrona con el reloj.	
Full	Salida	Indica que la memoria interna del subsistema receptor	
		está llena. Activa a nivel alto.	
Empty	Salida	Indica que la memoria interna del subsistema receptor	
		está vacía. Activa a nivel alto.	

9

Mapa de memoria (I)

Dirección	Alias	Función
0x00	DMA RX Buffer (MSB)	Byte más significativo de la reserva para el
		controlador DMA (recepción)
0x01	DMA RX Buffer	Byte intermedio de la reserva para el
		controlador DMA (recepción)
0x02	DMA RX Buffer (LSB)	Byte menos significativo de la reserva para el
	= = = , , , ,	controlador DMA (recepción)
0x03	NEW INST	Flag que indica la llegada de un nuevo comand
	_	por la línea serie
0x04	DMA_TX_Buffer (MSB)	Byte más significativo de la reserva para el
		controlador DMA (transmisión)
0x05	DMA_TX_Buffer (LSB)	Byte menos significativo de la reserva para el
		controlador DMA (transmisión)
0x06		
	Reservado	Para posterior ampliación
0x0F		
0x10		
	SWITCH(07)	Zona de control de interruptores
0x17		
0x18		
	Reservado	Para posterior ampliación
0x1F		
0x20		
	LEVER(09)	Zona de control de actuadores
0x29		
0x2A		
	Reservado	Para posterior ampliación
0x30		
0x31	T_STAT	Temperatura fijada en el termostato
0x32		
	Reservado	Para posterior ampliación
0x3F		
0x40		
	GP_RAM	Memoria de propósito general
Ov EE		Ī

Mapa de memoria (y II): interfaz

Línea	Sentido	Descripción	
Reset	Entrada	Reset asíncrono a nivel bajo para los registros de uso	
		específico de la RAM	
Clk	Entrada	Reloj principal del sistema (20MHz)	
Databus[70]	Bidireccional	Bus de datos del sistema	
Address[70]	Entrada	Direcciones del bus de datos	
CS	Entrada	'Chip Select'	
Write_en	Entrada	Habilitación de escritura (activa junto con el flanco de	
		subida del reloj)	
OE	Entrada	Habilitación de lectura	
Switches[70]	Salida	Estado de los interruptores	
Temp_L[60]	Salida	dígito más bajo del valor de la temperatura del termostato	
		(formato 7 segmentos)	
Temp_H[60]	Salida	dígito más bajo del valor de la temperatura del termostato	
		(formato 7 segmentos)	

11

Controlador de DMA (I): funcionalidad

- ✓ Volcar a memoria los datos llegados a la interfaz RS232
 - · Pedir buses al procesador principal
 - Cargar los bytes de la interfaz física RS232 en las direcciones de memoria habilitadas al efecto (3 bytes: 0x00 a 0x02)
 - Escribir el valor 0xFF en el registro NEW_INST de la RAM
- Cargar en la interfaz física de transmisión serie los datos que se han de enviar al PC
 - Comandos de 2 bytes (0x04 y 0x05)
 - Comienzo de emisión iniciado con una instrucción especial del procesador:
 - Pone a '1' un registro interno del controlador DMA
 - Este registro debe volver al estado '0' al finalizar la transmisión

Controlador de DMA (II): interfaz

Línea	Sentido	Descripción
Reset	Entrada	Reset asíncrono y activo a nivel bajo
Clk	Entrada	Reloj principal del sistema (20MHz)
RCVD_Data[70]	Entrada	Dato recibido por la línea 232
RX_Full	Entrada	Señal de estatus de la memoria interna del receptor
RX_Empty	Entrada	Señal de estatus de la memoria interna del receptor
Data_Read	Salida	Petición de lectura de un nuevo dato de los recibidos
ACK_out	Entrada	Señal de reconocimiento de llegada de datos al Transmisor RS232
TX_RDY	Entrada	Estatus de la máquina de transmisión serie
Valid_D	Salida	Validación del dato enviado al transmisor RS232
TX_Data [70]	Salida	Dato para enviar por línea serie
Address [70]	Salida	Direcciones del bus de datos del sistema
Databus [70]	Bidireccional	Bus de datos del sistema
CS	Salida	'Chip select' de la RAM
Write_en	Salida	Habilitación de escritura para la RAM
OE	Salida	Habilitación de la salida de la RAM
DMA_RQ	Salida	Petición de buses al procesador principal
DMA_ACK	Entrada	Reconocimiento y préstamo de buses por parte
		Del procesador principal
Send_comm	Entrada	Señal de comienzo de envío de datos, controlada
		Por el procesador principal
READY	Salida	Señal a nivel alto únicamente cuando el procesador
		se encuentre totalmente ocioso (Idle)

10

DMA (y III): secuencia de operaciones


Recepción

- 1. Controlador coloca un '1' en la línea DMA_RQ
- El procesador concede los buses y coloca un '1' en la línea DMA_ACK
- 3. Controlador realizar la escritura en la RAM de acuerdo con la temporización que ésta ofrece
- Controlador coloca un '0' en la línea DMA_RQ para devolver el control de los buses al procesador
- El procesador coloca un '0' en la línea DMA_ACK y continúa la ejecución

Transmisión

- El procesador pone a '1' la línea SEND_comm, lo que fuerza que la línea READY se coloque a nivel bajo inmediatamente
- Controlador realiza la transmisión de los 2 bytes, uno tras otro (está en posesión de los buses)
- Terminada la transmisión de los datos, el controlador coloca a nivel alto la línea READY
- 4. El procesador puede retirar la petición de transmisión





Unidad Aritmético-Lógica (y II): interfaz

Línea	Sentido	Descripción	
Reset	Entrada	Asíncrono y activo a nivel bajo. Inicializa todos los	
		registros internos a 0x00	
Clk	Entrada	Reloj principal del sistema, 20MHz	
Alu_op[50]	Entrada	Bus de microinstrucciones del procesador. La ALU	
_		permite hasta 64 operaciones, en el este prototipo sólo se	
		implementarán algunas	
Databus	Bidireccional	Bus de datos del sistema	
Index_Reg	Salida	Conexión directa del registro de índice a la unidad	
		decodificadora	
FlagZ	Salida	Flag de cero	
FlagC	Salida	Flag de acarreo	
FlagN	Salida	Flag de acarreo en 'nibble'	
FlagE	Salida	Flag de error	

ROM de programa

- Almacena el programa que ejecutará el μcontrolador
- ✓ Las instrucciones son de longitud variable:
 - 1 ó 2 palabras de 12 bits
 - Primera palabra define la funcionalidad
 - Segunda palabra define constantes o direcciones de memoria en instrucciones que lo requieran
 - Por ejemplo en una instrucción de salto

Línea	Sentido	Descripción
INS_Addr[110]	Entrada	Bus de direcciones de la ROM de programa
INS_Bus[110]	Salida	Bus de instrucciones

17

Unidad de control (I): secuencia de operaciones

- 1. Si el DMA pide buses:
 - Concedérselos inmediatamente
 - Detenerse hasta que el DMA acabe su acceso a memoria
- 2. Recoger una palabra de la memoria (Fetch)
- 3. Decodificar la instrucción correspondiente (Decode)
 - LCSE.vhd define constantes para instrucciones
- 4. Ejecutar la instrucción (Execute):
 - Recoger una nueva palabra (si es necesario)
 - · Generar las microinstrucciones adecuadas
- 5. Regresar al estado inicial

Unidad de control (II): componentes

- ✓ Autómata de control
 - Fetch, decode, execute...
- Componentes auxiliares
 - Contador de programa:
 - Dirección en ROM de la próxima instrucción
 - Registro de instrucciones:
 - Copia interna de la instrucción que se está ejecutando

19

Unidad de control (y III): interfaz

Línea	Sentido	Descripción
Reset	Entrada	Asíncrono y activo a nivel bajo
Clk	Entrada	Reloj principal del sistema, 20MHz
ROM_Data[110]	Entrada	Bus de datos de la memoria del programa
ROM_Addr[110]	Salida	Bus de direcciones de la memoria de programa
RAM_Addr	Salida	Bus de direcciones de la memoria de datos
RAM_CS	Salida	'Chip select' de la RAM
RAM_Write	Salida	Microinstrucción para escritura en la RAM
RAM_OE	Salida	Microinstrucción para permitir la salida de datos de
		la RAM
Databus	Bidireccional	Bus de datos del sistema
DMA_RQ	Entrada	Línea de petición de buses del controlador DMA
DMA_ACK	Salida	Microinstrucción de entrega de los buses al
		controlador DMA
SEND_comm	Salida	Microinstrucción para iniciar una transmisión por la
		línea serie
DMA_READY	Entrada	Señal de estado del controlador DMA
ALU_op[50]	Salida	Microinstrucciones con la operación parar realizar en
		la ALU
FlagZ	Entrada	Flag de cero de la ALU
FlagC	Entrada	Flag de acarreo de la ALU
FlagN	Entrada	Flag de acarreo de 'nibble' de la ALU
FlagE	Entrada	Flag de error de la ALU

Instrucciones del µcontrolador (I)

- ✓ Tipo 1, instrucciones para la ALU
 - 1 byte
 - "0000" & TYPE_1(2) & OP(6)

Nemónico	Descripción	Flags que modifica
ADD	A + B	Z, C, N
SUB	A - B	Z, C, N
SHIFTL	Gira hacia la izquierda el contenido	
	del acumulador, introduciendo un cero	
SHIFTR	Gira hacia la izquierda el contenido	
	del acumulador, introduciendo un cero	
AND	'and' lógico entre A y B	Z
OR	'or' lógico entre A y B	Z
XOR	'xor' lógico entre A y B	Z
CMPE	A = B	Z
CMPG	A > B	Z
CMPL	A < B	Z
ASCII2BIN	Convierte A del formato ASCII al binario	E
	(para números, devuelve FF si hay error)	
BIN2ASCII	Convierte A del binario al ASCII	E
	(para números menores de 0x10,	
	devuelve FF si hay error)	

21

Instrucciones del µcontrolador (II)

- ✓ Tipo 2, instrucciones de salto
 - 2 bytes
 - "0000" & TYPE_2(2) & OP(6)
 - 2º byte: destino (8 bits)

Nemónico	Parámetro	Descripción
JMP	Dirección Inmediata	Salto incondicional
	Etiqueta (#Nombre)	
JMPTrue	Dirección Inmediata	Salto si FlagZ = '1'
	Etiqueta (#Nombre)	

Instrucciones del µcontrolador (y III)

- ✓ Tipo 3, movimiento de datos
 - 1 byte si la transferencia es entre registros
 - 2 bytes en el resto de casos

Nemónico	Parámetro	Parámetro	Descripción
	Destino	Origen	
LD	.A	.ACC	Movimiento entre registros
LDI	.B		
	.INDEX		
LD	.A	Constante	Carga los registros de la ALU
	.B	[Constante]	
	.INDEX	[Dirección	
	.ACC	Inmediata]	
LDI	.A	[Constante]	Carga los registros en la ALU, utiliza el
	.B	[Dirección	registro .INDEX como índice para acceder
	.INDEX	Inmediata]	a memoria
	.ACC		
WR	Dirección		Escribe datos en memoria
	inmediata		
	Constante		
WRI	Dirección		Escribe datos en memoria, utiliza el
	inmediata		registro .INDEX como índice para acceder
	Constante		a memoria

22

Planificación

	Sistemas desarrollados
Etapa 1	RAM y decodificación de direcciones, pruebas
Etapa 2	DMA integrado con RS232 y RAM, pruebas
Etapa 3	ALU, pruebas
Etapa 4	CPU integrada con todo el resto, pruebas
Etapa 5	Simulación post-PAR, pruebas en placa