计算机组成原理(样题讲解)

厦门大学软件学院 曾文华 2019年5月31日

2016级期末考卷A卷

一、选择题(请从A、B、C、D中选择唯一的一个正确答案,15小题,每小 题1分,共15分;在答题纸填写答案时请写上每小题的对应编号)

1.在CPU中跟踪指令后续地址的寄存器是 D 。

A. MAR

B. TR

C. MDR

D. PC

2.有些计算机将一部分软件永恒地存于只读存储器中,称之为 **C** 。

A. 硬件 **B.** 软件

C. 固件 **D**. 辅助存储器

3.计算机中 B 负责指令译码。

A. 算术逻辑单元 B. 控制单元

C. 存储器译码电路 D. 输入输出译码电路

4.7	生三种集中式总线控制	训中,A方式对电路故障最敏感。
A.	链式查询	3. 计数器定时查询
C.	独立请求	D. 链式查询和独立请求
	스	
5. ₹	在三种异步迪信方式 中	Þ, <u></u> 方式速度最快。
A.	全互锁 B.	半互锁
C.	不互锁 D.	全互锁和半互锁
6. 7	生同步通信中,一个 流	总线周期的传输过程是 <u>C</u> 。
Α.	先传输数据,再传输	动地址 B. 只传输数据
C.	先传输地址,再传输	数据 D. 只传输地址
7. §	听谓三总线结构的计算	拿机是指 B 。
A.	地址总线、数据总线	法、控制总线 B. I/O总线、主存总线、DMA总线
C.	I/O总线、主存总线	、系统总线 D. 片内总线、系统总线、通信总线

8. 存取周期是指 D 。
A. 存储器的写入时间 B. 存储器进行连续写操作允许的最短间隔时间
C. 存储器的读入时间 D. 存储器进行连续读或写操作允许的最短间隔时间
9.主机和I/O设备传送数据时,采用A,主机与I/O设备是串行工作的。
A. 程序查询方式 B. 中断方式
C. DMA方式 D. 以上三种都是
10. 中断发生时,程序计数器(PC)内容的保护和更新,是由 A 完成的。
A . 硬件自动 B . 进栈指令
C. 转移指令 D. 访存指令
11. 在小数定点机中,下述说法正确的是 A 。
A. 补码能表示-1 B. 反码能表示-1
C. 原码能表示-1 D. 原码、补码、反码都能表示-1
12. 在程序的执行过程中,Cache与主存的地址映射是由C。
A. 操作系统来管理的
C. 硬件自动完成的 D. 编译器完成的
U. 澳什日 yi 元 ki 的

- **13.**设[x]_{*}=**1.**x₁x₂x₃x₄, 当满足下列<u>C</u>时, x>-1/2成立。
- $A. x_1$ 必须为 $0, x_2 \sim x_4$ 至少有一个为1
- B. x_1 必须为0, $x_2 \sim x_4$ 任意
- $C. x_1$ 必须为 $1, x_2 \sim x_4$ 至少有一个为1
- $D. x_1$ 必须为 $1, x_2 \sim x_4$ 任意
- **14.**在浮点机中,判断补码规格化形式的原则是____。
- A. 尾数的最高有效位为1,符号位任意
- B. 尾数的最高有效位为0,符号位任意
- C. 尾数的符号位与最高有效位位相同
- D. 尾数的符号位与最高有效位位不同
- 15.为了缩短指令中地址码的位数,应采用____方式。
- A. 立即数寻址 B. 间接寻址
- C. 直接寻址 D. 寄存器寻址

二、填空题(10个空,每一空1分,共10分;在答题纸填写答案时请写上每 个空格的对应编号) 1.基于 存储程序 原理的冯●诺依曼计算机工作方式的基本特点是按地址访问 并顺序执行指令。 2.层次化存储器结构设计的依据是程序访问的 局部性 原理。 3.动态RAM依据电容存储电荷的原理存储信息,因此一般在 2ms 时间内必须 刷新一次。 4.在DMA方式中,CPU与DMA控制器通常采用三种方法来分时使用主存,分别是 停止 CPU 访问主存、______周期挪用(或周期窃取)____、DMA 与 CPU 交替访问 主存。

6.在Cache的写操作时,对Cache与主存单元同时修改的方法称为<u>写直达(或存直达</u>)_法;若每次只暂时写入Cache,直到替换时才写入主存的方法称为<u>写回(或</u><u>拷回)</u>法。

7.I/O的编址方式可以分为独立编址和统一编址两大类,前者需有独立的I/O指令,后者可通过<u>访存</u>指令和I/O设备交换信息。

8.CPU在<u>指令执行周期结束</u>时刻查询中断请求信号(在开中断情况下),而在 存储器存取周期结束 时刻查询DMA的总线请求信号。 三、判断题(下列表述正确的打√,错误的打×,10小题,每小题1分,共10分; 在答题纸填写答案时请写上每小题的对应编号)

1.连接计算机与计算机之间的总线属于系统总线。(×)

2.三种集中式总线控制方式(链式查询、计数器定时查询、独立请求)中,独立请求方式响应时间最快。(▼)

3.DRAM的刷新是采用"读出"方式进行刷新。(▼)

4.采用流水线技术的机器一定是RISC计算机。 (\times)

5.采用微程序控制器的处理器称为微处理器。(×)

6.一个更高级别的中断请求一定可以中断另一个中断处理程序的执行。(×) **7.**任何十进制小数都可以用二进制数精确表示。(×) 8.指令操作数所需的数据不可能来自控制存储器。(▼) 9.寄存器间接寻址方式中,操作数在寄存器中。(×)

10.在微指令编码中,编码效率最低的是直接编码方式。 (▼)

四、名词解释(请写出下列英文缩写的中文全称,**10**小题,每**1**小题**1**分,共**10**分,在答题纸填写答案时请写上每小题的对应编号)

1、PCI 外围部件互连总线

2、AGP 加速图形端口总线

3、MIPS 每秒百万条指令

4、FLOPS 每秒浮点运算次数

5、LRU 近期最少使用算法

6、CPI 执行一条指令所需的时钟周期数

7、DDR SDRAM 双倍速率同步动态随机存储器

8、SCSI 小型计算机系统接口

9、RAID 独立磁盘冗余阵列或廉价磁盘冗余阵列

10、VLIW 超长指令字技术

五、问答题(5小题,每小题3分,共15分;在答题纸填写答案时请写上每小题的对应编号)

1.冯•诺依曼计算机的主要特点是什么?

答:

- (1) 计算机由五大部件组成;
- (2) 指令和数据以同等地位存于存储器,可按地址寻访;
- (3)指令和数据用二进制表示;
- (4) 指令由操作码和地址码组成;
- (5) 存储程序:
- (6) 以运算器为中心。

2. 简要说明提高访问存储器速度的主要措施。

答:

- (1) 采用高速器件,如SDRAM (同步Synchronous DRAM), RDRAM (Rambus DRAM),带 Cache 的 DRAM (CDRAM,也称增强型DRAM,EDRAM,Enhanced DRAM)。
 - (2) 采用Cache-主存层次结构。

(**3**)调整主存结构,包括单体多字系统、多体并行系统(高位交叉多体存储器,低位交叉多体存储器)。

3.请比较RISC计算机和CISC计算机。

答:

(1) RISC计算机是精简指令系统计算机, CISC是复杂指令系统计算机。

(2) RISC更能充分利用VLSI芯片的面积,RISC更能提高计算机运算速度。主要原因是RISC计算机的指令数量少、指令格式简单、寻址方式少、通用寄存器多、采用组合逻辑实现控制器、便于实现指令流水。

(3) RISC便于设计,可降低成本,提高可靠性。

(4) RISC有利于编译程序代码优化。

(5) RISC不易实现指令系统兼容。

4.请比较组合逻辑设计和微程序设计。

答:

- (1)组合逻辑设计是采用组合逻辑电路来实现控制器,把控制部件看成是产生专门固定时序控制信号的逻辑电路,这种逻辑电路是由门电路和触发器构成的复杂逻辑网络。
- (2) 微程序设计是把一条机器指令看成一个微程序,每一个微程序包含若干条微指令,每一条微指令对应一个或几个微操作,然后把这些微程序存到一个存储器(控制存储器)中,逐条执行每一条微指令,就相应地完成了一条机器指令的全部操作。
 - (3)组合逻辑设计的优点是控制器执行指令的速度快,缺点是设计与实现复杂。
- (4) 微程序设计的优点是控制器的设计与实现简单,易用于实现系列计算机产品的控制器,可实现动态微程序设计,缺点是控制器执行指令的速度要慢。
- (5) 微程序控制器同组合逻辑控制器相比较,具有设计规整、调试、维修以及更改、扩充指令方便的优点,易于实现自动化设计;但是由于它使用了控制存储器,所以指令的执行速度比组合逻辑控制器慢。

5.请比较水平型微指令和垂直型微指令。

答:

(1) 水平型微指令比垂直型微指令并行操作能力强、效率高、灵活性强。

(2)水平型微指令执行一条机器指令所要的微指令数目少,执行一条机器指令的速度要比垂直型微指令快。

(3) 水平型微指令用较短的微程序结构换取较长的微指令结构;垂直型微指令正好相反,它以较长的微程序结构换取较短的微指令结构。

(4) 水平型微指令与机器指令差别较大;垂直型微指令与机器指令相似。

六、<mark>设计题(4</mark>小题,共**40**分;在答题纸填写答案时请写上每小题的对应编号)

- 1、(8分)、设某计算机采用8路组相联映射的Cache,已知主存容量为4MB,Cache容量为4KB,字块长度为4个字,每个字32位。要求:
- (1) 画出Cache地址各字段分配框图,画出反映主存与Cache映射关系的主存地址 各字段分配框图,并说明每个字段的名称及位数。
- (2)设Cache初态为空,若CPU依次从主存第0,1,...,99号单元读出100个字(主存一次读出一个字),并重复按此次序读10次,问Cache的命中率是多少?
- (3)如果Cache的存取时间是20ns,主存的存取时间是200ns,根据(2)求出的命中率,求平均存取时间。
 - (4) 计算Cache-主存系统的效率。

注:因为考场不允许带计算器,在计算命中率、平均存取时间、效率时,可以只写出有数字的计算式子,不必算出具体的数值。

答:	(1) 主存位数=22位 Cache位数=12位 块内地址=2+2=4位
	Cache地址格式 = Cache字块地址+块内地址 = 8位 + 4位
	Cache块数=2 ⁸ =256
	主存地址格式 = 主存字块标志+Cache组地址+块内地址 = 13位 + 5位 + 4位
(2))因为Cache的初态为空,因此CPU读0号单元时为未命中,必须访问主存,同时
	字所在的主存块调入Cache第0组中的任一块内。接着CPU读1-3号单元时均命中
	理,读第4,8,,96号单元时均未命中。CPU连续读100个字有25次未命中,而
后9》	火循环则全部命中。
	命中率h = (100*10-25)/(100*10) = 0.975
(3))平均存取时间=0.975*20ns+(1-0.975)*200ns = 24.5ns
(4))效率 = 20ns/24.5ns = 81.6%

_答对给1分_____

- 2、(10分)已知某CPU共有16根地址线、8根数据线,并用IO/-M作为访问存储器与I/O的控制线(高电平访问I/O,低电平访问存储器),用-WR作为读/写控制信号(高电平为读,低电平为写)。要求设计一个容量为32KB的RAM,RAM的起始地址为0000H,RAM采用低位交叉编址的四体并行结构。现有2KB、4KB、8KB、16KB的RAM芯片若干(RAM芯片除了数据线、地址线外,还有输出允许-OE、写允许-WE控制信号,片选信号-CS,均为低电平有效),3-8译码器(74LS138)芯片、门电路芯片若干。
 - (1) 请画出CPU与存储器芯片完整的连接线路图。
 - (2) 写出图中每个存储器芯片的地址范围(用16进制表示)。


答:

(1)选用4片8KB的RAM,构成四体并行结构的32KB存储器(采用低位交 叉编址)。

CPU的IO/-M同时连到74LS138的-G2A和-G2B,74LS138的G1接+5V。

四体并行结构的32KB存储器地址范围为: 0000H-7FFFH,因此A15=0,将A15、A1、A0连到74LS138的C、B、A上,A14-A2连到RAM的A12-A0地址线上。74LS138的-Y0、-Y1、-Y2、-Y3分别连到4个8KB的RAM的-CS上。CPU的-WR直接连到每个RAM的-WE上,CPU的-WR通过反相器连到RAM的-OE上。

______学生的答案中,上述文字部分可以不要______



(2) 上图中各个RAM芯片的地址范围是:

RAMO: 0000H, 0004H, 0008H,, 7FFCH

RAM1: 0001H, 0005H, 0009H,, 7FFDH

RAM2: 0002H, 0006H, 000AH,, 7FFEH

RAM3: 0003H, 0007H, 000BH,, 7FFFH

_答对给2分_____

■ 3、(10分)已知X = 14.75, Y = 26.4375,请采用浮点加减法运算的方法,完成"X-Y=?"的运算。要求:先将X和Y用规格化的浮点数表示,再进行浮点数的加减法运算,运算结果也要用规格化浮点数表示。浮点数的格式为:阶码为5位(含1位符号位),尾数为11位(含1位符号位);阶码采用移码表示,尾数采用补码表示。

答: X = 14.75 = 1110.11 = 0.111011*2¹⁰⁰

X的浮点规格化表示 = 1,0100 (阶码,移码) 0.1110110000 (尾数,补码)

 $Y = 26.4375 = 11010.0111 = 0.110100111*2^{101}$

Y的浮点规格化表示 = 1,0101 (阶码,移码) 0.11 0100 1110 (尾数,补码)

 $-Y = -26.4375 = -1\ 1010.0111 = -0.110100111*2^{101}$

-Y的浮点规格化表示 = 1,0101 (阶码,移码) 1.00 1011 0010 (尾数,补码)

__ X、Y、 -Y的浮点规格化表示,答对给**4**分______

/4 \	741	7./
(1)	对	ग्रा :

小阶向大阶对齐, X向Y对齐 尾数右移1位, 阶码加1 X = 1,0101 (阶码,移码) 0.01 1101 1000 (尾数,补码)

_答对给2分

(2) 尾数求和:

 $0.01\ 1101\ 1000\ +\ 1.00\ 1011\ 0010\ =\ 1.10\ 1000\ 1010$

_答对给2分							

(3) 尾数规格化:

上述和的尾数不是规格化数(绝对值<0.5的负数),需要左移1次,阶码减1和的尾数= 1.01 0001 0100 和的阶码=1,0100

最后的结果为: X-Y = 1,0100 (阶码,移码) 1.01 0001 0100 (尾数,补码)

_答对给2分_____

(4) 验证:

X-Y = 0,0100 (阶码,原码) 1.10 1110 1100 (尾数,原码)

 $= -0.10111011*2^4 = -(187/256)*16$

= -11.6875 = 14.75 - 26.4375

_这一步不需要学生答_____

4、(**12**分)已知**TD-CMA**实验系统在<mark>简单模型机</mark>方式下的数据通路图如图**1** 所示,**ALU**的逻辑功能表如表**1**所示。该简单模型机有**5**条指令,指令的助记符、机器码和说明如下:

助记符	指令机器码	说明
IN RO	0010 0000	IN -> RO
ADD RO,RO	0000 0000	R0 + R0 -> R0
OUT RO	0011 0000	R0 -> OUT
JMP addr	1110 0000 ******	addr -> PC
HLT	0101 0000	停机

该简单模型机的微指令格式如表2所示,5条指令的微程序流程图如图2所示,微指令的代码如表3所示。请问:

(1)该简单模型机的微指令采用什么编码方式(控制方式)?微指令的操作控制字段和顺序控制字段各有几位?

- (2) 下面8条微指令,该简单模型机的控制器发出什么<mark>控制信号</mark>?(请分别列出)
 - ① PC -> AR , PC加1
 - ② MEM -> IR, P<1>
 - ③ R0 -> A
 - 4 R0 -> B
 - ⑤ A加B -> RO
 - ⑥ IN -> R0
 - **⑦ R0 -> OUT**
 - **® MEM -> PC**

(3)要求设计一条新的指令,代替原有5条指令中的"HLT"指令。该新指令完成"R0加1"的功能,即"R0+1-> R0",其助记符为"INC R0"。请对图2的微程序流程图进行修改,对表3的微指令代码表进行修改,使该简单模型机具有新指令"R0加1"的功能(代替原有的"HLT"指令)。注:只需给出图2的修改部分,表3的修改部分。




图 1 简单模型机的数据通路图

表 1 简单模型机 ALU 的逻辑功能表

运算类型	S3 S2 S1 S0	CN	功能	
	0000	X	F=A (直通)	
	0001	X	F=B (直通)	
逻辑运算	0010	X	F=AB	(FZ)
	0011	X	F=A+B	(FZ)
	0100	X	F=/A	(FZ)
	0101	X	F=A 不带进位循环右移 B (取低 3 位) 位	(FZ)
	0110	0	F=A 逻辑右移一位	(FZ)
移位运算		1	F=A 带进位循环右移一位	(FC, FZ)
	0111	0	F=A 逻辑左移一位	(FZ)
		1	F=A 带进位循环左移一位	(FC, FZ)
	1000	X	置 FC=CN	(FC)
	1001	X	F=A 加 B	(FC, FZ)
	1010	X	F=A 加 B 加 FC	(FC, FZ)
質事に質	1011	X	F=A 减 B	(FC, FZ)
算术运算	1100	X	F=A 减 1	(FC, FZ)
	1101	X	F=A 加 1	(FC, FZ)
	1110	X	(保留)	
	1111	X	(保留)	

*表中"X"为任意态,下同

表 2 简单模型机微指令的格式

							11-9		5-0
M23	M22	WR	RD	IOM	S3-S0	A字段	B字段	C字段	MA5-MAO

A字段

14	13	12	选择
0	0	0	NOP
0	0	1	LDA
0	1	0	LDB
0	1	1	LDRO
1	0	0	保留
1	0	1	LOAD
1	1	0	LDAR
1	1	1	LDIR

B字段

11	10	9	选择
0	0	0	NOP
0	0	1	ALU_B
0	1	0	RO_B
0	1	1	保留
1	0	0	保留
1	0	1	保留
1	1	0	PC_B
1	1	1	保留

C字段

8	7	6	选择
0	0	0	NOP
0	0	1	P<1>
0	1	0	保留
0	1	1	保留
1	0	0	保留
1	0	1	LDPC
1	1	0	保留
1	1	1	保留




图 2 简单模型机微程序流程图

表 3 简单模型机微指令的代码

地址	十六进制	高五位	S3-S0	A 字段	B字段	C 字段	MA5-MA0
00	00 00 01	00000	0000	000	000	000	000001
01	00 6D 43	00000	0000	110	110	101	000011
03	10 70 70	00010	0000	111	000	001	110000
04	00 24 05	00000	0000	010	010	000	000101
05	04 B2 01	00000	1001	011	001	000	000001
1D	10 51 41	00010	0000	101	000	101	000001
30	00 14 04	00000	0000	001	010	000	000100
32	18 30 01	00011	0000	011	000	000	000001
33	28 04 01	00101	0000	000	010	000	000001
35	00 00 35	00000	0000	000	000	000	110101
3C	00 6D 5D	00000	0000	110	110	101	011101

答:

(1)该简单模型机的微指令采用混合编码方式。 微指令的操作控制字段=18位,顺序控制字段=6位。

答对给2分_____

- (2) 8条微指令,控制器发出的控制信号如下:
 - ① PC -> AR, PC加1

控制信号: LDAR=1 PC_B=1 LDPC=1

② MEM -> IR, P<1>

控制信号: RD=1 LDIR=1 P<1>

③ R0 -> A

控制信号: LDA=1 RO_B=1

4 R0 -> B

控制信号: LDB=1 R0_B=1

⑤ A加B -> RO

控制信号: LDR0=1 ALU_B=1 S3-S0 = 1001

⑥ IN -> R0

⑦ R0 -> OUT

控制信号: WR=1 IOM=1 R0_B=1

® MEM -> PC


控制信号: RD=1 LOAD=1 LDPC=1

答对给4分


(3)

①修改后的微程序流程图(只画出修改部分):

用下面的图:



取代:



②修改后的微指令代码表(只给出修改部分):

将:

35 00 00 35 00000 0000 000 000 000 110101	ł								
		35	00 00 35	00000	0000	000	000	000	110101

修改为:

35₽	001406∉ 00000∉	0000₽	001₽	010₽	000₽	0001104
-----	----------------	-------	------	------	------	---------

并增加:

06₽	06B201∉	00000₽	1101₽	011₽	001₽	000₽	000001
-----	---------	--------	-------	------	------	------	--------

答对给6分

往年期末考卷

一、选择题

- 1.冯·诺依曼计算机的基本特点是_B__。
- A. 多指令流单数据流 B. 按地址访问并顺序执行指令
- C. 堆栈操作 D. 存储器按内容选择地址
- **2.**有些计算机将一部分软件永恒地存于只读存储器中,称之为____。
- A. 硬件
- B. 软件

C. 固件

- D. 辅助存储器
- 3.在三种集中式总线控制中,__A__方式对电路故障最敏感。
- A. 链式查询
- B. 计数器定时查询
- C. 独立请求

D. 以上三个都是

- 4
- **4.**存取周期是指____。
- A. 存储器的写入时间
- B. 存储器进行连续写操作允许的最短间隔时间
- C. 存储器的读入时间
- D. 存储器进行连续读或写操作允许的最短间隔时间
- 5.磁盘存储器的等待时间通常是指_C__。
- A. 磁盘旋转一周所需的时间

B. 最大寻道时间

C. 磁盘旋转半周所需的时间

- D. 最小寻道时间
- 6.在程序的执行过程中,Cache与主存的地址映射是由 $_{\underline{D}}$ ___。
- A. 操作系统来管理的
- B. 程序员调度完成的
- C. CPU的控制器负责的
- D. 硬件自动完成的



7.在虚拟存储器中,当程序正在执行时,由__A__完成地址映射。

A. 操作系统

B. 编译器

C. 硬件自动

D. 程序员调度

8.主机和设备传送数据时,采用__A__,主机与设备是串行工作的。

A. 程序查询方式

B. 中断方式

C. DMA方式

D. 以上三种都是

9.中断发生时,程序计数器(**PC**)内容的保护和更新,是由____完成的。

A. 访存指令

B. 进栈指令

C. 转移指令

D. 硬件自动



A. 补码能表示-1

B. 反码能表示-1

C. 原码能表示-1

D. 原码、补码、反码都能表示-1

11.设[x]补=1.x1x2x3x4,当满足下列____时,x>-1/2成立。

- A. x1必须为0, x2~x4至少有一个为1
- B. x1必须为0, x2~x4任意
- C. x1必须为1, x2~x4至少有一个为1
- D. x1必须为1, x2~x4任意
- **12.**在浮点机中,判断补码规格化形式的原则是____。
- A. 尾数的第一位为1,数符任意
- B. 尾数的第一位为0,数符任意
- C. 尾数的符号位与第一数位相同
- D. 尾数的符号位与第一数位不同

小数定点机

原	码₽	补	码₽	反码₽		
机器数₽	十进制真值₽	机器数₽	十进制真值₽	机器数₽	十进制真值₽	
0.000₽	04⊃	0.000₽	042	0.000₽	042 4	
0.001₽	1/843	0.001₽	1/8₽	0.001₽	1/8₽ ₽	
0.010₽	2/8₽	0.010₽	2/8₽	0.010₽	2/8₽ ₽	
0.011₄⁻	3/8₽	0.011₽	3/8₽	0.011₽	3/8₽ ₽	
0.100₽	4/8₽	0.100₽	4/8₽	0.100₄⁻	4/8₽ ₽	
0.101₽	5/8₽	0.101₽	5/8₽	0.101₽	5/8₽ ₽	
0.110₽	6/8₽	0.110₽	6/8₽	0.110₽	6/8₽ 4	
0.111₽	7/8₽	0.111₽	7/8₽	0.111₽	7/8₽ 4	
1.000₽	-043	1.000₽	-1₽	1.000↩	-7/8₽ ↔	
1.001₽	-1/8₽	1.001₽	-7/8₽	1.001₽	-6/8₽ ₽	
1.01042	-2/8₽	1.010↩	-6/8₽	1.0104	-5/8₽ ₽	
1.011₽	-3/8₽	1.011₽	-5/8₽	1.011₽	-4/8₽ ₽	
1.100₽	-4/8₽	1.100↩	-4/8₽	1.100₽	-3/8₽ ₽	
1.101₽	-5/8₽	1.101₽	-3/8₽	1.101₽	-2/8₽ 4	
1.110₽	-6/8₽	1.110₽	-2/8₽	1.110₽	- 1/8 ₽ 4	
1.111₽	-7/8₽	1.111₽	-1/8₽	1.111₽	-0e² e	




- **13.**在下列叙述中,_____能反映RISC的特征。
- A. 丰富的寻址方式
- B. 难以用优化编译生成高效的目标代码
- C. 控制器采用微程序设计
- D. 指令长度固定
- 14.为了缩短指令中地址码的位数,应采用___B_寻址。
- A. 立即数
 - B. 寄存器
- C. 直接
- D. 间接寻址
- **15.**寄存器间接寻址方式中,操作数在_____中。
- A. 通用寄存器
- B. 堆栈


C. 主存单元

D. 指令本省

二、填空题

- **1.**基于<u>存储程序</u>原理的冯·诺依曼计算机工作方式的基本特点是按地址访问并顺序执行指令。
- 2.计算机唯一能直接执行的语言是_机器_语言。
- 3.总线的判优控制可分为集中式和分布式两种,集中式方式又分为: <u>链式查询</u> 方式 <u>计数器定时查询</u> 方式、<u>独立请求</u> 方式。
- **4.USB**总线具有很强的连接能力,使用**USB** HUB实现系统扩展,最多可链式连接_127__个外设到同一系统。**USB**使用_4_条(芯)电缆分别用于传输信号和为外设提供电源。





- **13.**设机器代码为FCH,机器数为补码形式(采用**1**位符号),则对应的十进制 真值为_____,其原码形式为____84H___,反码形式为___FBH____(均用十六进 制表示)。
- **14.**设**x***为绝对值,等式[-**x**]补=[-**x***]补成立的条件是<u>**x**为正数或</u>0___。
- 15.已知寄存器位数为8位,机器数取1位符号位,设其内容为11110101。当它代表无符号数时,逻辑左移一位后得_11101010_____,逻辑右移一位后得_01111010_____。当它代表有补码时,算术左移一位后得__11101010____。

三、判断题

X

1. 半导体存储器RAM信息可读可写,且断点后仍能保持记忆。

2. EPROM是可改写的,因而也是随机存储器的一种。

3. 程序中断方式和DMA方式中都有中断请求,但目的不同。

- 4. RISC计算机配置多个通用寄存器。 ✓
- 5. CISC计算机的控制器采用组合逻辑设计。 ×



- 6.采用流水线技术的机器一定是RISC计算机。 ×
- 8.采用微程序控制器的处理器称为微处理器。 ×
- 9.在微指令编码中,编码效率最低的是直接编码方式。
- 10. 控制存储器可采用掩模ROM、EPROM等实现。 ✓

四、名词解释(请写出下列英) 文缩写的中文全称)

- 1、ISA: 工业标准体系结构总线
- 2、EISA:扩展的工业标准体系结构总线
- 3、VESA(VL-BUS):视频电子标准协会总线(局部总线)
- 4、PCI:外围部件互连总线
- 5、AGP:加速图形端口总线
- 6、RS-232C:美国电子工业协会推荐的一种串行通信总线标准
- 7、USB: 通用串行总线
- 8、DTE:数据终端设备
- 9、DCE:数据通信设备
- 10、CRC: 循环冗余校验码

- 4
 - 11、MROM:掩模只读存储器
 - 12、PROM:一次性编程的只读存储器
 - 13、EPROM:可擦除可编程只读存储器
 - 14、EEPROM: 电可擦除可编程只读存储器
 - 15、RAM: 随机存储器
 - 16、SRAM: 静态随机存储器
 - 17、DRAM: 动态随机存储器
 - 18、SDRAM:同步动态随机存储器
 - 19、RDRAM: Rambus动态随机存储器
 - 20、LRU: 近期最少使用算法



21、CPU:中央处理器

22、PC:程序计数器

23、IR: 指令寄存器

24、ALU: 算术逻辑单元

25、MAR: 存储器地址寄存器

26、MDR:存储器数据寄存器

27、MIPS:每秒百万条指令

28、FLOPS:每秒浮点运算次数

29、CPI: 执行一条指令所需的时钟周期

30、DMA: 直接存储器存取

五、问答题

1、冯-诺依曼计算机的特点是什么?

- 计算机由运算器、存储器、控制器、输入设备、输出设备等五大 部件组成
- 2. 指令和数据以同等地位存放于存储器内,并可按地址寻访
- 3. 指令和数据均用二进制表示
- 4. 指令有操作码和地址码组成,操作码表示操作的性质,地址码表示操作数在存储器中的位置
- 5. 指令在存储器内按顺序存放
- 6. 以运算器为中心,输入输出设备与存储器间的数据传送通过运算器完成



2、常见的集中式总线控制有几种?哪种方式响应时间最快?哪种方式对电路最敏感?

- 常见的集中式总线控制有三种,分别是:链式查询、计数器定时查询、独立请求。
- 2. 独立请求方式响应时间最快。
- 3. 链式查询方式对电路最敏感。



3、DMA方式中的中断请求和程序中断方式的中断请求有何区别?

- 1. DMA方式中的中断请求不是为了传送信息,而只是为了报告 CPU一组数据传送结束,有待CPU做一些后处理工作,如测试 传送过程中是否出错,决定是否继续使用DMA方式传送等。
- 2. 而程序中断方式中的中断请求时为了传送数据,**I/O**和主机交 换信息完全靠**CPU**响应中断后,转至中断服务程序完成的。



4、RISC指令系统有哪些主要特点。

- 1. 选用使用频度较高的简单指令
- 2. 指令长度固定,指令格式种类少,寻址方式种类少
- 3. 只有存数/取数指令访问存储器,其余指令的操作均在寄存 器内完成
- 4. CPU中通用寄存器数量多
- 5. 采用流水线技术,大部分指令在一个时钟周期内完成
- 6. 控制器采用组合逻辑控制
- 7. 采用优化的编译程序



5、浮点计算机中如何判断原码、补码和反码的规格化形式?

答:

在浮点计算机中,机器数采用原码时,不论尾数的符号是**0**或**1** , 只需第一数值位为**1**,即为规格化形式。

机器数采用补码或反码时,尾数的符号位与第一数值位不同即为规格化形式。

六、设计题

1(5分)、假设CPU执行某段程序时,共访问高速缓存(Cache) 3800次,访问主存200次。已知Cache的存取周期为50ns,主存的存取周期为250ns。求Cache-主存系统的命中率、效率和平均访问时间。

解:

命中率=3800/(3800+200)=95%

效率=访问Cache时间/平均访存时间=50ns/60ns=83.3%

平均访问时间=95%X50ns+(1-95%)X250ns=60ns

- 2(10分)、设某计算机采用直接映射Cache,已知主存容量为4MB,Cache容量为4096B,字块长度为8个字,每个字32位。
- (1) 画出反映主存与Cache映射关系的主存地址各字段分配框图, 并说明每个字段的名称及位数。
- (2)设Cache初态为空,若CPU依次从主存第0,1,...,99 号单元读出100个字(主存一次读出一个字),并重复按此次序读 10次,问命中率是多少?
- (3)如果Cache的存取时间是50ns,主存的存取时间是500ns,根据(2)求出的命中率,求平均存取时间。
 - (4) 计算Cache-主存系统的效率。



解:

1. 根据字块长度为8个字、每个字32位,可确定主存字块内地 址为5位(3位+2位)

根据Cache容量为4096B,确定Cache字块地址为7位(12位-5位)

根据主存容量4MB,确定主存字块标记为10位(22位-7位-5位)

主存字块标记(10位) Cache字块地址(7位) 字块内地址(5位)



- 2. 因为Cache初态为空,且块长为8,因此CPU每读100个字时,共有13次未命中(即读第0、8、16、...、96号单元时未命中),以后9次重复读这100个字时均命中,故命中率为[(100X10-13)/(100X10)=98.7%
- 3. 平均访问时间=98.7%X50ns+(1-98.7%)X500ns=55.85ns
- 4. Cache-主存的效率=50ns/55.85ns=89.5%

3(15分)、设CPU共用16根地址线,8根数据线,并用 /MREQ作为访存控制信号(低电平有效),用/WR作 为读/写控制信号(高电平为读,低电平为写)。现有 2KX8位的ROM存储器、8KX8位的RAM存储器、 4KX4位的RAM存储器若干片,3-8译码器(74LS138)、各种门电路芯片若干。要求存储芯片地址空间分配 为:最大4K地址空间为系统程序区:相邻的4K地址空间 为系统程序工作区:最小16K地址空间为用户程序区。 请画出CPU与存储芯片的连接图。



解:

根据主存地址空间分配,最大4K地址空间为系统程序区,选用2片2KX8位的ROM存储器;相邻的4K地址空间为系统程序工作区,选用2片4KX4位的RAM存储器;最小16K地址空间为用户程序区,选用2片8KX8位的RAM存储器。



A15A14A13	A12A11	A10 \sim A0
111	11	0000000000
111	11	11111111111
111	10	0000000000
111	10	11111111111


2片2KX8位的ROM F000H - F7FFH F800H - FFFFH 4K

A15A14A13	A12	A11 \sim A0
111	0	111111111111
111	0	00000000000

2片4KX4位的RAM E000H - EFFFH 4K

A15A14A13	A12 \sim A0
000	000000000000
000	1111111111111
001	000000000000
001	11111111111111

2片8KX8位的RAM 0000H - 0FFFH 1000H - 1FFFH 2000H - 2FFFH 3000H - 3FFFH 16K





4(5分)、设浮点数字长为32位,其中阶码8位(含1位阶符),基值为2,尾数为24位(含1位数符),若阶码采用移码表示,尾数采用补码表示时,且尾数为规格化形式,分别写出它们所对应的最大正数、最小正数、最大负数、最小负数的机器数形式及十进制真值。



解:

 $2^{+127}X(1-2^{-23})$

2⁻¹²⁸X2⁻¹

 $-2^{-128}X(2^{-1}+2^{-23})$

2⁺¹²⁷X(-1)

4

5(10分)、已知 $x=2^{-101}\times (-0.101000)$, $y=2^{-100}\times (+0.111011)$,计算 $[x+y]_{i}$ 和 $[x-y]_{i}$ 。

解: (1) [x+y]_补



对阶:小阶向大阶看齐(x向y看齐,x的尾数右移1位、阶码加1) [x]_{*}=11,100;11.101100

求和: [x]*+[y]*=11,100;00.100111

规格化: 结果已经是规格化的数

验证:

x=-20/1024, y=59/1024 x+y=39/1024 $[x]_{\uparrow \downarrow} + [y]_{\uparrow \downarrow} = 11,100;00.100111 = 2^{-100}*0.100111$ $=2^{-4}*(39/64)=39/1024$



$$[x]_{\uparrow \downarrow} = 11,011;11.011000$$

 $[y]_{\uparrow \downarrow} = 11,100;00.111011$

对阶:小阶向大阶看齐(x向y看齐,x的尾数右移1位、阶码加1)[x] $_{x}$ =11,100;11.101100

求差: $[x]_{\uparrow}$ - $[y]_{\uparrow}$ = $[x]_{\uparrow}$ + $[-y]_{\uparrow}$ =11,100;11.101100+11,100;11.000101=11,100;10.110001

规格化: 右规1位、阶码加1, [x]*-[y]*=11,101;11.0110001

舍入处理: "0舍1入"法 [x]_{*}-[y]_{*}=11,101;11.011001

验证:

$$x=-20/1024$$
, $y=59/1024$ $x-y=-79/1024$ $[x]_{\frac{1}{4}}-[y]_{\frac{1}{4}}=11,101;11.0110001=2^{-011*}(-0.1001111)$ $=2^{-3*}(-79/128)=-79/1024$ $[x]_{\frac{1}{4}}-[y]_{\frac{1}{4}}=11,101;11.011001=2^{-011*}(-0.100111)=2^{-3*}(-39/64)$ $=-78/1024$



6(10分)、设CPU内部结构如图所示,且PC有自动加1功能。此外,还有B、C、D、E、H、L六个寄存器(图中未画出),它们各自的输入端都与内部总线Bus相连,并分别受控制信号控制。要求写出完成下利指令组合逻辑控制单元所发出的微操作命令及节拍安排:

(1) SUB E,@H ;(E)-((H))->E

(2) STA @mem ;ACC->((men))




图 10.2 例 10.1 CPU 内部结构框图



解:

(1) 完成SUB E,@H指令所需的微操作命令和节拍如下:

取值周期:

T0: PC->Bus->MAR, 1-R

T1: M(MAR)-MDR, (PC)+1->PC

T2: MDR->Bus->IR, OP(IR)->微操作命令形成部件

4

间址周期:

T0: H->Bus->MAR, 1-R

T1: M(MAR)-MDR

执行周期:

T0: MDR->Bus->R1

T1: (E)-(R1) ->ALU->R2

T2: R2->Bus->E



(2) 完成STA@men指令所需的微操作命令和节拍如下:

取值周期:

T0: PC->Bus->MAR, 1-R

T1: M(MAR)-MDR, (PC)+1->PC

T2: MDR->Bus->IR, OP(IR)->微操作命令形成部件



间址周期:

T0: Ad(IR) ->Bus->MAR, 1-R

T1: M(MAR)-MDR

执行周期:

T0: MDR->Bus->MAR, 1->W

T1: ACC->Bus->MDR

T2: MDR->M(MAR)

考卷题型

- 一、选择题
- 二、填空题
- 三、判断题
- 四、名词解释
- 五、简答题
- 六、设计题



祝大家复习考试 成功!



Thanks