计算机组成原理(第四讲-3)

厦门大学信息学院软件工程系 曾文华 2021年4月2日



第4章 存储器

4.1 概述

4.2 主存储器

4.3 高速缓冲存储器

4.4 辅助存储器

4

4.3 高速缓冲存储器


- 一、概述
- 二、Cache 主存的地址映射
- 三、替换算法

一、概述

1. 问题的提出

避免 CPU "空等" 现象

CPU 和主存(DRAM)的速度差异




利用程序访问的局部性原理

20/80现象

2. Cache 的工作原理

(1) 主存和缓存的编址 主存储器 Cache 主存块号 标记 缓存块号 0 字块0 字块0 字块1 字块1 字块 M-1 **▶**字块 *C*−1 n位 8位 2位 3位 2位 m位c位 **b**位 **b**位 主存块号 块内地址 缓存块号 块内地址 M块 C块 B个字 B个字 4个字 8块 256块 主存和缓存按块存储 块的大小相同



(2) 命中与未命中



缓存共有 C 块

主存共有 M 块 M >> C

命中: 主存块 已调入 缓存

主存块与缓存块 建立 了对应关系

"标记"记录了缓存


的这个块与主存的那

用 标记记录 与某缓存块建立了对应关系的 主存块号

未命中: 主存块 未调入 缓存

主存块与缓存块 未建立 对应关系

(2) 命中与未命中



缓存共有 C 块

主存共有M 块 M >>> C

"标记"记录了缓存的这个块与主存的那一个块对应

所谓命中,即CPU要访问的主存的内容 在Cache中

所谓不命中,即CPU要访问的主存的内容不在Cache中,这时CPU要直接访问主存

(3) Cache 的命中率





CPU 欲访问的信息在 Cache 中的 比率

命中率与 Cache 的 容量与 块长 有关

一般每块可取 4~8 个字

块长取一个存取周期内从主存调出的信息长度

CRAY_1 16体交叉 块长取 16 个存储字

IBM 370/168 4体交叉 块长取 4 个存储字

(64位×4=256位)

(3) Cache 的命中率





CPU 欲访问的信息在 Cache 中的 比率

命中率 = 访问Cache的次数 / (访问

Cache的次数 + 访问主存的次数)

(64位×4=256位)

(4) Cache –主存系统的效率

访问Cache的 总命中次数

效率 e 与 命中率 有关,命中率h=Nc/(Nc+Nm)

设 Cache 命中率 为 h , 访问 Cache 的时间为 t_c , 访问 主存 的时间为 t_m $t_m >> t_c$

则
$$e = \frac{t_c}{h \times t_c + (1-h) \times t_m} \times 100\%$$

如果命中率h=1,则效率e=100%

(4) Cache –主存系统的效率

访问Cache的 总命中次数

■命中率h=访问Cache的次数 / (访问Cache的次数+访

问主存的次数)

- ■效率e=(访问Cache的时间/平均访问时间) X 100%
- ■平均访问时间t_a=ht_c+(1-h)t_m
- ■访问Cache的时间t。
- ■访问主存的时间t_m

例4.7:假设CPU执行某段程序时,共访问Cache命中 2,000次,访问主存50次。已知Cache的存取周期为 50ns,主存的存取周期为200ns。求Cache-主存系统的 命中率、效率和平均访问时间。

■ 解:

- 命中率h=2,000/(2,000+50)=0.97
- 效率e=t_c/(ht_c+(1-h)Xt_m), t_m=4t_c, e=91.7%
- 平均访问时间t_a=ht_c+(1-h)t_m=54.5ns


接近于Cache的存取周期50ns



块长: 1个Cache字块包括多少个字


	1	ı
字0		
,		字块 0
字3		1 50 0
, 0		

- 块长B与命中率h的关系:
 - 块长较小时,增加块长可以提供命中率
 - 但是当块长一定大时,再增加块长反而会使 命中率下降




3. Cache 的基本结构

- Cache主要由Cache存储体、地址映射变换机构、Cache替换机构等模块组成:
 - Cache存储体:以块(如1块=4个字)为单位与主 存交换信息
 - 地址映射变换机构:将CPU送来的主存地址转换为 Cache地址
 - Cache替换机构: 当Cache内容已满,无法接受来自主存块的信息时,就由Cache内的替换机构按一定的替换算法来确定应从Cache内移出哪个块返回主存,而把新的主存块调入Cache



Cache 的 读/写 操作 读



Cache 的 读/写 操作 写



要保证Cache 和主存的一致性

存直达法 (Store-through)

写直达法(Write – through)

写操作时数据既写入Cache又写入主存 写操作时间就是访问主存的时间,读操作时不 涉及对主存的写操作,更新策略比较容易实现

•写回法(Write – back)

拷回法

(Copy-back)

写操作时只把数据写入 Cache 而不写入主存 当 Cache 数据被替换出去时才写回主存

写操作时间就是访问 Cache 的时间,

读操作 Cache 失效发生数据替换时,

被替换的块需写回主存,增加了 Cache 的复杂性

4. Cache 的改进



(1) 增加 Cache 的级数(单一缓存和两级缓存)

片载(片内)Cache 片外 Cache

(2) 统一缓存和分立缓存(分开)


指令 Cache 数据 Cache

与主存结构有关

与指令执行的控制方式有关 是否流水


Pentium 8K 指令 Cache 8K 数据 Cache

PowerPC620 32K 指令 Cache 32K 数据 Cache




Pentium 4处理器的Cache: 共有两级3个
Cache; 其中,一级Cache分L1指令Cache和
L1数据Cache, 另外还有一个二级L2 Cache
图4.52

PowerPC 620处理器的Cache: 指令Cache
和数据Cache
图4.53



两级3个Cache

图 4.52 Pentium 4 处理器框图



2个Cache


图 4.53 PowerPC 620 处理器框图

二、Cache – 主存的地址映射

■ 地址映射:由主存地址映射到Cache地址称为 地址映射


- 直接映射(固定的映射关系)
- 全相联映射(灵活性大的映射关系)
- 组相联映射(直接映射与全相联映射的折中)


二、Cache - 主存的地址映射(续)





每个缓存块 i 可以和 若干 (32=25) 个 主存块 对应


每个主存块 j 只能和 一 个 缓存块 对应















直接映射





- 直接映射方式的缺点是不够灵活,因为每个主存块只能固定地对应某个缓存块,即使缓存内还空着许多位置也不能占用,使缓存的存储空间得不到充分利用
- 此外,如果程序恰好要重复访问对应同一缓存位置的不同主存块,就要不停地进行替换,从而降低命中率(比如访问主存的第0、8、16......块,则都要访问Cache的第0块)


因为主存的第0、8、16......块,都对应Cache的第0块


2. 全相联映射

















全相联映射

Cache	主存
(字块)	(字块)
0	0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15
1	0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15
2	0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15
3	0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15


†=2

c=2


m=4


3. 组相联映射








某一主存块 j 按模 Q 映射到 缓存 的第 t 组中的 任一块
















组相联映射


主存有1024块


Cache有32块(16组、每组2块)


Cache		主存 64个
0组	0、1	0、16、32、、1008
1组	2、3	1、17、33、、1009
14组	28、29	14、30、46、 1022
15组	30、31	15、31、47、、1023













组相联映射


主存有16块

Cache有8块(4组、每组2块)

Cache		主存
0组	0、1	0、4、8、12
1组	2、3	1、5、9、13
2组	4、5	2、6、10、14
3组	6、7	3、7、11、15







8: 假设主存容量为512KB,Cache容量为4KB,每个字块为16个字,每 个字32位。

- (1)Cache地址有多少位?可容纳多少块?
- (2)主存地址有多少位?可容纳多少块?
- (3)在直接映射方式下,主存的第几块映射到Cache的第5块(假设起始字块为第1
- **(4)**画出直接映射方式下主存地址字段中各段的位数。

解:

(1)Cache容量为4KB,则地址=**12**位 (2¹²=4K)

Cache有64块 (4KB/16/4B=64) (32位=4B)

(2)主存容量为512KB,则地址=<mark>19位</mark> (2¹⁹=512K) 主存有**8,192**块 (**512KB/16/4B=8,192**) (**32位=4B**)

(3)直接映射方式下,主存的第5、64+5、2X64+5、...、127x64+5映射到 Cache的第5块

每个字块为16个字,每个字32位

(4) 主存地址 = 主存字块标志+Cache字块地址+块内地址 主存地址 = 19位 = 7位 + 6位 + (4位 + 2位) 图4.57 Cache地址 = 12位 = 6位 + (4位 + 2位)

Cache有64块,字块地址=6位 主存有8192块,字块地址=13位=7位+6位

直接映射方式

主存字块标记	缓存字块地址	字块内地址
7位	6位	6位

图 4.57 例 4.8 主存地址各字段的分配

直接映射方式

主存字块标志用于确定这128个中的哪一个? (7位) 128个

	_ 120
Cache	主存
0	0、64、128、、8128
1	1、65、129、、8129
2	2、66、130、、8130
3	3、67、131、、8131
4	4、68、132、、8132
5	5、69、133、、8133
••••	
63	63、127、191、、8191

- 例4.9: 假设主存容量为512KX16位,Cache容量为4,096X16位,块长为4个16位的字,访存地址为字地址。
 - (1)在直接映射方式下,设计主存的地址格式;
 - (2)在全相联映射方式下,设计主存的地址格式;
 - (3)在二路组相联映射方式下,设计主存的地址格式;
 - (4)若主存容量为512KX32位,块长不变,在四路组相联映射方式下,设计主存的地址格式。

解: Cache容量为4,096X16位

每块 = 4个字 = 4X16位

分为1,024块

(4,096X16)/(4X16)=1,024

主存容量为512KX16位

分为**128K**个块

(512KX16)/(4X16)=128K

(1)直接映射方式

访存地址为字地址

主存地址=**19位** (**2**¹⁹=**512K**)

Cache地址=**12位** (2¹²=4096)

主存地址格式: 7(主存字块标记)+10(Cache字块地址)+2(块内地址)

Cache有1,024块

块长为4个字

(2)全相联映射方式

主存地址格式: 17(主存字块标记) +2(块内地址)

■ (3)二路组相联映射方式

访存地址为字地址

Cache分为512组,每组2块

■ (4)主存容量为512KX32位

主存地址=**20位** (2²⁰=**512K X 2 X 16**位)

块长不变,在四路组相联映射方式下,Cache分为256组,每组4块

主存地址格式: 10(主存字块标记) +8(Cache组地址)+2(块内地址)

Cache分为256组

主存字块标记	Cache 字块地址	字块内地址
7	10	_ 2

(a) 直接映射方式主存地址格式

主存字块标记	字块内地址
17	2

(b) 全相联映射方式主存地址格式

主存字块标记	组地址	字块内地址
8	9	2

(c) 二路组相联映射方式主存地址格式

主存字块标记	组地址	字块内地址
10	8	2

(d) 四路组相联映射方式双字宽主存地址格式

图 4.58 例 4.9 主存地址格式

直接映射方式

主存字块标志用于确定这128个中的哪一个 (**7**位)

	128个
Cache	主存
0	0、1024、2048、、130048
1	1、1025、2049、、130049
2	2、1026、2050、、130050

1023	1023、2047、3071、、131071

1,024块

128K块=131072块

全相联映射方式

主存字块标志用于确定这131072个中的哪一个(17位) 2¹⁷=131072

1310)72个
------	------

1

Cache	主存
0	0、1、2、 131071
1	0、1、2、、131071
2	0、1、2、 131071
1023	0、1、2、 131071

1,024块

128K块=131072块

二路组相联映射方式

主存字块标志用于确定这256个中的哪一个 (8位)

主存 、512、1024、、130559
、513、1025、、130560
、514、1026、、130561
L、1023、1535、、131071

1,024块 分为512组、每组2块

128K块=131072块

四路组相联映射方式

主**存字块标志**用于确定这**1024**个中的哪一个(**10**位)

-	(10位)
	10241

	Cache	主存
0组	0, 1, 2, 3	0、256、512、、261887
1 组	4, 5, 6, 7	1、257、513、、261888
2组	8, 9, 10, 11	2、258、514、、261889
255组	1020, 1021, 1022, 1023	255、511、767、、262143

1,024块 分为**256**组、每组**4**块 256K块=262144块



例4.10:假设Cache的工作速度是主存的5倍,且Cache被访问命中的概率为95%,则采用Cache后,存储器性能提高多少?

平均访问时间t_a=ht_c+(1-h)t_m

解: 系统的平均访问时间为:

 $t_a = 0.95Xt + 0.05X5t = 1.5t$

性能为原来的5t/1.5t=3.33倍,提高2.33倍

- 例4.11:设某机主存容量为16MB, Cache的容量为8KB。每字块有8个字,每字32位。设计一个四路组相联映射的Cache组织。
 - 画出主存地址字段中各段的位数;
 - 设 Cache 初 态 为 空 , CPU 依 次 从 主 存 第 0,1,2,...,99号单元读出100个字(主存一次读出一个字),并重复此次序读10次,问命中率是多少?
 - 若Cache的速度是主存速度的5倍,试问有Cache 和无Cache相比,速度提高多少倍?
 - 系统的效率为多少?

■ 解: 主存地址=24位(2²⁴=16M) Cache地址=13位(2¹³=8K)

每字块有8个字,每字32位

主存分为**512K**块 (**16MB/8/4B = 512K**) (**32**位=**4B**) Cache分为**256**块 (**8KB/8/4B = 256**) (**32**位=**4B**)

(1)四路组相联:

Cache分为64组,每组4块

(64=256/4)



四路组相联映射方式

	7
Cache	主存
0组 0, 1, 2, 3	0、64、128、、524223
1组 4, 5, 6, 7	1、65、129、、524224
2组 8, 9, 10, 11	2、66、130、 524225

256块 分为64组、每组**4**块

63组 252, 253, 254, 255

512K块 = 524288块

63、127、191、...... 524287

8192个

0, 8, 16, 24, 32, 40, 48, 56, 64, 72, 80, 88, 96

因为每块8个字

第0块中是0-7号字(0-7号单元)

- (2)因为Cache的初态为空,因此CPU读0号单元时为未命中,必须访问主存,同时将该字所在的主存块调入Cache第0组中的任一块内。接着CPU读1-7号单元时均命中。
 - 同理,读第8,16,...,96号单元时均未命中
 - CPU连续读100个字有13次未命中,而后9次循环则全部命中
 - 命中率h=(100X10-13)/(100X10)=0.987
- (3)没有Cache时访问存储器的时间为1,000X5t;有Cache后,访问存储器的时间为(1,000-13)Xt+13X5t=1,052t。速度提高: 5,000/1,052-1=3.75倍

访问效率e=t_c/(ht_c+(1-h)Xt_m)

■ (4)效率e=t/[0.987Xt+(1-0.987)X5t]=95%



直接映射 某一主存块 只能固定 映射到 某一 缓存块

全相联映射 某一主存块能映射到任一缓存块

组相联映射 某一主存块 只能 映射到某一 缓存组 中的 任一块

三、替换算法

- 当新的主存块需要调入Cache并且它的可用空间位置又被占满时,需要替换掉Cache中的数据,这就产生了替换策略(算法)问题:
 - 直接映射方式的Cache,主存块与Cache块唯一对应,替换策略很简单;
 - 全相联映射和组相联映射方式的Cache,主存的一个块对应Cache的多个块,存在替换算法问题。

三、替换算法(续)



1.先进先出 (FIFO) 算法

选择最早调入Cache的字块进行替换, 优点是算法简单,缺点是没有利用访存 的局部性原理

First In First Out

三、替换算法(续)



2.近期最少使用(LRU)算法

Least Recently Used, LRU

LRU算法比较好地利用访存的局部性原理,替换 出近期用得最少的字块

优点:利用存储器的局部性原理,提高了命中率

缺点: 算法比较复杂

三、替换算法(续)



3. 随机法(RAND)

随机地确定被替换的块,算法比较简单,没有利用访存的局部性原理, 不能提高Cache的命中率

Random

第6次作业——习题(P150-153)

- **4.25**
- **4.28**
- **4.29**
- **4.30**
- **4.31**
- **4.32**
- **4.33**



关于作业的提交

- **1**周内必须提交(上传到学院的FTP服务器上),否则认为是迟交作业;如果期末仍然没有提交,则认为是未提交作业
 - 作业完成情况成绩=第1次作业提交情况*第1次作业评分+第2次作业提交情况*第2次作业评分+……+第N次作业提交情况*第N次作业评分
 - 作业评分: A(好)、B(中)、C(差)三挡
 - 作业提交情况:按时提交(1.0)、迟交(0.5)、未提交(0.0)
- 请采用电子版的格式(Word文档)上传到FTP服务器上,文件 名取"学号+姓名+第X次作业.doc"
 - 例如: 11920192203642+袁佳哲+第6次作业.doc
- 第6次作业提交的截止日期为: 2021年4月9日晚上24点



The End

Thanks