9.2

(1)D

解析:I/O总线分为三类:数据线、地址线和控制线。数据缓冲存器和命令/状态寄存器的内容都是通过数据线来传送的;地址线用以传送与CPU交换数据的端口地址;而控制线用以给I/O端口发送读/写信号，用于对端口进行读/写控制。因此I、II和III均正确。

(2)D

解析:采用统一编址时，CPU访存和访问I/O端口都是采用访存指令，选项D错误。

(3)D

解析: I/O端口是指I/O接口中用于缓冲信息的寄存器。执行一条I/O指令时，CPU使用地址总线选择所请求的I/O端口，使用数据总线在 CPU寄存器和端口之间传输数据，所以选择D选项。

(4) A

解析:外部中断是指由CPU外部事件引起的中断，这类中断大部分由外部设备发出， 键盘输入属于外部中断，对每次键盘输入CPU都需要执行中断程序以读入输入数据。除数为0与访存故障均属于内部异常，发生在CPU内部。浮点运算下溢将按机器零处理，不会产生中断。

(5) A

解析:在单级中断系统中，不允许中断嵌套。中断处理过程为:①关中断; ②保存断点;③中断识别;④保存现场;⑤中断事件处理; ⑥恢复现场;⑦开中断;⑧中断返回。其中①~③由硬件完成，④~⑧由中断服务程序完成，因此选择A选项。

(6)B

解析:中断隐指令用于中断响应，主要操作包括①关中断、②保护断点、③将正确的中断服务程序入口地址送PC，所以只有Ⅰ、III正确。II中“保存通用寄存器的内容”是在进入中断服务程序后，首先进行的保护现场操作。

(7)B

解析:多重中断在中断服务程序中完成现场保护后会开中断，方便中断嵌套，所以选项B错误。CPU一般在一条指令执行结束的阶段采样中断请求信号，查看是否存在中断请求，然后决定是否响应中断，所以选项A、D正确。中断请求一般来自CPU以外的事件， 异常一般发生在CPU内部，与指令执行相关，所以选项C正确。

(8)B

解析:在程序中断I/O方式中，CPU和打印机直接交换，打印字符直接传输到打印机的I/O端口，不会涉及主存地址。而CPU与打印机通过I/O端口中的状态口和控制口来实现交互设备状态和控制命令。

(9) C

解析:中断控制器按照中断响应优先级和处理优先级来进行中断优先级排队，所以选项A错误。中断隐指令主要用于中断响应，不负责保护现场，通用寄存器的保护由中断服务程序完成，所以选项B错误。中断允许状态也就是开中断后，才能响应中断请求，所以 选项C正确。一个中断请求未被屏蔽且当前处于开中断，CPU才会在当前指令执行完毕时转去执行中断服务程序，所以选项D错误。

1. D

解析：中断控制方式也是有时间开销的;相对程序查询方式，它的额外开销是用于进程调度的两次上下文切换时间以及中断服务程序本身的开销，其提高I/O效率的前提是这些额外开销小于设备准备时间。但对于极高速外设设备准备数据的时间很短，当这个时间比两次上下文切换加中断服务的开销还短时，使用中断控制方式的效率反而比程序查询方式的效率更低，还会成为系统瓶颈，此时中断方式不适用，故答案D不正确。

(11)D

解析:刷新带宽=分辨率x灰度级位数x刷新频率=1600\*1200\*24bit\*85Hz=3916.8Mbit/s， 显存总带宽的50%用来刷新屏幕，因此显存总带宽至少为3916.8\*2=7833.6Mbit/s=7834Mbit/s。

(12)B

解析:存取时间=寻道时间+延迟时间+传输时间。平均延迟时间为旋转半周的时间，即(60/7200)/2=4.17ms，传输一个扇区的时间为(60/7200)/1000=0.01ms，因此访问一个扇区的平均存取时间为4.17+0.01+8=12.18ms，保留一位小数则为12.2ms

9.3

(1) CPU与外部设备之间如何连接？

答:通常CPU与外部设备之间通过总线连接，外部设备通过接口连接在总线上，接口实现CPU与外部设备的连接和信息的交换。

(2) CPU与外部设备信息交换的控制方式有哪些?它们各有什么特点?

答:信息交换的控制方式主要有以下5种。

① 程序查询控制方式: CPU直接通过执行指令与外部设备交互，与外部设备串行工作。对于慢速设备，采用该方式，CPU会浪费很多时间查询等待，效率较低。

② 程序中断控制方式: CPU启动外部设备后不再等待，而是转去执行其他进程，CPU 与外部设备并行工作，外部设备就绪后主动向CPU发送中断请求，CPU会在适当时机响应中断，通过暂时中断主程序转去执行中断服务程序完成信息交换。该方式效率较高，适合处理随机事件。

③ 直接存储器访问(DMA)方式:硬件临时代替CPU接管总线，控制设备和内存之间进行直接的数据交换，信息传送不再经过CPU寄存器中转。该方式适合批量传输，极大提高了传输速率和CPU利用率。

④ 通道方式:通道是特殊的I/O处理器，用于分担CPU的I/O管理。通道拥有独立的通道指令系统，可以通过执行通道程序来完成CPU指定的I/O任务，能进一步提高系统效率。

⑤ 外围处理机方式:通常用于中、大型计算机系统中。

(3)什么是程序查询I/O方式?简要说明其工作原理。

答:程序查询I/O方式是指输入/输出完全依靠 CPU执行程序实现。当CPU要与设备进行数据交换时，首先设置接口命令寄存器启动设备;设备准备的过程中，**CPU通过读取接口中的状态寄存器查询设备是否已就绪，根据查询结果决定下一步操作究竞是进行数据传送还是等待。**这种控制方式中CPU与外部设备串行工作，CPU会浪费大量的时间进行 查询和等待，系统效率较低。

(4)比较单级中断和多重中断处理流程的异同点。

答:二者都可以有多个中断源，但单级中断的中断服务程序不可被其他中断源再次中断，**所以中断服务程序全程为关中断状态;**多重中断的中断服务程序保护现场的内容包括中断屏蔽字，并且**保护现场后立即开中断**，方便中断嵌套。

(5)中断隐指令完成什么功能?

答:中断隐指令用来实现中断响应的功能，具体完成包括**关中断、保存断点和中断识别**等任务，这些任务可能需要多个时钟周期才能完成。由于中断响应过程中CPU不能执行其他任务，因此中断响应的过程可以看作是由CPU执行中断隐指令完成的，需要占用CPU 时间。注意中断隐指令并不存在，只是一种虚拟的说法，**本质上是硬件的一系列自动操作。**

(6)为什么在保护现场和恢复现场的过程中，CPU必须关中断?

答:保护现场、恢复现场的过程必须是原子操作，否则中断返回时被中断程序的运行现场不正常,程序无法正确运行。关中断就是为了保障保护现场、恢复现场的原子性。

(7) CPU 响应中断的条件有哪些?

答: CPU响应中断的条件包括以下5点。

①对应的中断请求未被屏蔽。

②当前没有更高优先级的其他中断请求。

③如果CPU正在执行中断服务,则中断请求应符合嵌套条件。

④中断使能位处于使能状态,也就是开中断状态,内部异常和不可屏蔽中断不受此限制。

**⑤ CPU已执行完一条指令的最后一个状态周期。**

(8)什么是中断优先级?它具有哪两层含义?划分优先级的原则是什么?

答:1、中断优先级是指CPU响应并处理不同中断源中断请求的先后次序。

1. 中断优先级包括两层含义:响应优先级和处理优先级。响应优先级是指CPU对各设备中断请求进行响应的先后次序,其在硬件线路上是固定的,不便于变动;处理优先级是指中断嵌套的实际优先级处理次序,通常可以利用中断屏蔽技术动态调整。
2. 划分优先级的原则: ①不可屏蔽中断>**内部异常>可屏蔽中断**;②**内部异常中硬件终止属于最高级**,其次是指令异常或自陷等程序故障;③DMA中断请求优先于I/O设备传送的中断请求;④在I/O传送类中断请求中,高速设备优先于低速设备,输入设备优先于输出设备,实时控制设备优先于普通设备。

(9)计算机中断系统中使用屏蔽技术有什么好处?

答:中断屏蔽技术可以动态调整处理优先级,从而使低优先级的中断也可以中断高优先级的中断服务程序,使中断处理更加灵活。如果不使用中断屏蔽技术,处理优先级和响应优先级相同。

(10)计算机中断响应后,如何调出中断服务程序?

答:**通过硬件或软件方法查找中断源,清除当前中断请求**,**将对应的中断服务程序入口地址送入程序计数器PC**,完成**中断识别**后即可正式执行中断服务程序。

(11) DMA方式传送数据前, CPU应该先进行哪些操作?

答:DMA准备阶段也称为预处理阶段，由CPU执行程序完成，主要任务是初始化DMA和启动设备。

（1）初始化DMA：CPU将内存地址、数据块长度、数据传输方向等DMA传输参数通过系统总线经DMAC的I/O接口传输给DMAC，此时DMA控制器是总线的从设备，接收CPU传输过来的DMA参数。

（2）启动设备：CPU通过系统总线向设备I/O接口发送DMA读、写命令以及相关参数，这里的参数也包括设备地址、传输块大小、传输方向等，也就是传统的启动设备的过程。

（3）其他进程运行：完成以上工作后，CPU将当前进程主动挂起，通过进程调度转去执行其他进程，以充分利用CPU资源。

(12)比较中断I/O和DMA的异同点。


答: ① 两者均采用了“请求-应答”机制；中断方式**请求的是CPU时间**，响应时机是指令周期结束时刻；**DMA方式请求的是总线控制权，响应时机是任何一个机器周期结束的时刻**。

②中断方式通过CPU执行程序进行实际的数据传送，存在程序执行现场的保护和恢复问题；DMA方式**依靠额外的硬件**来实现数据传输，其不改变CPU现场，不影响系统性能。

③ DMA方式仅仅用于数据的传输；中断方式不仅可以实现数据传输，还可以用于处理各种随机事件，提高计算机的灵活性

9.4


解: A设备中断在0us到达,首先执行A设备中断,20us后返回;30us时B设备中断到达,开始执行B设备中断; 40us时C设备到达,由B设备的屏蔽码可知没有对C设备中断屏蔽,故40us后去执行C设备中断,60us后C设备返回B设备中断。70us时返回主程序。CPU运行轨迹如下图所示。




9.5

解：

(1)中断屏蔽字如下表所示。



(2) CPU运行轨迹如下图所示。



9.6

解:外部设备的最大数据传输速率为20KB/s,缓冲区为2B,每次中断传输2B,因此每秒产生的中断数为20KB/2B=10000次。每次的执行时间为500个时钟周期,**则中断占CPU时间的比率**为500\*10000**/(500\*10^6)**=1%,对CPU的影响不大,可以采用中断方式。

若最大数据传输速率为2MB/s,则每秒产生的中断数为2MB/2B=10^6次,CPU占用率为500\*1000000/(500\*10^6)=100%,故不能采用中断方式。

9.8

解:

(1) A设备每隔4B/2MB=2us就会产生新数据,为保证数据不丢失,每隔2us必须查询一次,所以每秒的查询次数至少是1s/2us=5\*10;每秒CPU 用于A设备输入/输出的时间至少为5\*10\*10\*4=2\*10^7个时钟周期,占整个CPU时间的百分比至少是2\*10^7/ 500MHz=4%。

(2)中断响应和中断处理的时间为400\*(1/500MHz)=0.8us,而B设备每隔4B/40MB= 0.1μs<0.8us查询一次, B设备不适合采用中断I/O方式。

(3)在DMA方式中,**只有预处理和后处理需要CPU处理**,B设备每秒DMA传输次数为40MB/1000B=40000, CPU 用于B设备输入/输出的时间为40000×500=2\*10^7个时钟周期,占CPU总时间的百分比最多为2\*10^7/500MHz=4%。