
实验四 单周期CPU设计

实验目标

- 理解CPU的结构和工作原理
- · 掌握单周期CPU的设计和调试方法
- 熟练掌握数据通路和控制器的设计和描述方法

实验内容

- · 设计实现单周期RISC-V CPU,具有如下6条指令:
 - add, addi, lw, sw, beq, jal



运算指令

• add rd, rs1, rs2

$$\# x[rd] = x[rs1] + x[rs2]$$

31	25 24	20 19	15 14	12 11	7 6	O
funct7	rs2	rs1	funct3	$_{ m rd}$	opcode	
7	5	5	3	5	7	
0000000	src2	src1	ADD/SLT/SLT	ΓU dest	OP	
0000000	src2	src1	AND/OR/XO	R dest	OP	
0000000	src2	src1	SLL/SRL	dest	OP	
0100000	src2	src1	SUB/SRA	dest	OP	


• addi rd, rs1, imm

$$\# x[rd] = x[rs1] + sext(imm)$$


31	20 19	15 14	12 11	7 6	0
imm[11:0]	rsi	1 fund	et3 rd	opcode	
12	5	3	5	7	
I-immediate[11:0]	sre	c ADDI/S	LTI[U] dest	OP-IMM	
I-immediate [11:0]	src	e ANDI/O	RI/XORI dest	OP-IMM	

访存指令

• lw rd, offset(rs1) # x[rd] = M[x[rs1] + sext(offset)]



• sw rs2, offset(rs1) # M[x[rs1]+sext(offset)=x[rs2]




分支和跳转指令

• beq rs1, rs2, offset # if (rs1 == rs2) pc += sext(offset)

31	30 25	24 20	19 15	14 12	11 8	3 7	6	0
imm[12]	imm[10:5]	rs2	rs1	funct3	imm[4:1]	imm[11]	opcode	
1	6	5	5	3	4	1	7	
offset	[12,10:5]	src2	src1	BEQ/BNE	offset[1]	1,4:1]	BRANCH	
offset	[12,10:5]	src2	src1	BLT[U]	offset[1]	1,4:1	BRANCH	
offset	[12,10:5]	src2	src1	BGE[U]	offset[1	1,4:1]	BRANCH	

• jal rd, offset # x[rd] = pc+4; pc += sext(offset)




RV32I 指令编码


	imm[31:12]	rd	0110111	LUI		
	imm[31:12]	rd	0010111	AUIPC		
imm[2	0 10:1 11	19:12]		rd	1101111	JAL
imm[11:0)]	rs1	000	rd	1100111	JALR
imm[12 10:5]	rs2	rs1	000	imm[4:1 11]	1100011	BEQ
imm[12 10:5]	rs2	rs1	001	imm[4:1 11]	1100011	BNE
imm[12 10:5]	rs2	rs1	100	imm[4:1 11]	1100011	BLT
imm[12 10:5]	rs2	rs1	101	imm[4:1 11]	1100011	BGE
imm[12 10:5]	rs2	rs1	110	imm[4:1 11]	1100011	BLTU
imm[12 10:5]	rs2	rs1	111	imm[4:1 11]	1100011	BGEU
imm[11:0)]	rs1	000	rd	0000011	LB
imm[11:0)]	rs1	001	rd	0000011	LH
imm[11:0)]	rs1	010	rd	0000011	LW
imm[11:0]		rs1	100	rd	0000011	LBU
imm[11:0]		rs1	101	rd	0000011	LHU
imm[11:5]	rs2	rs1	000	imm[4:0]	0100011	SB
imm[11:5]	rs2	rs1	001	imm[4:0]	0100011	SH
imm[11:5]	rs2	rs1	010	imm[4:0]	0100011	SW

RV32I 指令编码 (续)

imm[11:0	•	rs1	000	rd	0010011	ADDI
imm[11:0	•	rs1	010	rd	0010011	SLTI
imm[11:0	0]	rs1	011	rd	0010011	SLTIU
imm[11:0	0]	rs1	100	rd	0010011	XORI
imm[11:0	0]	rs1	110	rd	0010011	ORI
imm[11:0	0]	rs1	111	rd	0010011	ANDI
0000000	shamt	rs1	001	rd	0010011	SLLI
0000000	shamt	rs1	101	rd	0010011	SRLI
0100000	shamt	rs1	101	rd	0010011	SRAI
0000000	rs2	rs1	000	rd	0110011	ADD
0100000	rs2	rs1	000	rd	0110011	SUB
0000000	rs2	rs1	001	rd	0110011	SLL
0000000	rs2	rs1	010	rd	0110011	SLT
0000000	rs2	rs1	011	rd	0110011	SLTU
0000000	rs2	rs1	100	rd	0110011	XOR
0000000	rs2	rs1	101	rd	0110011	SRL
0100000	rs2	rs1	101	rd	0110011	SRA
0000000	rs2	rs1	110	rd	0110011	OR
0000000	rs2	rs1	111	rd	0110011	AND


单周期CPU数据通路





处理器调试单元

- PDU (Processor Debug Unit)
 - 控制CPU的运行方式: run = 1 连续运行, 0 单步运行
 - 管理外设 (开关sw、指示灯led、数码管an & seg),显示运行结果和数据通路状态



IO_BUS信号

- · CPU运行时访问开关(sw)、指示灯(led)和数码管(an, seg)
 - io_addr: I/O外设的地址
 - io_din: CPU接收来自输入缓冲寄存器(IBR)的sw输入数据
 - io_dout: CPU向led和seg输出的数据
 - io_we: CPU向led和seg输出时的使能信号,利用该信号将io_dout 存入输出缓冲寄存器(OBR),再经数码管显示电路将其显示在数码管(an, seg)

DBG_BUS信号


- 调试时将存储器和寄存器堆内容,以及CPU数据通路状态 信息导出显示
 - m_rf_addr: 存储器(MEM)或寄存器堆(RF)的调试读口地址
 - rf_data: 从RF读取的数据
 - m_data: 从MEM读取的数据
 - pc: PC的内容

CPU运行方式

- run = 1: 连续运行
 - PDU向CPU输出连续时钟信号clk_cpu
 - CPU通过I/O_BUS访问外设
 - 输入端口: in, valid
 - 输出端口: out0, out1, ready
- run = 0: 单步运行(每次执行一条指令)
 - 每按动step一次,PDU产生一个周期的clk_cpu
 - 执行外设输入指令前,应先设置好valid或in后,再按动step
 - 执行任何指令后, led和数码管(an, seg)显示当前程序运行结果
 - 随后可以通过改变valid和in查看寄存器堆、存储器和PC的内容

RARS存储器配置

- 紧凑且数据地址为0
 - 0x0000_0000 ~ 0x0000_2ffff
- 代码地址:
 - 0x0000_3000 ~ 0x0000 3ffc



实验存储器配置

- · 指令存储器(256x32bit)地址: 0x0000_3000~0x0000_33ff
- 数据存储器(256x32bit)地址: 0x0000_0000 ~ 0x0000_03ff
- · 外设端口地址: 0x0000 0400~0x0000 07ff

存储器映射外设端口地址表

存储器地址	I/O_addr	输出端口名	输入端口名	外设
0x0000_0400		out0	-	led4-0
0x0000_0404		ready	-	led7
0x0000_0408		out1	-	an, seg
0x0000_040C		-	in	sw4-0
0x0000_0410		-	valid	sw5

外设使用说明表

	SW			button	led			2n/sog	
7	6	5	4~0	Dutton	7	6~5	4~0	an/seg	说明
rst	run	valid	in	step	ready	check	out0	out1	
1	_	-	-	-	1	00	0x1f	0x12···8	复位
	1	valid	in	-	ready	00	out0	out1	连续运行
		valid	in	1	ready	00	out0	out1	单步运行
Χ	x 0		addr_rf		0	01	addr_rf	data_rf	查看寄存器堆
		↑↓ addr_m x	X	0	10	addr_m	data_m	查看存储器	
			-		0	11	0	PC	查看PC


CPU模块接口

```
module cpu (
input clk,
input rst,
//IO_BUS
                    //led和seg的地址
output [7:0] io_addr,
output [31:0] io_dout,
                    //输出led和seg的数据
                   //输出led和seg数据时的使能信号
output io_we,
                     //来自sw的输入数据
input [31:0] io_din,
//Debug_BUS
                   //存储器(MEM)或寄存器堆(RF)的调试读口地址
input [7:0] m_rf_addr,
                   //从RF读取的数据
output [31:0] rf_data,
                   //从MEM读取的数据
output [31:0] m_data,
                   //PC的内容
output [31:0] pc
);
```

PDU模块接口


```
output [2:0] an, //8个数码管
module pdu (
 input clk,
                                        output [3:0] seg,
                                        output ready,
                                                         //led7
 input rst,
                                        //IO_BUS
 //选择CPU工作方式
                                        input [7:0] io_addr,
 input run,
                                        input [31:0] io_dout,
 input step,
                                        input io_we,
 output clk_cpu,
                                        output [31:0] io_din,
 //输入sw的端口
                                        //Debug_BUS
 input valid,
                                        output [7:0] m_rf_addr,
 input [4:0] in,
                                        input [31:0] rf_data,
                                        input [31:0] m_data,
 //输出led和seg的端口
                                        input [31:0] pc
 output [1:0] check, //led6-5:查看类型
 output [4:0] out0, //led4-0
```

PDU逻辑结构图




应用程序测试

- 设计汇编程序: 计算斐波那契—卢卡斯数列
 - 依次输入数列开始两项(设置in后按动valid确认),并输出至 数码管(out1)上显示
 - 计算数列后续项,并输出至数码管上显示,按动valid继续
- · 通过握手信号,协调CPU和外设的数据传输过程
 - ready: CPU准备好,指示外设提供数据
 - valid: 外设指示数据(in)有效



应用程序流程图



实验步骤

- 1. 修改Lab2寄存器堆模块,增加1个用于调试的读端口, 且使其r0内容恒定为0
- 2. 结构化描述单周期CPU,并进行功能仿真
 - 假定指令存储器和数据存储器(增加一个读端口用于调试)均使用分布式存储器,容量均为256x32位,使用Lab3实验内容2生成的COE文件初始化
- 3. 将CPU和PDU下载至FPGA中测试,使用Lab3实验内容 3生成的COE文件对指令存储器和数据存储器初始化

The End