

"بسمه تعالی"



دانشگاه فنی  
برگ امتحانی شماره:

مهر امتحانات

نام خانوادگی: ..... رشته تحصیلی: ..... شماره دانشجویی: 810198494  
نام و تعداد واحد درس: ..... نیمسال اول سال تحصیلی: ..... نام استاد: ۵/۵۵

نمره سوال	۱	۲	۳	۴	۵	۶	۷	۸	۹	۱۰	نمره نهایی	امضاء استاد
نمره												

این دفترچه شامل ۴ برگ امتحانی و ۲ برگ پیش نویسی رنگی می باشد.

```
int fib(int n)
{
    if n < 1
        return 1;
    else
        return 2*fib(n-1) + 3*fib(n-2);
}
```

۱. در این سوال، یک تابع به نام fib تعریف شده است. این تابع، فیبوناچی را محاسبه می کند. در این تابع، اگر n کمتر از 1 باشد، 1 را برمی گرداند. در غیر این صورت، 2 ضرب فیبوناچی (n-1) را به 3 ضرب فیبوناچی (n-2) اضافه می کند. این تابع، فیبوناچی را برای n=1 تا n=10 محاسبه می کند. در این سوال، شما باید این تابع را برای n=1 تا n=10 اجرا کنید و نتایج را در جدول زیر وارد کنید.



۲. در این سوال، یک درخت جستجو به نام tree تعریف شده است. این درخت، یک درخت جستجو باینری است. در این درخت، هر گره دارای یک داده و یک اشاره به گره چپ و یک اشاره به گره راست است. در این سوال، شما باید این درخت را برای داده های زیر بسازید.

۳. در این سوال، یک آرایه به نام arr تعریف شده است. این آرایه، یک آرایه اعداد صحیح است. در این آرایه، هر عنصر دارای یک آدرس حافظه است. در این سوال، شما باید آدرس حافظه هر عنصر را برای آرایه arr محاسبه کنید.

۴. در این سوال، یک تابع به نام sum تعریف شده است. این تابع، مجموع اعداد 1 تا n را محاسبه می کند. در این تابع، اگر n کمتر از 1 باشد، 0 را برمی گرداند. در غیر این صورت، n را به sum(n-1) اضافه می کند. این تابع، مجموع اعداد 1 تا n=10 را محاسبه می کند. در این سوال، شما باید این تابع را برای n=1 تا n=10 اجرا کنید و نتایج را در جدول زیر وارد کنید.




Data path

..Laiter.


[illegible]

بجائزائی کے احکامات و ہدایات


done mult\_idx  
۱- استخراج فرست



سیناں updater راجی عزیزست



لا سے از این سنبل updated بہ شکر فرستادہ ہو۔



if ( $alu == 7$ ) .....  $\phi$   
if ( $nc == \phi \mid n == 7$ )

result = 7      2 is 2  
done = 7

e. if (multi 2 -  $dx = \phi$  | multi 3 -  $dx = 1$ )

result = 7      2 is 3  
back track = 7




if (next-3-idn == 0 | next-3-idn == 7)  
result = 7

else  $\rightarrow$  all =  $\phi$  cur

Result = 9  
beletrae 50




done &  $\phi$  ✓

برود و سترین لیل hae trackee


[illegible]

سلیمان res - به استرگ فرستاده می شود







controller:



المسألة: حساب القيمة العظمى



let  $p$  be the index of the element in the array

value of  $p$  is the index of the element in the array

index value (return value)

0	1
1	1
2	5
3	13
4	41
5	121
6	365

6		size = 7 → result
2		
5		size = 5
3		
4	1	
2		
4		size = 9
3		
3	1	
2		
3		size = 13
3		
2	1	
2		
3		size = 17
7	1	
2		
7		
3		
7		
3		size = 21
7		
7	1	

به صورت مستقیم و بدون استفاده از stack و queue

دنباله 13 = 3 مقدار 3 → 13 → 14

3 + 2 \* 5 = 13

استفاده از  $lut$

size = 21

3 + 2 \* 5 → 13 → 14

multiplier + 1

استفاده از stack و queue

```

`timescale 1ns/1ns
module Datapath (
    clk,
    rst,

    entry,
    load_init,
    updater,
    alu,
    cal_res,
    res_updater,
    popping,
    dont_check,
    push,

    updated,
    done,
    backtrack,
    cal_update,
    result
);

    parameter size = 4;
    parameter stack_length = 128;
    parameter stack_digit = 7;
    parameter max_length = 15; // max entry number

    input clk, rst;
    input [size-1:0] entry;
    input load_init;
    input updater;
    input alu;
    input cal_res;
    input res_updater;
    input popping;
    input dont_check;
    input push;

    output updated;
    output done;
    output backtrack;
    output cal_update;
    output [5*size:0] result;

```

```

wire [size-1:0] n;
wire [size-1:0] n_input;
wire [size-1:0] multi2_idx;
wire [size-1:0] multi3_idx;
wire [size-1:0] multi2_idx_;
wire [size-1:0] multi3_idx_;
wire [size-1:0] multi2_in;
wire [size-1:0] multi3_in;
wire [size-1:0] rm2;
wire [size-1:0] rm3;
reg [size-1:0] stack [stack_length:0];
reg [stack_length-1:0] stack_right;
reg [max_length-1:0] visited;
reg [5*size-1:0] value [max_length:0];
wire [5*size-1:0] multres;
wire [stack_digit-1:0] stack_size;
wire [stack_digit-1:0] update_size;
wire [stack_digit-1:0] updater_size;
wire [stack_digit-1:0] size_input;
wire d2, d3;
wire bt2, bt3;
wire [size-1:0] ass2, ass3, assM2, assM3;
wire assW;

reg [size-1:0] two = {{(size-2){1'b0}}, 2'b10};
reg [size-1:0] three = {{(size-2){1'b0}}, 2'b11};

assign value[0] = { {(2*size-1){1'b0}}, 1'b1};
assign value[1] = { {(2*size-1){1'b0}}, 1'b1};

AddSub nMinus1(.left(n), .right(4'd1), .addsub(2'd0), .res(multi2_idx_));
AddSub nMinus2(.left(n), .right(4'd2), .addsub(2'd0), .res(multi3_idx_));

AddSub #(7) addStackLen(.left(stack_size), .right(7'd4), .addsub(2'd1),
.res(update_size));

Register #(4) assign2(.clk(clk), .rst(rst), .en(updater), .pi(two),
.po(ass2));
Register #(4) assign3(.clk(clk), .rst(rst), .en(updater), .pi(three),
.po(ass3));
Register #(4) assignM2(.clk(clk), .rst(rst), .en(updater), .pi(multi2_idx),
.po(assM2));

```

```

    Register #(4) assignM3(.clk(clk), .rst(rst), .en(updater), .pi(multi3_idx),
    .po(assignM3));
    Register #(1) assignWait(.clk(clk), .rst(rst), .en(updater), .pi(1'b1),
    .po(assignW));

    always @(*) begin
        if (load_init) begin
            stack[1] = entry;
            visited[entry] = 1'b1;
        end
        else begin
            if (updater) begin
                visited[multi2_idx] <= 1'b1;
            end
            if (push) begin
                if (stack_size-7'd1 == 0) begin
                    end
                else begin
                    stack[stack_size-7'd3] <= ass2 ;
                    stack[stack_size-7'd1] <= ass3 ;
                    stack[stack_size-7'd2] <= assM2 ;
                    stack[stack_size] <= assM3 ;
                    stack_right[stack_size] <= assW ;
                end
            end
            if (bt2) begin
                value[multi2_idx] <= {4'd0,rm2};
            end
            if (bt3) begin
                value[multi3_idx] <= {4'd0,rm3};
            end
            if (cal_res) begin
                value[n] <= multres;
            end
        end
    end
    Register #(1) ackUpdate(.clk(clk), .rst(rst), .en(updater), .pi(1'b1),
    .po(updated));

    ALU #(4) alu2(.alu(alu), .twothree(1'b1), .n(n), .m2(multi2_idx),
    .m3(multi3_idx),
    .result(rm2), .done(d2), .backtrack(bt2));
    ALU #(4) alu3(.alu(alu), .twothree(1'b0), .n(n), .m2(multi2_idx),
    .m3(multi3_idx),
    .result(rm3), .done(d3), .backtrack(bt3));

```

```

    assign done = (dont_check == 1'b0) & (stack_size==1'b1) & (load_init==1'b0);
    // assign backtrack = bt3 & bt2;

    Register #(1) backtrackerReg(.clk(clk), .rst(rst), .en(bt3 & bt2), .pi(1'b1),
    .po(backtrack));

    assign multres = two*value[multi2_idx] + three*value[multi3_idx];

    AddSub #(7) subStackLen(.left(stack_size), .right(7'd4), .addsub(2'd0),
    .res(updater_size));

    assign size_input = load_init ? 7'd1 : (cal_res ? updater_size : (updater ?
    update_size : 7'd0));

    Register #(7) sizeRegUpdate(.clk(clk), .rst(rst),
    .en(cal_res|load_init|updater), .pi(size_input), .po(stack_size));
    Register #(1) cal_Updater(.clk(clk), .rst(rst), .en(cal_res), .pi(1'b1),
    .po(cal_update));

    assign multi3_in = popping ? stack[stack_size] : multi3_idx_ ;
    assign multi2_in = popping ? stack[stack_size-2] : multi2_idx_ ;

    Register assignNewMult3(.clk(clk), .rst(rst), .en(1'b1), .pi(multi3_in),
    .po(multi3_idx));
    Register assignNewMult2(.clk(clk), .rst(rst), .en(1'b1), .pi(multi2_in),
    .po(multi2_idx));

    assign n_input = res_updater ? multi2_idx : ( popping ? stack[stack_size-
    2]+1'b1 : (cal_res ? multi2_idx+1'b1 : (load_init ? entry : n_input)));
    Register res_update_n(.clk(clk), .rst(rst),
    .en(res_updater|popping|cal_res|load_init), .pi(n_input), .po(n));

    assign result = value[entry];

endmodule

```

کد کنترلر:

```

`timescale 1ns/1ns
module Controller (
    clk,
    rst,
    start,

```



```

        updated,
        done,
        backtrack,
        cal_update,

        load_init,
        updater,
        alu,
        cal_res,
        res_updater,
        popping,
        dont_check,
        push
    );

    input clk, rst;
    input start;
    input updated;
    input done;
    input backtrack;
    input cal_update;

    output reg load_init;
    output reg updater;
    output reg alu;
    output reg cal_res;
    output reg res_updater;
    output reg popping;
    output reg dont_check;
    output reg push;

    parameter [3:0]
        Start = 4'd0,
        Idle = 4'd1,
        Initer = 4'd2,
        Mult = 4'd3,
        Stack = 4'd4,
        ALU = 4'd5,
        Back = 4'd6,
        Pop = 4'd7,
        Poper = 4'd10,
        Update = 4'd8,
        Done = 4'd9;

```

```

reg [3:0] ps, ns;

always @(posedge clk, posedge rst) begin
    if(rst)begin
        ps <= Start;
    end
    else
        ps <= ns;
    end

always @(ps, start, updated, done, backtrack, cal_update) begin
    case (ps)
        Start:      ns = start ? Idle : Start;
        Idle:       ns = Initer;
        Initer:     ns = Mult;
        Mult:       ns = Stack;
        Stack:      ns = ALU;
        ALU:        ns = Back;
        Back:       ns = backtrack ? Pop : Update;
        Pop:        ns = done ? Done : Poper;
        Poper:      ns = Pop;
        Update:     ns = Mult;
        Done:       ns = Start;

        default: ns = Start;
    endcase
end

always @(ps) begin
    {load_init, updater, alu, cal_res, res_updater, popping, dont_check, push}
= 0;
    case (ps)
        Start: begin
            dont_check = 1'b1;

        end
        Idle: begin
            load_init = 1'b1;
            dont_check = 1'b1;
        end
        Initer: begin
            dont_check = 1'b1;

        end
    end
end

```

```

        Mult: begin
            dont_check = 1'b1;
        end

        Stack: begin
            dont_check = 1'b1;
            updater = 1'b1;
            push = 1'b1;
        end
        ALU: begin
            alu = 1'b1;
        end
        Back: begin

        end
        Pop: begin
            cal_res = 1'b1;
        end
        Poper: begin
            popping = 1'b1;
        end
        Update: begin
            res_updater = 1'b1;
        end
        Done: begin

        end

    end
endcase
end

endmodule

```

کد تست بنج:

```

`timescale 1ns/1ns

module TB ();

    reg clk=1'b0, rst=1'b1, start=1'b0;
    reg [3:0] entry = 4'd15;
    wire load_init;
    wire updater;
    wire alu;
    wire cal_res;

```

```
wire res_updater;  
wire popping;  
wire dont_check;  
wire push;  
wire updated;  
wire done;  
wire backtrack;  
wire cal_update;  
wire [20:0] result;
```

```
Controller c(
```

```
    clk,  
    rst,  
    start,
```

```
    updated,  
    done,  
    backtrack,  
    cal_update,
```

```
    load_init,  
    updater,  
    alu,  
    cal_res,  
    res_updater,  
    popping,  
    dont_check,  
    push  
);
```

```
Datapath dp(
```

```
    clk,  
    rst,
```

```
    entry,  
    load_init,  
    updater,  
    alu,  
    cal_res,  
    res_updater,  
    popping,  
    dont_check,  
    push,
```

```
    updated,
```



```
done,  
backtrack,  
cal_update,  
result  
);  
  
always #20 clk = ~clk;  
  
initial begin  
    #40 rst = 1'b0; start = 1'b1;  
    #100 start = 1'b0;  
    #20000 $stop;  
end  
  
endmodule
```

خروجی:

