

アプリケーションマニュアル

Real Time Clock Module

RX-8564LC

エプソントヨコム株式会社

● 本マニュアルのご使用につきましては、次の点にご留意願います。

- 1) 本マニュアルの内容については、予告なく変更することがあります。量産設計の際は最新情報をご確認ください。
- 2) 本マニュアルの一部、または全部を弊社に無断で転載、または、複製など他の目的に使用することは堅くお断りいたします。
- 3) 本マニュアルに記載された応用回路、プログラム、使用方法等はあくまでも参考情報であり、これらに起因する第三者の権利 (工業所有権を含む)侵害あるいは損害の発生に対し、弊社は如何なる保証を行うものではありません。 また、本カタログによって第三者または弊社の工業所有権の実施権の許諾を行うものではありません。
- 4) 特性表の数値の大小は、数値線上の大小関係で表します。
- 5) 輸出管理について
 - (1) 製品および弊社が提供する技術を輸出等するにあたっては「外国為替および外国貿易法」を遵守し、 当該法令の定める必要な手続をおとりください。
 - (2) 大量破壊兵器の開発等およびその他の軍事用途に使用する目的をもって製品および弊社が提供する技術を輸出等しないでください。また、これらに使用するおそれのある第三者に提供しないでください。
- 6) 製品は一般電子機器に使用されることを意図し設計されたものです。
 - 特別に高信頼性を必要とする以下の特定用途に使用する場合は、弊社の事前承諾を必ず得て下さい。承諾無き場合は如何なる責任も負いかねることがあります。
 - 1 宇宙機器(人工衛星・ロケット等)2 輸送車両並びにその制御機器(自動車・航空機・列車・船舶等)
 - 3 生命維持を目的とした医療機器4 海底中継機器5 発電所制御機器6 防災・防犯装置7 交通用機器
 - 8 その他;1 ~7 と同等の信頼性を必要とする用途
- 7) 製品呼称、識別マークにつきましては順次統合していく予定ですが本マニュアルにおきましては統合前に両社が使用していた呼称、 識別マークを継承しています。正式型番、識別マーク等詳細につきましては仕様書等でご確認いただけます様お願いいたします。

本マニュアルに記載されているブランド名または製品名は、それらの所有者の商標もしくは登録商標です。

目 次

1.	概要	
2.	ブロックダイアグラム	
_	Tm → =x bb	_
3.	端子説明	
	3.1. 端子配置	
	3.2. 端子機能	2
1	外形寸法図 / マーキングレイアウト	2
4.		
	4.1. 外形寸法図 4.2. マーキングレイアウト	
	4.2. マーキングレイ アワト	
5	絶対最大定格	
٥.	化对取入足怕	
6	推奨動作条件	
Ο.	证大划下不口	
7	周波数特性	4
٠.	/月//大 9/19 工	
8	電気的特性	F
Ο.	8.1. DC 電気的特性	
	8.2. AC 電気的特性	
	0.2. //O EXHINIT	
9.	参考データ	
•		
10	D. 外部接続例	8
11	1. 取り扱い上の注意事項	<u>C</u>
12	2. 機能概要 および レジスタテーブル	10
-	12.1. 機能概要	
	12.2. レジスタテーブル	
13	3. 使用方法	12
	13.1. レジスタ説明	12
	13.1.1. コントロールレジスタ 1 (Reg – 00 [h])	12
	13.1.2. コントロールレジスタ 2 (Reg – 01 [h])	13
	13.1.3. 時計カウンタ(Reg – 02 [h] ~ 04 [h])	14
	13.1.4. カレンダカウンタ(Reg – 05 [h] , 07 [h] , 08 [h])	
	13.1.5. 曜日カウンタ(Reg – 06 [h])	
	13.1.6. アラームレジスタ (Reg – 09 [h] ~ 0C [h])	
	13.1.7. 定周期タイマ割り込み機能 制御レジスタ (Reg – 0E [h])	
	13.1.8. 定周期タイマ用ダウンカウンタ(Reg – 0F [h])	
	13.1.9. CLKOUT 出力 設定レジスタ (Reg - 0D [h])	
	13.2. 定周期タイマ割り込み機能	
	13.3. アラーム割り込み機能	
	13.4. 割り込み機能動作時の /INT " L " 割り込み出力に関して	
	13.5. フローチャート	
	13.6. I ² C-BUS インタフェースによる データの リード / ライト	32

低消費電流対応 小型薄型パッケージ I^2 C-Bus インタフェース リアルタイムクロックモジュール

RX - 8564 LC

● 32.768 kHz 水晶振動子(周波数精度調整済み)を内蔵。

● インタフェース方式 : l²C-BUS シリアル インタフェース 高速バス規格 (400 kHz) 対応

● インタフェース電圧範囲 : 1.8 V ~ 5.5 V

計時(保持)電圧範囲
 バックアップ時消費電流
 出力制御付き 32.768 kHz 出力機能
 1.0 V ~ 5.5 V / Ta = +25 °C 時
 275 nA (Typ.) / VDD = 3.0 V
 CLKOUT 端子出力(C-MOS 出力)

• リアルタイムクロック機能

時計・カレンダ機能, 自動うるう年補正機能, アラーム割り込み機能, 定周期タイマ割り込み機能 等

I²C-Bus は、PHILIPS ELECTRONICS N.V. の商標です。

1. 概要


本モジュールは、32.768 kHz の水晶振動子を内蔵した I^2 C-BUS インタフェース方式のリアルタイムクロック・モジュールです。

リアルタイムクロック機能は、年,月,日,曜日,時,分,秒のカレンダ·時計カウンタをはじめ、また、時刻アラーム,定周期タイマ割り込みなども内蔵しています。

デバイスは C-MOS プロセスによる低消費電流となっており、長期間におけるバッテリバックアップが可能です。

このような多機能を 小型薄型パッケージに実装していますので、各種携帯電話, ハンディターミナル, その他の小型電子機器等の用途に最適です。

2. ブロックダイアグラム



3. 端子説明

3.1. 端子配置

	RX – 8564 LC	
1. N.C.		12. N.C.
2. N.C.	#1 #12	11. CLKOE
3. N.C.		10. VDD
4. N.C.		9. CLKOUT
5. /INT	#6 #7	8. SCL
6. GND		7. SDA
	VSOJ – 12pin	


3.2. 端子機能

端子名	入出力	機 能							
SCL	入力	I ² C-BUS 通信用のシリアルクロックを入力します。							
SDA	双方向	I ² C-BUS 通信用のシリアルクロックに同期して、アドレス,データ,アクノリッジビットなどを入出力します。 この端子は 出力時オープンドレインですので、信号線の容量により 適切なプルアップ抵抗を接続してください。							
CLKOUT	出力	CLKOUT 端子は、出力制御付きのクロック出力端子(C-MOS 出力)です。 CLKOE 端子は、FE ビット, FD1 ビット, FD0 ビットと組み合わせることで CLKOUT 出力端子の出力状態を制御するための入力端子です。 CLKOE 入力端子, FE ビット, FD1 ビット, FD0 ビットの組み合わせにより、CLKOUT 出力端子から 32.768 kHz, 1024 Hz, 32 Hz, 1 Hz を選択出力する または 出力を停止させることができます。 出力停止時の CLKOUT 出力端子は "L" レベルとなります。							
CLKOE	入力	CLKOE pin input FE bit output CLKOUT pin output "H" 1 Output (C-MOS) 0 OFF ("L") "L" 1 OFF ("L") 初期電源投入時(0 V からの電源投入時)に CLKOE 入力端子="H"であったときは、パワーオンリセット機能により 32.768 kHz が選択出力されます。							
/INT	出力	アラーム, 定周期タイマ割り込み などの 割り込み信号 ("L"レベル)を出力します。 この端子はオープンドレイン端子です。							
VDD	_	+電源に接続します。							
GND	_	電源のマイナス側(グランド)に接続します。							
N.C.	-	内部 IC と結線されていません。 OPEN もしくは、GND または VDD と接続してください。							


注) VDD - GND 間直近に $0.1 \mu F$ 以上のパスコンを 必ず接続してください。

4. 外形寸法図 / マーキングレイアウト

4.1. 外形寸法図



4.2. マーキングレイアウト



5. 絶対最大定格

GND=0 V

項目	記号	条 件	定挌値	単 位
供給電圧	Vdd	VDD – GND 間	−0.5 ~ + 6.5	V
供給電流	IDD	V _{DD} 端子	−50 ~ 50	mA
入力電圧	Vı	入力端子	GND-0.5 ~ VDD+0.5	V
出力電圧	Vo	/INT 端子	GND-0.5 ~ VDD+0.5	V
DC 入力電流	lı		−10 ~ 10	mA
DC 出力電流	lo		−10 ~ 10	mA
保存温度範囲	Тѕтс	梱包状態を除く 単品での保存	−55 ~ +12 5	°C

6. 推奨動作条件

GND=0 V

項目	記号	条 件	範 囲	単位
電源電圧範囲	Vdd	I ² C-BUS アクセス 400 kHz 時	1.8 ~ 5.5	V
計時電圧範囲	Vdd		VLOW (*1) ~ 5.5	V
動作温度範囲	Topr	結露無きこと	−40 ~ + 85	°C

^{*1) [8.1.} DC 電気的特性] を参照。

7. 周波数特性

※特記無き場合、GND = 0 V , Ta = +25 °C , VDD = 3.0 V

Item	Symbol	Comments	Min.	Тур.	Max.	Unit
出力周波数	fo			32.768	(Typ.)	kHz
周波数偏差	Δf/f	Ta = +25 °C VDD = 3.0 V		5 ± 23	(*1) (*2)	× 10 ⁻⁶
周波数電圧特性	f/V	Ta = +25 °C VDD = 1.8 V ~ 5.5 V		± 2	(Typ.)	\times 10 ⁻⁶ / V
周波数温度特性	Тор	Ta = -20 °C ~ +70 °C, VDD = 3.0 V ; +25 °C 基準	-120		+10	× 10 ⁻⁶
発振開始時間	tsta	Ta = +25 °C VDD = 1.8 V			3.0	S
プロ ルズ (771) 7日 中寸 [日]	ISTA	Ta = $-40 ^{\circ}\text{C} \sim +85 ^{\circ}\text{C}$, VDD = $3.0 ^{\circ}\text{V}$			3.0	s
エージング	fa	Ta = +25 °C , VDD = 3.0 V ; 初年度	-5		+5	× 10 ⁻⁶ / year

^{*1)} 月差 1 分相当。 (オフセット値を除く)

^{*2)} リフロー処理2回による周波数変動分を含む。

^{*}リフロー処理は、弊社条件による。(個別仕様書を参照ください)

8. 電気的特性

8.1. DC 電気的特性


※特記無き場合、GND = 0 V , VDD = 1.8 V ~ 5.5 V , Ta = −40 °C ~ +85 °C


項目	記号	条件	Min.	Тур.	Max.	単位
電源電流 アクセス時	IDD	fscL = 400 kHz			800	μΑ
(CLKOUT = OFF)	100	fscL = 100 kHz			200	μΑ
************		fscL = 0 Hz, VDD = 5.0 V		330	800	nA
電源電流 非アクセス時 (CLKOUT = OFF)	IDD	fscl = 0 Hz, VDD = 3.0 V		275	700	nA
(32.1.23. 3)		fscl = 0 Hz, VDD = 2.0 V		250	650	nA
電源電流 非アクセス時		fscl = 0 Hz, Vdd = 5.0 V		2.5	3.4	μΑ
(CLKOUT = 32.768 kHz , No Load (CL = 0 pF) 時)	IDD32K	fscl = 0 Hz, Vdd = 3.0 V		1.5	2.2	μΑ
,No Load(CL = 0 pr)时)		fscl = 0 Hz, Vdd = 2.0 V		1.1	1.6	μΑ
"L"入力電圧	VIL		GND - 0.5		$0.3 \times V$ DD	V
"H"入力電圧	VIH		0.7 × VDD		V _{DD} + 0.5	V
"L"出力電流	IoL (SDA)	Vol = 0.4 V, VDD = 5 V	-3			mA
"L"出力電流	IoL (/INT)	Vol = 0.4 V, Vdd = 5 V	-1			mA
"L"出力電流	IoL (CLKOUT)	Vol = 0.4 V, Vdd = 5 V	-1			mA
"H"出力電流	IOH (CLKOUT)	Voh = 4.6 V, Vdd = 5 V			1	mA
リーク電流	llo	Vo = VDD or GND	-1		1	μΑ
		Ta = +25 °C		0.9	1.0	V
電圧低下検出	VLOW	Ta = -20 °C ~ +70 °C		0.9	1.2	V
		Ta = -40 °C ~ +85 °C		0.9	1.3	V

8.2. AC 電気的特性

※特記無き場合、GND = 0 V , VDD = 1.8 V ~ 5.5 V , Ta = −40 °C ~ +85 °C

項目	記号	条件	Min.	Тур.	Max.	単位
SCL クロック周波数	fscl				400	kHz
開始条件 セットアップ時間	tsu;sta		0.6			μS
開始条件 ホールド時間	thd;sta		0.6			μS
データ セットアップ時間	tsu;dat		100			ns
データ ホールド時間	thd;dat		0			ns
停止条件 セットアップ時間	tsu;sto		0.6			μS
開始条件と停止条件の間の バスフリー時間	tBUF		1.3			μS
SCL " L " 時間	tLow		1.3			μS
SCL " H " 時間	thigh		0.6			μS
SCL, SDA 立ち上がり時間	tr				0.3	μS
SCL,SDA 立ち下がり時間	tf				0.3	μS
バス上の許容スパイク時間	tsp				50	ns






注意:

- (1)本デバイスへのアクセスは、[START コンディションの送信からアクセス終了後の STOP コンディション送信までの一連の通信]を 1 秒未満で完了させてください。
 - 1 秒以上の時間が かかった場合は、内部の BUS タイムアウト機能により I2C-BUS インタフェースがリセットされます。
- (2)データ書込み時は、8 ビット単位のデータを入力する必要があります。8 ビット単位のデータ入力の途中で中断状態となった時は、その8 ビットデータは正常な書込みができません。

9. 参考データ

(1) 周波数温度特性例



[周波数安定度の求め方]

1. 周波数温度特性は、以下の式で近似できます。

$$\Delta f T$$
 = α ($\theta T - \theta X$) 2

• ΔfT : 任意の温度における周波数偏差

• α [1 / °C²] : 2 次温度係数

(-0.035 ± 0.005) \times 10^{-6} / $^{\circ}C^{2}$

• θτ [°C] : 頂点温度 (+25±5°C)

• θx [°C] : 任意の温度

2. 時計精度を求めるためには、

更に周波数精度と電圧特性を加えます。

 $\Delta f/f = \Delta f/fo + \Delta fT + \Delta fV$

Δf/f : 任意の温度,電圧における

時計精度(周波数安定度)

Δf/fo : 周波数精度

ΔfT : 任意の温度における周波数偏差ΔfV : 任意の電圧における周波数偏差


3. 日差の求め方

日差 = ∆f/f × 86400[秒]


* たとえば、 $\Delta f/f = 11.574 \times 10^{-6}$ で 約1秒/日の誤差になります。

(2) 消費電流電圧特性


(2-1) 非アクセス時 消費電流(i) CLKOUT=OFF 時



(2-2) 非アクセス時 消費電流(ii) CLKOUT=32.768 kHz 時



10. 外部接続例



11. 取り扱い上の注意事項

1) 取り扱い上の注意事項

□ 本モジュールは水晶振動子を内蔵していますので、過大な衝撃・振動を与えないようにしてください。また、低消費電力実現のために C-MOS IC を用いておりますので、以下に注意して使用してください。

(1) 静電気

耐静電気破壊保護回路は内蔵しておりますが、過大な静電気が加わると IC が破壊されるおそれがありますので、梱包 および 運搬容器には 導電性の物を使用してください。 はんだごてや測定回路などは 高電圧リークの無いものを使用し、また、実装時・作業時にも 静電気対策をお願いいたします。

(2) ノイズ

電源 および 入出力端子に過大な外来ノイズが印加されますと、誤動作やラッチアップ現象等による 破壊の原因となることがあります。

安定動作のため、本モジュールの電源端子(VDD - GND 間)の極力近い場所に 0.1 µF 以上のパスコン(セラミックを推奨)を使用してください。 また、本モジュールの近くには、高ノイズを発生するデバイスを配置しないようにしてください。

※ 図 1 の網掛部分()には信号線を接近させず、可能であれば GND パターンで埋めてください。

(3) 入力端子の電位

入力端子が中間レベルの電位になることは、消費電力の増加, ノイズマージンの減少, 素子の破壊等につながりますので、できるだけ VDD または GND の電位に近い電位に設定してください。

(4) 未使用入力端子の処理

入力端子の入力インピーダンスは非常に高く、開放状態での使用は不定電位やノイズによる誤動作の原因につながります。 未使用の入力端子は、プルアップ または プルダウン抵抗による処理を必ず施してください。

2) 実装上の注意事項

(1) はんだ付け温度

パッケージ内部が +260°C を越えますと、水晶振動子の特性劣化 および 破壊を招く場合がありますので、弊社はんだ耐熱性評価プロファイルを越えない領域でのご使用を推奨します。 ご実装前に 必ず実装条件 (温度・時間)を ご確認ください。 また、条件変更時も同様の確認をしていただいた後に ご使用ください。

※ 図 2 に、弊社 はんだ耐熱性評価プロファイルを 参考掲載します。

(2) 実装機

本製品は裏面に硝子を使用しておりますので、使用機器,条件等によっては実装時の衝撃力により製品の破壊を招く場合があります。

ご使用の前には必ず、実装時の製品への負荷が極力少なくなる条件(基板上への搭載速度を遅くする,チャックを弱くする など)を確認していただいてから ご使用ください。 条件変更時も、同様の確認をしていただいてから ご使用ください。 本製品と実装基板の間に異物などがありますと、製品の破壊を招く場合があります。 実装時には、異物にも ご注意ください。

また、実装時・作業時には、静電気対策をお願いいたします。

(3) 超音波洗浄

超音波洗浄は、使用条件によっては 内蔵の水晶振動子が共振破壊される場合があります。 貴社での使用条件(洗浄機の種類,パワー,時間,槽内の状態等)を弊社にて特定できませんので、超音波洗浄の保証は いたしかねます。

(4) 実装方向

逆向きに実装しますと破壊の原因となります。 方向を確認した上で実装を行なってください。

(5) 端子間リーク


製品が汚れていたり結露している状態などで電源投入しますと 端子間リークを招く場合がありますので、洗浄し さらに 乾燥させた後に電源投入を行なってください。

(6) 製品実装後の接着剤の使用

本製品は モールドパッケージの裏面に硝子を使用しております。

貴社製品の実装強度を保つために接着剤を使用される場合は、必ず貴社にて 事前に確認していただけますよう お願いいたします。

図 1: GND パターン例 RX - 8564 LC (VSOJ - 12 pin) ※網掛部分()には信号線 を接近させず、可能であれば GND パターンで埋めてください。



12. 機能概要 および レジスタテーブル

12.1. 機能概要

1) 時計機能

西暦の下二桁と 年・月・日,曜,時・分・秒までのデータの設定 / 計時 / 読み出し が可能です。 西暦の下二桁が 4 の倍数のときは自動的にうるう年と認識し、2099 年までを自動判別します。

* 詳細は [項 13.1. レジスタ説明]を参照してください。

2) 定周期タイマ割り込み機能

定周期タイマ割り込み機能は、244.14 μ s ~ 255 min までの任意の周期にて 定期的な割り込みイベントを発生させる機能です。

割り込みイベント発生時には TF ビット="1" かつ /INT 端子="L"に なるなど、イベントの発生を知ることができます。

* 詳細は [項 13.2. 定周期タイマ割り込み機能]を参照してください。

3) アラーム割り込み機能

アラーム割り込み機能は、[分], [時], [曜], [日] に対する割り込みイベントを発生させる機能です。 割り込みイベント発生時には AF ビット="1" かつ /INT 端子="L"に なるなど、イベントの発生を知ることができます。

* 詳細は [項 13.3. アラーム割り込み機能] を参照してください。

4) 32.768 kHz 出力機能

内蔵水晶振動子と同精度の 32.768 kHz クロックを、CLKOUT 端子から出力 (CMOS 出力) することができます。 その他の周波数が必要な場合には、32.768 kHz, 1024 Hz, 32 Hz, 1 Hz から選択出力させることもできます。

* 詳細は [項 13.1.9. CLKOUT 出力 設定レジスタ] を参照してください。

12.2. レジスタテーブル

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	note
00	Control 1	TEST	0	STOP	0	TEST	0	0	0	*3 , *4
01	Control 2	0	×	0	TI/TP	AF	TF	AIE	TIE	*4 , *5
02	Seconds	VL	40	20	10	8	4	2	1	*1
03	Minutes	×	40	20	10	8	4	2	1	*5
04	Hours	×	×	20	10	8	4	2	1	*5
05	Days	×	×	20	10	8	4	2	1	*5
06	Weekdays	×	×	×	×	×	4	2	1	*5
07	Months / Century	С	×	×	10	8	4	2	1	*5
08	Years	80	40	20	10	8	4	2	1	
09	Minute Alarm	AE	40	20	10	8	4	2	1	
0A	Hour Alarm	AE	×	20	10	8	4	2	1	*5
0B	Day Alarm	AE	×	20	10	8	4	2	1	*5
0C	Weekday Alarm	AE	×	×	×	×	4	2	1	*5
0D	CLKOUT frequency	FE	×	×	×	×	×	FD1	FD0	*2 , *5
0E	Timer control	TE	×	×	×	×	×	TD1	TD0	*5
0F	Timer	128	64	32	16	8	4	2	1	

- 注) 0 V からの初期電源投入時 および VL ビット読み出し時の結果が VL = "1" のときは、必ず 全てのレジスタを初期設定してから 使用してください。
 - そのさい、日付·時間として正しくないデータの設定は しないでください。 その場合の計時動作は 保証できません。
- *1. 0 V からの初期電源投入時には、パワーオンリセット機能によって、VL ビットは "1" にセットされます。
 - * このときの他のレジスタの値は不定ですので、必ず初期設定を実施してから使用してください。
- *2. 0V からの初期電源投入時には、パワーオンリセット機能によって、FE ビットは"1"にセットされ、また、 FD1,FD0 ビットは"0"にリセットされます。
 - * このとき CLKOE 入力端子 = "H"であれば、CLKOUT 出力端子から 32.768 kHz が出力されます。
- *3. アドレス 00 (Control 1) の 2 つの TEST ビットは 弊社テスト用ビットです。 初期設定にて 必ず "0"を書き込んでから使用してください。 また以後も、書き込み時は 必ず "0"を設定してください。
 - *"1"にセットされた場合は、デバイスのいかなる動作も保証できません。
- *4. '0' マークは、初期設定以降"0"にて ご使用ください。
- *5. 'x' マークは、書き込み不可能で また 読み出し値は不定です。 読み出し後は マスク処理をしてください。

13. 使用方法

13.1. レジスタ説明

13.1.1. コントロールレジスタ 1 (Reg – 00 [h])

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
00	Control 1	TEST	0	STOP	0	TEST	0	0	0

- 時計、カレンダを始めとした機能の停止/動作を制御するためのレジスタです。
- 1) TEST ビット (bit 7, bit 3)

2つの TEST ビットは 弊社テスト用ビットです。

初期設定にて 必ず "0"を書き込んでから使用してください。 また以後も、書き込み時は必ず "0"を設定してください。

*"1"にセットされた場合は、デバイスのいかなる動作も保証できません。

2) STOP ビット

時計、カレンダ、アラーム、タイマなどの機能を停止させます。

STOP ビットを "1"にすると、時計, カレンダ, アラーム, タイマ などの動作が停止します。

- *1) [STOP ビットが "1" の間は 時刻更新が停止] します。 ご注意ください。
 - (1)[時計,カレンダの読み出しは、STOPビットを"0"のままで 読み出し]を してください。
 - (2) [STOP ビット="1"とするのは、時計, カレンダ の書き込み時のみに限定]と してください。
- *2) STOP "1" のときの CLKOUT は、選択周波数によっては 出力が停止します。 ご注意ください。
 - (1) 32.768 kHz を選択出力させているときは、32.768 kHz を継続出力します。
 - (2) 他の設定 (1024Hz, 32Hz, 1Hz) では CLKOUT 出力が停止します。
- *3) STOP "1" のときは、I²C-BUS の バス·タイムアウト機能は 働きません。 ご注意ください。

STOP ビットを "0"にすると、動作を再開(停止を解除)します。

* STOP ビットを "1" → "0" にした直後の 1 回のみ、(1 秒を待たず) 0.5 秒後に [秒] 更新します。 (これにより、実際の時間と 構築システムの時刻更新処理に時間差があっても、

実際の時間との誤差を ±0.5 秒 以内に抑えることができます。)

13.1.2. コントロールレジスタ 2 (Reg – 01 [h])

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
01	Control 2	0	×	0	TI/TP	AF	TF	AIE	TIE

- 各種割り込みイベント動作の設定 や 各種割り込みイベントの発生状況の把握を行うためのレジスタです。
- 1) TI / TP ビット (Interrupt Signal Output Mode Select. Interrupt / Periodic)

定周期タイマ割り込みイベント発生時 (TF、" $0"\rightarrow$ "1")に、その割り込み動作を 1 回で終了させるかまたは 繰り返し継続させるかを 選択指定するビットです。

- "1"の書き込みで、繰り返しの継続動作になります。
- "0"の書き込みで、1回限り動作します。
- * 詳細は [項13.2. 定周期タイマ割り込み機能]を参照してください。
- 2) AF ビット (Alarm Flag)

アラーム割り込みイベントを検出して、結果を保持するフラグビットです。 アラーム割り込みイベントが発生すると、"0"→"1"に変化します。

- * 詳細は [項13.3. アラーム割り込み機能]を参照してください。
- 3) TF ビット (Timer Flag)

定周期タイマ割り込みイベントを検出して、結果を保持するフラグビットです。 定周期タイマ割り込みイベントが発生すると、"0"→"1"に変化します。

- * 詳細は [項13.2. 定周期タイマ割り込み機能]を参照してください。
- 4) AIE ビット (Alarm Interrupt Enable)

アラーム割り込みイベント発生時 (AF、" 0 " → " 1 ") の、/INT 割り込み信号の動作を設定します。

"1"の書き込みにより、割り込みイベント発生時に /INT 端子から "L" レベルの割り込み信号を発生させることができます。

"0"の書き込みでは、/INT 端子からの"L"レベル出力を禁止します。

- * 詳細は [項13.3. アラーム割り込み機能]を参照してください。
- 5) TIE ビット (Timer Interrupt Enable)

定周期タイマ割り込みイベント発生時 (TF、"0" \rightarrow "1")の、/INT 割り込み信号の動作を設定します。 "1"の書き込みにより、割り込みイベント発生時に /INT 端子から "L"レベルの割り込み信号を発生させることができます。

- "0"の書き込みでは、/INT 端子からの"L"レベル出力を禁止します。
- * 詳細は [項13.2. 定周期タイマ割り込み機能]を参照してください。

13.1.3. 時計カウンタ (Reg - 02 [h] ~ 04 [h])

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
02	Seconds	VL	40	20	10	8	4	2	1
03	Minutes	×	40	20	10	8	4	2	1
04	Hours	×	×	20	10	8	4	2	1

- [秒], [分], [時] を計時します。
- データ形式は BCD 形式で、たとえば [Seconds]レジスタが " 0101 1001 " ならば 59[秒]を意味します。
 - * 時計データを書き換えるときは、STOP ビットを"1"にして 計時動作を停止させた状態で行うことを推奨します。 (データ書き換え中の 不用意な桁上げ発生を防止することで、より適切な 時計合わせができます。)
 - *存在しない時刻データが書き込まれた場合は 正常な動作ができない原因になりますので ご注意ください。
- 1) [Seconds] レジスタ

「秒]を計時するカウンタです。

00 秒, 01 秒, 02 秒~59 秒, 00 秒, 01 秒~の順に 更新します。

2) [Minutes] レジスタ

[分]を計時するカウンタです。

00分,01分,02分~59分,00分,01分~の順に 更新します。

3) [Hours] レジスタ

[時]を、24時間制で計時するカウンタです。

00 時, 01 時, 02 時~23 時, 00 時, 01 時~の順に 更新します。


4) VL ビット (Voltage Low Flag)

電圧低下を検出して、結果を保持するフラグビットです。

電源電圧が VLOW[V]以下(*1) に低下すると、"0"→"1"に変化します。

読み出し時 "1" のときの本 RTC の内容は無効ですので、その場合は、必ず 全てのレジスタを初期設定してから 使用してください。

- (1) 本 VL フラグは、0 V からの初期電源投入時に "1" にセットされています。 このときの他のレジスタの値は不定ですので、必ず初期設定を実施してから使用してください。
- (2) バックアップ状態からの復帰時には 本 VL フラグを読み出し、"1"であったときは 必ず初期設定を 実施してから使用してください。
- (3) 初期設定時は、次回の検出に備えるために 本 VL フラグを "0 " クリアしてください。
- (4) 本 VL フラグは、バックアップバッテリーなどの[電圧が徐々に低下してきた状況において 電圧低下 警告を行なう]目的で設計されていますので、電源チャタリングなどの急峻な電圧変動には反応でき ません。



- ①電源初期投入のため VL="1"となります。
- ②電源低下時に VLow 電圧まで落ちていないため、VL="0"のまま変化しません。
- ③電源低下時に VLOW 電圧を下回っているため、VL="1"となります。
- ※②,③の VL ビットの値は、①にて VL ビットをゼロクリアする事が必要です。
- (5) 本 VL フラグは、データ不問でライトクリアされます。 本レジスタへの書き込みを行なう前には、値を読み出してください。

13.1.4. カレンダカウンタ (Reg – 05 [h], 07 [h], 08 [h])

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
05	Days	×	×	20	10	8	4	2	1
07	Months / Century	С	×	×	10	8	4	2	1
08	Years	80	40	20	10	8	4	2	1

- ◆ 2001 年 01 月 01 日 ~ 2099 年 12 月 31 日までの [日], [月], [年] を、オートカレンダ機能によって更新します。
- データ形式は BCD 形式で、たとえば [Days]レジスタが "××11 0001 " ならば 31 日を意味します。
- *存在しないカレンダデータが書き込まれた場合は正常な動作ができない原因になりますので ご注意ください。

1) [Days] レジスタ

- •[日]のカウンタです。
- *[月]によって 更新状況が異なります。
- * [年]が4の倍数のとき(04年,08年,12年-88年,92年,96年)は"うるう年"になりますので、その年の02月の[日]の更新は02月01日,02日,03日~28日,29日→03月01日~となります。

[Days]	月	更新内容
	1, 3, 5, 7, 8, 12 月	01日,02日,03日~30日, <u>31日,01日</u> ~
Write / Read	4, 6, 9, 11 月	01日,02日,03日~ <u>30日,01日</u> ,02日~
Wille / Read	2月 かつ 通常年	01日,02日,03日~ <u>28日,01日</u> ,02日~
	2月 かつ うるう年	01日,02日,03日~28日,29日,01日~

2) [Months / Century] レジスタ

●[月]のカウンタです。 01月,02月,03月~12月,01月,02月~の順に 更新します。

3) [YEAR] レジスタ

•[年]のカウンタです。

00年,01年,02年~99年,00年,01年~の順に 更新します。

*[年]が4の倍数のとき(04年,08年,12年-88年,92年,96年)はうるう年になります。

4) C ビット (Century bit)

西暦の世紀更新を示すビットです。

年桁データが 99 から 00 にオーバーフロー更新すると、本ビットが "0" \rightarrow "1"にセットされます。

* 21 世紀中に 0 を設定しておきますと、西暦 2100 年になったときに "1" にセットされます。 (ただし正確には、2101 年が 22 世紀初年になります。)

13.1.5. 曜日カウンタ (Reg - 06 [h])

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
06	06 Weekdays		×	×	×	×	4	2	1

●[曜(曜日)]を bit 0~bit 2 までの 3 ビットにて示します。

[Weekdays]	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	曜日
	×	×	×	×	×	0	0	0	日
	×	×	×	×	×	0	0	1	月
	×	×	×	×	×	0	1	0	火
Write / Read	×	×	×	×	×	0	1	1	水
	×	×	×	×	×	1	0	0	木
	×	×	×	×	×	1	0	1	金
	×	×	×	×	×	1	1	0	土

* 上記 7 種以外の設定は、正常な動作ができない原因になりますので ご注意ください。

13.1.6. アラームレジスタ (Reg – 09 [h] ~ 0C [h])

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
09	Minute Alarm	AE	40	20	10	8	4	2	1
0A	Hour Alarm	AE	×	20	10	8	4	2	1
0B	Day Alarm	AE	×	20	10	8	4	2	1
0C	Weekday Alarm	AE	×	×	×	×	4	2	1

- アラーム割り込み機能を使用して [曜], [日], [時], [分] などに対する割り込みイベントを得たいときに、AIE, AF ビットと ともに設定/使用します。
- 上記アラームレジスタの設定状況に 現時刻が一致すると、AF ビット="1" かつ /INT 端子="L"となるなど、 アラーム割り込みイベントの発生を知ることができます。
- * 詳細は [項13.3. アラーム割り込み機能]を参照してください。

13.1.7. 定周期タイマ割り込み機能 制御レジスタ (Reg - 0E [h])

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
0E	Timer control	TE	×	×	×	×	×	TD1	TD0

- 定周期タイマ割り込み機能を制御するためのレジスタです。
- 定周期タイマ割り込み機能を使用するには、TI / TP ビット (Reg 01 [h]), Timer レジスタ (Reg 0F [h]), および TF, TIE ビットと ともに設定/使用します。
- 1) TE ビット (Timer Enable)

定周期タイマ割り込み機能の動作を制御するビットです。

- "1"の書き込みで、定周期タイマ割り込み機能が動作を開始します。
- "0"の書き込みで、定周期タイマ割り込み機能を停止させます。
- * 詳細は [項13.2. 定周期タイマ割り込み機能]を参照してください。
- 2) TD1,TD0 ビット (Timer countDown interval select 1, 0)

定周期タイマ割り込み機能のカウントダウン周期 (ソースクロック)を選択指定するビットです。 この2つのビットの組み合わせで、全4種類より選択できます。

* 詳細は [項13.2. 定周期タイマ割り込み機能]を参照してください。

13.1.8. 定周期タイマ用ダウンカウンタ (Reg – 0F [h])

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
0F	Timer	128	64	32	16	8	4	2	1

- 定周期タイマ割り込み機能を使用するさいの、カウントダウン初期値(プリセット値)を設定するレジスタです。 カウンタの設定は1(01h)~255(FFh)の範囲で設定できます。
- 定周期タイマ割り込み機能を使用するには、TE, TI / TP , TF, TIE, TD1, TD0 ビットと ともに設定/使用します。
- 本ダウンカウンタのカウント値が $01h \rightarrow 00h$ になると、TF ビット="1", /INT 端子="L"となるなど、定周期タイマ割り込みイベントの発生を知ることができます。
- 本レジスタを読み出すと、カウントダウン中の状況が確認出来ます。
 - * 但し、読み出されるデータはホールドされない (データ変化中のばあいがある) ため、正しいデータを得るためには 2 度読み比較などをしてください。
- * 詳細は [項13.2. 定周期タイマ割り込み機能]を参照してください。

13.1.9. CLKOUT 出力 設定レジスタ (Reg - 0D [h])

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
0D	CLKOUT frequency	FE	×	×	×	×	×	FD1	FD0

- ◆ CLKOUT 出力端子のクロック出力を制御します。
- CLKOE 入力端子 = "H"のときのみ 本レジスタが有効になり、本レジスタの設定によるクロックを出力 もしく は 出力を停止します。
 - * CLKOE 入力端子が"L"のときは、本レジスタの設定にかかわらず CLKOUT = "L"と なります。
- 1) FE ビット (Frequency output Enable)

本レジスタが有効なとき (CLKOE = "H"のとき) に限り、CLKOUT 端子の出力状態を制御します。 本 FE ビットが "1"のとき、CLKOUT 端子を出力状態にします。 このときの出力内容は、FD1, FD0 ビットで指定した周波数になります。

本 FE ビットが "0" のときは、CLKOUT 端子を出力停止状態 ("L") にします。

2) FD1, FD0 ビット

FD1, FD0 ビットの組み合わせにより、出力する周波数を選択します。

3) 各種設定による CLKOUT 出力動作

CLKOE pin input	FE bit	FD1 bit	FD0 bit	CLKOUT pin output		
		0	0	32768 Hz Output	(C-MOS)	
	1	0	1	1024 Hz Output	(C-MOS)	
"H"	'	1	0	32 Hz Output	(C-MOS)	
		1	1	1 Hz Output	(C-MOS)	
	0	X	X	OFF	("L")	
" "	1	X	X	OFF	("L")	
L	0	X	X	OFF	("L")	

X : don't care

* 0 V からの初期電源投入時には、パワーオンリセット機能によって FE ビットは "1" にセットされ、また、FD1,FD0 ビットは "0" にリセットされます。

よって、このとき CLKOE 入力端子を"H"にすることで、初期電源投入時から CLKOUT 出力端子より 32.768 kHz 出力を得ることができます。

注) STOP ビットが "1" のときの CLKOUT 出力動作

STOP "1" のときの CLKOUT は、選択周波数によっては 出力が停止します。 ご注意ください。

- (1) 32.768 kHz を選択出力させているときは、32.768 kHz を継続出力します。
- (2) 他の設定 (1024Hz, 32Hz, 1Hz) では CLKOUT 出力が停止します。

13.2. 定周期タイマ割り込み機能

定周期タイマ割り込み機能は、244.14 μ s ~ 255 min までの任意の周期 (period) にて 定期的な割り込みイベントを発生させる機能です。

動作モードには、1 回限りで動作が終了する [レベル割り込みモード]と、自動的に繰り返し動作を継続する [繰り返し割り込みモード]の2種類があります。

それぞれの割り込みイベント発生時には、TF ビット="1" かつ /INT 端子="L"と なるなど、イベントの発生を知ることができます。


13.2.1. 定周期タイマ割り込み機能 機能概要

- 定周期タイマ割り込み機能は、いくつかの設定を組み合わせながら使用します。
 - (1)動作モード(レベル割り込みモード または 繰り返し割り込みモード)の設定。
 - (2) 定周期タイマの動作時間 (period = カウントダウン基準周期×カウント数)の設定。
 - (3)動作時間経過時に、/INT出力端子から 割り込み信号を出力("L"レベル)するか/しないか の設定。
- 定周期タイマ動作をスタート (TE,"0"→"1") させると、設定時間後に 各種イベントが発生します。
 - (1) 定周期タイマ割り込みイベントの発生を示す TF ビット (Timer Flag) が、" 0 " → " 1 " に変化する。
 - (2) TIE ビット (Timer Interrupt Enable) が "1"のとき、/INT 出力端子が Hi-z → "L "に変化する。
- 1) レベル割り込みモード 概要説明 (TI/TP ビット="0")

割り込みイベント発生後、1回限りで動作を終了します。

*但し、[定周期タイマ動作を停止させずに(TE="1"のまま)TF ビットだけを"0"クリアした場合]には、 その次のタイマ周期(Period)にて、再度 割り込みイベントが発生しますので ご注意ください。

レベル割り込みモード時に 割り込みイベントが発生すると、/INT 出力が"L" レベルに変化します。 "L" レベル出力は、TF ビットを"0" クリアするまで維持されます。 (TIE = "1" のとき)




2) 繰り返し割り込みモード 概要説明 (TI/TP ビット="1")

割り込みイベント発生後、自動的に繰り返し動作を継続します。


繰り返し割り込みモード時に 割り込みイベントが発生すると、/INT 出力が tRTN 時間の間だけ "L"レベルに変化し、その後は 自動的に解除されて Hi-z 状態に戻ります

一旦 Hi-z に戻っても、次の 割り込みイベント発生時には、再び 同様の/INT 出力が得られます。 以後、定周期タイマ動作を停止させるまで、これを繰り返します。



- 3) 定周期タイマ割り込み機能 概略説明
 - (1) TE ビット (Timer Enable) を " 0 " → " 1 " にすると、定周期タイマ割り込み機能が スタートします。
 - * 定周期タイマ割り込み機能をスタートさせるときは、毎回必ず、事前に (TE = "0 " のときに) タイマ用ダウンカウンタの任意設定値 (プリセット値 / Reg 0F[h]) を書き込んでください。
 - 注)プリセット値の設定/再設定をしない場合は、正しい動作ができませんのでご注意ください。
 - (2) TE ビットが "1"の間、TD1, TD0 ビット (Timer countDown interval select 1, 0) で設定した選択ソース クロック (カウントダウン周期) 毎に、タイマ用ダウンカウンタ (Timer Register / Reg 0F[h]) を カウントダウンします。
 - * タイマ周期 (Period) = ソースクロック×タイマ用ダウンカウンタの任意設定値(プリセット値)
 - (3) カウントダウン時にカウント値が0になったときをイベントの発生とし、次の処理を行います。
 - *1) TF ビット (Timer Flag) は、"1" になります。
 - *2) TIE ビット (Timer Interrupt Enable) が "1" のとき、/INT 出力端子は Hi-z → "L" に変化します。
 - */INT 出力端子が $\text{Hi-z} \to \text{"L"}$ に変化した後の状態は、TI/TP ビットによる動作モード (レベル割り込みモード / 繰り返し割り込みモード) の設定により、/INT = "L" が維持されるか / Hi-z に自動解除されるか が異なります
 - *3) タイマ用ダウンカウンタの値を自動的にプリセット値に戻し、引き続き カウントダウンを繰り返します。
 - *TE ビットが"1"の間は、動作モードはどちらか/イベントは発生済みか などにかかわらず、 常に タイマ用ダウンカウンタのカウントダウンを繰り返しています。
 - (4) TE ビットを"1"→"0"にクリアすると、定周期タイマ割り込み機能は 停止します。
 - *1) TF ビットは、"0"クリアしない限り、定周期タイマ機能を停止させても"1"を保持します。
 - *2) タイマ用ダウンカウンタのカウント値は、定周期タイマ機能を停止させた時点で無効となります。
 - * 定周期タイマ割り込み機能を停止させたとき、タイマ用ダウンカウンタのカウント値 および プリセット値は無効になります。
 - * 定周期タイマ割り込み機能の次回スタート時には、必ず、事前に (TE = "0" のときに) プリセット値を 再書き込みしてください。

動作例)



13.2.2. 定周期タイマ割り込み機能 関連レジスタ

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
01	Control 2	0	×	0	TI/TP	AF	TF	AIE	TIE
0E	Timer control	TE	×	×	×	×	×	TD1	TD0
0F	Timer	128	64	32	16	8	4	2	1

- * 定周期タイマ割り込み機能をスタートさせる前には、毎回必ず、事前に (TE = "0" のときに) タイマ用ダウンカウンタの任意設定値 (プリセット値 / Reg 0F[h]) を書き込んでください。
 - 注)プリセット値の設定/再設定をしない場合は、正しい動作ができませんのでご注意ください。
- * 動作設定を行うときは、設定中の不用意なハードウェア割り込みを避けるために、 ① TE ビット "0" → ② TF, TIE ビット "0"の順に、制御関連ビットを "0" クリア (= 動作停止設定) することを推奨します。
- 1) TI / TP ビット (Interrupt Signal Output Mode Select. Interrupt / Periodic)

定周期タイマ割り込みイベント発生時に、その割り込み動作を 1 回で終了させるか または 繰り返し継続させるかを 選択指定するビットです。

TI/TP	データ	内 容
Write / Read	0	[レベル割り込みモード] 定周期タイマ割り込み機能を、1回限り動作させる
Wille / Neau	1	[繰り返し割り込みモード] 定周期タイマ割り込み機能を、繰り返しで 継続動作させる

2) TD1, TD0 ビット (Timer countDown interval select 1, 0)

定周期タイマ割り込み機能のカウントダウン周期 (ソースクロック) を選択指定するビットです。 この2つのビットの組み合わせで、全4種類より選択できます。

TD1 TD0	TD1	TD0	ソース クロック	繰り返し割り込みモード時 /INT 自動復帰時間 tRTN		
TD1, TD0 (bit 1) (bit 0)		(bit 0)	ノース グロック	プリセット値 n = 1	プリセット値 1 < n	
	0	0	4096 Hz / 244.14 μs 周期	122 μs	244 μs	
W/R	0	1	64 Hz / 15.625 ms 周期	7.813 ms	15.625 ms	
VV / FX	1	0	1 Hz / 1 秒桁 更新時	15.625 ms	15.625 ms	
	1	1	1/60 Hz / 1 分桁 更新時	15.625 ms	15.625 ms	

- *1) 繰り返し割り込みモード (TI/TP ビット="1") 時、/INT 端子の "L" → Hi-z への自動復帰時間 tRTN は、 ソースクロック および プリセット値 によって上記の様に異なります。
- *2) ソースクロック 1 Hz 選択時のカウントダウンは、内部計時の[秒]更新に 連動しています。
 - *内部計時の[秒]更新に連動していますので、例えば 0.9 秒の時点でタイマ動作を開始した場合には、0.1 秒後に 1 回目のカウントダウンが発生します。 (2 回目以降は 正しい周期で行われます)
- *3) ソースクロック 1/60 Hz 選択時のカウントダウンは、内部計時の[分]更新に 連動しています。
 - * 内部計時の[分]更新に連動していますので、例えば 50 秒の時点でタイマ動作を開始した場合には、10 秒後に 1 回目のカウントダウンが発生します。(2 回目以降は 正しい周期で行われます)

3) 定周期タイマ用ダウンカウンタ (Timer Register)

Timer Register (Reg – 0F[h]) は、プリセッタブル・ダウンカウンタの任意設定値 (プリセット値)を設定するレジスタで、カウント値は 1 (01 h) ~ 255 (FF h) までの任意の値を設定できます。

定周期タイマ割り込み機能の動作中は、ソースクロックの周期にて このダウンカウンタがカウントダウンし、 $01h \rightarrow 00h$ になると TF ビットが "1" になるなどのイベントが発生します。

- * 定周期タイマ機能を停止させたとき (TE ビットを"1" \rightarrow "0"にしたとき)は、タイマ用ダウンカウンタのカウント値 および プリセット値は無効になります。
- * 定周期タイマ割り込み機能の次回スタート時には、必ず、事前に (TE = "0" のときに) プリセット値を 再書き込みしてください。
- * 定周期タイマ割り込み機能の動作中に本レジスタを読み出すと、カウントダウン中のカウンタ状況が確認出来ます。
- (但し、読み出されるデータはホールドされていません(データ変化中のばあいがある)ので、正しいデータを得るためには2度読み比較などをしてください。)

4) TE ビット (Timer Enable)

定周期タイマ割り込み機能の動作を開始させるためのビットです。

TE	データ	内 容
	0	定周期タイマ割り込み機能は 停止する
	U	* タイマ用ダウンカウンタのカウントダウンが停止します。
Write / Read	1	定周期タイマ割り込み機能が 動作する * タイマ用ダウンカウンタがカウントダウンし、カウンタが 01h → 00h になると TF ビットが "1"になるなどのイベントが発生します。 * TE ビットが "1"の間は、動作モード等にかかわらず 常に、タイマ用ダウンカウンタのカウントダウン → イベント発生 → プリセット値のロード → カウントダウン・・・が繰り返されます。

5) TF ビット (Timer Flag)

定周期タイマ割り込みイベントを検出して、結果を保持するフラグビットです。

あらかじめ"0"クリアしておくと、イベント発生時に"0"→"1"へ変化し、これを保持します。

TF	データ	内 容
		TF ビットを 0 クリアし (割り込みイベントを解除し)、また、 次回のイベント検出に備える
		*[レベル割り込みモード(1回動作)]のとき
Write	0	1) TF ビットを 0 クリアすることで、イベント発生によって/INT "L"となった状態を解除できます (/INT → Hi-z になります)。
		2) TE ビット="1"を継続させている場合には タイマ用ダウンカウンタの カウントダウンも継続していますので、カウンタが 01h → 00h になるこ とで、再び TF ビットが "1"になる / /INT 端子が "L "になる などのイ ベントが発生します。
	1	"1"の書き込みは 無効です。
	0	定周期タイマ割り込みイベント発生の 検出なし
Read	1	定周期タイマ割り込みイベント発生の 検出あり * 結果は、"0"クリアするまで保持されます。

6) TIE ビット (Timer Interrupt Enable)

定周期タイマ割り込みイベント発生時の、/INT 端子からの割り込み信号出力を制御します。

"1"の書き込みにより、割り込みイベント発生時に /INT 端子から "L" レベルの割り込み信号を発生させることができます。

"0"の書き込みでは、/INT 端子の出力を禁止します。

TIE	データ	内 容
Write / Read	0	1)定周期タイマ割り込みイベント発生時、 割り込み信号は 発生させない(/INT = Hi-z 継続)2)定周期タイマ割り込みイベント発生による 割り込み信号を 解除する(/INT、"L"→ Hi-z)
	i	定周期タイマ割り込みイベント発生時、 割り込み信号を 発生させる(/INT = Hi-z → " L ")
	1	*[レベル割り込みモード(1回動作)]のとき 割り込みイベントを解除していない状態(TF="1"維持)で TIE ビットを "0"→"1"にした場合は、直後に /INT 端子が"L"になります。

13.2.3. 定周期タイマ割り込み周期 と 時間誤差

ソースクロック設定 (TD1, TD0 設定)と 定周期タイマ用ダウンカウンタ設定 (Timer Register 設定)の組み合わせによる、定周期タイマ割り込み周期の例を示します。

	ソースクロック						
Timer Register 設定値	4096 Hz	64 Hz	1 Hz (1 秒桁 更新時)	1/60 Hz (1 分秒桁 更新時)			
	TD1,0 = 0,0	TD1,0 = 0,1	TD1,0 = 1,0	TD1,0 = 1,1			
0 (00h)	_	_	_	_			
1 (01h)	244.14 μs	15.625 ms	1 s	1 min			
2 (02h)	488.28 μs	31.250 ms	2 s	2 min			
3 (03h)	732.42 μs	46.875 ms	3 s	3 min			
•	•	•	•	•			
255 (FFh)	62.26 ms	3.984 s	255 s	255 min			

• 定周期タイマ割り込みの時間誤差 と 定周期タイマ割り込みの1周期の時間

定周期タイマ割り込みの時間誤差は、選択したソースクロックの ⁺⁰/₋₁ 周期の時間が誤差となります。 よって 定周期タイマ割り込みの 1 周期は、設定時間に対して以下の範囲になります。


定周期タイマ割り込みの1周期

(定周期タイマ割り込み設定時間(*) - ソースクロック周期)~(定周期タイマ割り込み設定時間)

- *) 定周期タイマ割り込み設定時間 = ソースクロック設定 × 定周期タイマ用ダウン カウンタ設定
- * 実際の定周期タイマ割り込み時間は、上記時間の他にも 設定時のシリアルデータ転送クロック の通信時間がプラスされます。

13.2.4. 定周期タイマ割り込み機能 動作例

- 13.2.4.1. レベル割り込みモード(TI/TP="0")動作例
 - 割り込みイベント発生後、1回限りで動作を終了します。




- * 定周期タイマ割り込み機能をスタートさせる前には、毎回必ず、事前に(TE = "0" のときに)タイマ用ダウンカウンタの任意設定値(プリセット値 / Reg 0F[h])を書き込んでください。
- 注)プリセット値の設定/再設定をしない場合は、正しい動作ができませんので ご注意ください。
- * 動作設定を行うときは、設定中の不用意なハードウェア割り込みを避けるために、 ① TE ビット "0" → ② TF, TIE ビット "0" の順に、制御関連ビットを "0 " クリア (= 動作停止設定) することを推奨します。
- (1) TE, "0"→"1"の書き込みにより、定周期タイマのカウトダウンが開始します。
- (2) 定周期タイマ割り込みイベントは「 ダウンカウンタのカウント値を ソースクロックの周期でカウントダウン させていき、ダウンカウンタが 01h→00hになると割り込みイベントが発生する 」ようになっています。
- (3) 定周期タイマ割り込みイベントが発生すると、TF ビットは"1"になります。
- (4) 定周期タイマ割り込み発生時に TIE = "1" であれば、/INT 端子は "L "を出力します。 * 定周期タイマ割り込み発生時に TIE = "0" であれば、/INT 端子は Hi-z のまま変化は ありません。
- (5) 割り込みイベント発生後の TF ビットが "1" の間、TIE の設定で /INT 端子を任意の状態へと移行可能です。
- (6) TE ビットが "1" の間は、動作モード等にかかわらず 常に、タイマ用ダウンカウンタのカウントダウン \rightarrow 内部 的なイベント処理 \rightarrow プリセット値のロード \rightarrow カウントダウン \cdots を繰り返しています。 但し、TF ビットを "0" クリアしなければ、特に 影響は生じません。
 - * TE ビット = "1"を継続させた状態で TF ビットだけを"0"クリアしたときは、(内部のタイマ用ダウンカウンタのカウントダウンは継続していますので、)次のカウンタ $01h \rightarrow 00h$ のタイミングにて、[再び TF ビットが"1"になる//INT 端子が"L"になるなどのイベントが発生]します。 ご注意ください。
- (7) TF ビットが "1" のときは、TF ビットを "0" クリアするまで "1" が保持されます。 TE ビットを "0" クリアしても、TF ビット "1" は保持され、また /INT 端子も解除されません。
- (8) TF bit を "0 " クリアすると、/INT 端子は "L " → Hi-z に解除されます。

13.2.4.2. 繰り返し割り込みモード(TI/TP="1")動作例

ことを推奨します。

割り込みイベント発生後、自動的に繰り返し動作を継続します。




- * 定周期タイマ割り込み機能をスタートさせる前には、毎回必ず、事前に(TE = "0"のときに)タイマ用ダウンカウンタの任意設定値(プリセット値/Reg 0F[h])を書き込んでください。
 注)プリセット値の設定/再設定をしない場合は、正しい動作ができませんので ご注意ください。
- * 動作設定を行うときは、設定中の不用意なハードウェア割り込みを避けるために、 ① TE ビット "0" \rightarrow ② TF, TIE ビット "0" の順に、制御関連ビットを "0" クリア (= 動作停止設定) する
- (1) TE, "0"→"1"の書き込みにより、定周期タイマのカウトダウンが開始します。
- (2) 定周期タイマ割り込みイベントは「 ダウンカウンタのカウント値を ソースクロックの周期でカウントダウン させていき、ダウンカウンタが $01h \rightarrow 00h$ になると割り込みイベントが発生する 」ようになっています。
 - * ダウンカウンタが $01h \rightarrow 00h$ になり 割り込みイベントが発生した後は、ダウンカウンタ のプリセット値を自動的に再ロードし、再びプリセット値よりカウントダウンを開始します。(繰り返し動作)
- (3) 定周期タイマ割り込みイベントが発生すると、TF ビットは"1"になります。
- (4) TF ビットが "1" のとき、0 クリアされるまで "1" が保持されます。*(11) TF ビットが "1" のときは、TE ビットを "0" クリアしても TF ビットは "1" が維持されます。
- (5) 定周期タイマ割り込み発生時に TIE = "1" であれば、/INT 端子は "L" を出力します。 *(9) 定周期タイマ割り込み発生時に TIE = "0" であれば、/INT 端子は Hi-z のまま変化はありません。
- (6) また /INT 端子出力は、毎イベント発生ごとに tRTN 時間の間だけ "L"になり、その後は Hi-z へ自動解除されます。
- (7) 次の割り込みイベント発生時には、再度 /INT = "L"となります。 *(4) 本動作例での TF ビットは 0 クリアされていないため、"1"が維持されています。
- (8) /INT="L"時に、TF, "1"→"0"の書き込みをしても、tRTN 時間の間は /INT="L"です。
- (10) TE, "1"→"0"の書き込みにより、定周期タイマの機能が停止(カウントダウンが中断)します。

13.3. アラーム割り込み機能


アラーム割り込み機能は、[分], [時], [曜], [日] などに対する割り込みイベントを発生させる機能です。

割り込みイベント発生時には AF ビット="1" かつ /INT 端子="L"と なるなど、イベントの発生を知ることができます。

* アラーム割り込みイベント発生時の /INT "L" 出力は、意図的な解除をしないかぎりは自動解除されず、/INT "L" が保持されます。



13.3.1. アラーム割り込み機能 概略説明



- (1) 「 アラーム割り込みイベントを発生させたい [分], [時], [曜], [日] をあらかじめ設定しておき、設定状況に現状況が一致すると割り込みイベントが発生 」します。
- (2) アラーム割り込みイベントが発生すると、AF ビットは "1" になります。
- (3) AF ビットが "1" のとき、0 クリアされるまで "1" が保持されます。
- (4) アラーム割り込みイベント発生時に AIE = "1" であれば、/INT 端子は "L" を出力します。
 - * アラーム割り込みイベント発生時の /INT 端子出力は"L"になり、その後は AF ビットまたは AIE ビットによって解除されるまで これを維持します。
- (5) /INT = "L" 時に AIE, "1"→"0"の書き込みをすると、/INT 端子は"L"→ Hi-z に解除されます。
 - * また、アラーム割り込み発生後の AF ビットが 0 クリアされるまでの間 は、/INT 端子の状態を AIE ビット によって任意に制御することができます。
- (6) /INT = "L" 時に AF, "1" → "0" の書き込みをすると、/INT 端子は "L" → Hi-z に解除されます。
- (7) アラーム割り込み発生時に AIE = "0" ならば、/INT 端子は Hi-z のままで 変化はありません。

13.3.2. アラーム割り込み機能 関連レジスタ

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
01	Control 2	0	×	0	TI/TP	AF	TF	AIE	TIE
03	Minutes	×	40	20	10	8	4	2	1
04	Hours	×	×	20	10	8	4	2	1
05	Days	×	×	20	10	8	4	2	1
06	Weekdays	×	×	×	×	×	4	2	1
09	Minute Alarm	AE	40	20	10	8	4	2	1
0A	Hour Alarm	AE	×	20	10	8	4	2	1
0B	Day Alarm	AE	×	20	10	8	4	2	1
0C	Weekday Alarm	AE	×	×	×	×	4	2	1

^{*} 動作設定を行うときは、設定中の不用意なハードウェア割り込みを避けるために、まず最初に AIE ビットを "0"にすることを推奨します。

1) アラームレジスタ (Reg - 09 [h] ~ 0C [h])

アラーム割り込みイベントを発生させる [分], [時], [曜], [日] を設定します。

アラームレジスタの設定状況に現時刻が一致すると AF ビットが "1" になります。 また そのとき、事前に AIE ビットを "1" に設定していれば /INT 端子が "L" になります。

• AE ビットについて

- *1) AE = "1"のとき、その項目については データ不問でアラーム比較対象外となります。 アラーム発生の対象としたくない項目は、対象としたくない項目のレジスタの AE ビットを"1"に してください。
 - 例) [時],[分],[曜] で、アラームを発生させたいとき。= [日] は アラーム比較対象外としたいとき。 → [日]設定用レジスタ (DAY Alarm レジスタ (Reg – 0B[h]))に80 h (AE = "1")を書き込む
- *2) 4 つの AE ビットの全てを "1" にしたときは、アラーム割り込みイベントは発生しません。

2) AF ビット (Alarm Flag)

アラーム割り込みイベントを検出して、結果を保持するフラグビットです。

あらかじめ"0"クリアしておくと、イベント発生時に"0"→"1"へ変化し、これを保持します。

AF	データ	内 容
Write	0	AF ビットを 0 クリアし、また、次回検出に備える * " 0 " クリアすると、/INT " L " 出力を解除できます (→ Hi-z になります)。
	1	"1"の書き込みは 無効です。
	0	アラーム割り込みイベント発生の 検出なし
Read	1	アラーム割り込みイベント発生の 検出あり * 結果は、"O"クリアするまで保持されます。

3) AIE ビット (Alarm Interrupt Enable)

アラーム割り込みイベント発生時の、/INT 端子からの割り込み信号出力を制御します。

"1"の書き込みにより、割り込みイベント発生時に /INT 端子から "L" レベルの割り込み信号を発生させることができます。

"0"の書き込みでは、/INT 端子の出力を禁止します。

AIE	データ	内 容
	0	1) アラーム割り込みイベント発生時、 割り込み信号は 発生させない(/INT = Hi-z 継続)2) アラーム割り込みイベント発生による 割り込み信号を 解除する(/INT、"L"→ Hi-z)
Write / Read	1	アラーム割り込みイベント発生時、 割り込み信号を 発生させる(/INT = Hi-z → "L") *割り込みイベントを解除していない状態(AF = "1"維持)で AIE ビットを "0"→"1"にした場合は、直後に /INT 端子が"L"になります。

^{* /} INT を "L " にせずにアラーム割り込みイベントの発生を知りたいときは、AIE = "0" の状態で AF ビットを監視 (AF, "0" \rightarrow "1"?) してください。

13.3.3. アラーム設定例

1) アラーム設定時の基本事項

- アラームの対象として設定できる条件は [分], [時], [曜], [日] の 4 項目です。
- 時刻の設定は、24 時間制です。
- アラーム対象としたくない項目は、対象項目のレジスタの AE ビットを"1"にします。 *4つの AE ビットの全てを"1"にしたときは、アラーム割り込みイベントは発生しません。
- アラーム割り込みイベントは、アラーム発生条件を満たす状況へ移行するときに発生します。

2) アラーム設定例を示します。

	Reg – 0C[h]	Reg – 0B[h]	Reg – 0A[h]	Reg – 09[h]
	Weekday	Day	Hour	Minute
	Alarm	Alarm	Alarm	Alarm
	[曜] 設定	[日] 設定	[時] 設定	[分] 設定
毎週 [月]曜	01 h	AE bit " 1 "	07 h	30 h
午前 7 時 30 分	(月[曜])	([日] 不問)	(午前 7 時)	(30[分])
毎月 15 日	AE bit " 1 "	15 h	19 h	30 h
午後 7 時 30 分	([曜]不問)	([15]日)	(午後 7 時)	(30 分)
毎時 00 分 (1 時間周期)	AE bit " 1 "	AE bit " 1 "	AE bit " 1 "	00 h
	([曜]不問)	([日] 不問)	([時] 不問)	(00 分)

13.4. 割り込み機能動作時の /INT "L"割り込み出力に関して

1) /INT " L " 割り込み出力発生時の 割り込みイベント特定方法

/INT 割り込み出力端子は、定周期タイマ割り込み機能, アラーム割り込み機能の 2 種類の割り込みイベントの共通出力端子になっています。

割り込みが発生 (/INT = "L") したときは TF, AF フラグを読み出して、どちらの割り込みイベントが発生したのか(どちらのフラグが "1"か)を確認してください。

2) /INT 端子を "L" にしたくないときの処理方法


/INT 端子を"L"にしたくないときは、TIE, AIE ビットの全てのビットを"0"にしてください。

/INT 端子を "L"にせずに 割り込みイベントの発生を検出したい場合は、TF, AF フラグを監視して、対象となる割り込みイベントが発生したか (対象となるフラグが "1"になったか)を確認してください。

13.5. フローチャート


- ●以下のフローチャートは 一例です。
 - *わかりやすさを優先した記載にしていますので、実際の処理の際には 非効率な部分があります。
 - *より効率的な処理を行いたいときは、いくつかの処理を同時にしたり、また、操作手順を入れ替えても問題無い部分などを確認調整ください。(記載内容の中には、使用状況によっては必要のない処理もあります)
 - *期待通りの動作を行うためには、必ず 使用条件(使用環境)に合わせた調整を お願いいたします。

1) 初期化例




- Control 1 レジスタを初期化します。(Reg 00[h])
- ●2つの TEST ビットを、必ず "0"に設定してください。
- Control 2 レジスタを初期化します。(Reg 01[h])
- AIE, TIE ビットを "0" に設定し、不用意な割り込み出力を事前防止します。
- ●[年/月/日[曜]時:分:秒]を設定します。(Reg 02[h]~08[h])
- * 現在時刻の設定については、[時計・カレンダの書き込み]の項を参照く ださい)
- アラーム割り込み機能を設定します。(Reg 09[h] ~ 0C[h]) (アラーム割り込み機能を使用しないときは、4 つの AE ビットを 全て "1"にすることを推奨します)
- CLKOUT 出力端子の出力状態を設定します。(Reg 0D[h]) (初期電源投入時には [32.768 kHz クロックを出力する] 設定になっていま すので、出力を停止させたいときは FE ビットを " 0 " にしてください)
- タイマ割り込み機能を設定します。(Reg 0E[h] ~ 0F[h])
 (タイマ割り込み機能を使用しないときは、TE ビットを "0"にしてください)
- * 初期化時の書き込みは、アドレスオートインクリメント機能を使用して Reg 00[h] ~ 0F[h]までを 連続して設定することができます。 その場合には、最初に STOP ビットを "1(=計時停止)"にしてから 連続書き込みを行い、また 初期化終了時には 必ず STOP ビットを "0(=計時スタート)"にしてください。

2) 電源投入時の処理例




- 内部の水晶振動子が発振するまでの時間を待ってください。 (待ち時間の目安は 約 1 秒です。(ただし、発振開始時間(tsta[s])の規 定を参照ください)
- 必ず、全てのレジスタを初期化してください。 (初期化については[初期化]の項を参照ください)

3) バックアップ状態から復帰したときの処理例



- *1) VL ビットをチェックします。
- *2) VL ビットが"1"のときは、バックアップ中に異常があった(電圧低下などにより、計時データやレジスタ設定を消失している)可能性がありますので、必ず 初期化をしてください。
- *3) 電源電圧が低下していた場合は、内部の水晶振動子が 再び安定発振するまでの待ち時間が必要です。 (待ち時間の目安は 約1秒です。(ただし、発振開始時間(tsta[s])の規定を参照ください))
- *4) 初期化は、必ず 全てのレジスタを初期 設定してください。(初期化について は、[初期化]の項を参照ください)


4) 時計・カレンダの 書き込み例



- ◆ STOP ビットを "1"にし、時刻設定中の計時更新を事前防止します。
- [年/月/日[曜]時:分:秒]のうち、設定(または 再設定)が必要な情報を 書き込みます。
- * 初期化のときは、全てのデータを初期設定してください。
- STOP ビットを"0"に解除し、計時動作を開始(再開)します。
 *STOP ビットを"1"→"0"にすることで、計時が開始(再開)されます。
 *STOP ビットを"1"→"0"に設定した際の時刻更新は、
 [設定した[秒] + 0.5 s の状態から スタート]します。
 また、[直後の 0.5 s 後には、最初の [秒]更新が発生] します。


例えば、[10 [秒]を設定後に STOP ビットを"1"→"0"にした場合]は、 内部計時は 10.5 s から開始し、また 0.5 s 後には 11 s になります。 以降は、通常通り 1 s 周期での時刻更新に なります。

5) 時計・カレンダの 読み出し例



- 1 秒未満で、[年/月/日[曜]時:分:秒]のうち、必要な情報を読み出します。
 - * 読み出し時は、STOP ビットが "0 "のままで 読み出しを してください。 (STOP ビットを "1 "にして読み出すと、時刻遅れの原因になります)
 - *読み出されるデータは、I²C-BUS 通信開始時の時刻情報になります。
 - * I²C-BUS 通信中は、時刻等のデータは固定されます(更新しません)
 - * I²C-BUS 通信中に時刻更新の必要が生じた場合には、 I²C-BUS 通信終了時に、[最大 1 秒ぶんのみ、時刻補正]されます。

6) タイマ割り込み機能の設定例



13.6. I²C-BUS インタフェースによる データの リード / ライト

13.6.1. I2C-BUS の概要

| ¹²C-BUS は、SDA (データライン)と SCL (クロックライン)とで構成される 2 線式の双方向通信です。 この 2 つの信号の組み合わせにより、通信の開始 / 停止 / データ転送 / アクノリッジ等の送受信を行います。

非通信時は SCL, SDA ともに High に保ちます。

通信の開始と停止は、SCL が High で、かつ、SDA を立ち上げる または 立ち下げることで制御します。


データの転送は、送信時の SDA ライン上のデータ変更は SCL ラインが LOW の区間で行い、また、受信側では SCL ラインが HIGH の区間でデータを取り込みます。 どちらの場合も、SCL ラインの 1 クロックパルスごとに 1 ビットずつ行います。

I²C-BUS デバイスは 通常のロジックデバイスが有するチップセレクト端子を持ちません。 チップセレクトの代用として 各デバイスにはスレーブアドレスが割り当てられており、受信デバイスは 受信したスレーブアドレスが一致した場合にのみ、その後の通信に反応します。

13.6.2. システム構成

 I^2 C-BUS に接続する全てのポートは、複数のデバイスの AND 接続を実現するためにオープンドレイン あるいはオープンコレクタでなければなりません。

SCL, SDA は、ともにプルアップ抵抗を介して VDD ラインに接続します。 これにより、BUS 開放時(非通信時)などは SCL, SDA ともに High になります。




データの送受信を制御するデバイスを"マスタ"、マスタによって制御されるデバイスを"スレーブ"と定義します。

また、データを送信するデバイスを"トランスミッタ"、データを受信するデバイスを"レシーバ"とします。

本 RTC の場合、CPU 等のコントローラがマスタ、本 RTC がスレーブとなります。 データの送信/受信は どちらも行いますので、状況によりトランスミッタになり また レシーバにもなります。


13.6.3. I2C-BUS 通信の 開始と停止



- 1) START condition / Repeated START condition & STOP condition
 - (1) START condition (開始条件)
 - I²C-BUS 通信を開始するための規定条件です。 SCL が High の状態で かつ SDA を High から Low に変化させます。
 - (2) STOP condition (停止条件)
 - I²C-BUS 通信を正常終了させるための規定条件です。
 SCL が High の状態で かつ SDA を Low から High に変化させます。
 - (3) Repeated START condition / Re-START condition (再送開始条件)
 - START condition と STOP condition の途中で、再度 START condition と同じ状態にする場合があり、それを Re-START condition (再送開始条件)として区別します。 必要な状態は START condition と同じですから、SCL が High の状態で かつ SDA を High から Low に変化させます。

2) 注意事項

- *1) 通信の制御
 - 通信の START, Re-START condition と STOP condition の制御は、常にマスタが行います。
- *2) マスタによる STOP condition 送信の実施タイミング
 - マスタによる STOP condition 送信の実施タイミングに制限はありませんので、通信の途中であっても 強制的に通信を終了させることができます。(ただし、本 RTC がレシーバ状態(データ受信状態 = SDA 開放状態)のときに限ります。)
- *3) 通信時間の1秒制限 と BUS タイムアウト機能
 - 本 RTC との通信は、START condition 送信から STOP condition 送信までの一連の通信を **1 秒未満で完了**させてください。 (START condition と STOP condition の間に Re-START condition を送る場合がありますが、その場合でも、START condition から STOP condition までを **1 秒未満で完了**させてください)
 - 1 秒以上の時間がかかった場合、本 RTC 内の BUS タイムアウト機能によって I²C-BUS インタフェースは自動解除されて待機状態になります。 自動解除時 および その後の通信は、書き込み/読み出し ともに無効となりますので ご注意ください。(読み出し無効時は、読み出される全てのデータが"1"になります) 通信を再開するには、再度、START condition の送信から始めます。
- *4) 通信間の時間規定
 - 本 RTC との通信では、通信停止の STOP condition 送信から 次の通信を始める START condition
 送信までを 1.3 μs 以上(tBUF 規定を参照)空けてください。



13.6.4. I²C-BUS 通信の データの転送と確認応答


1) データの転送

データの転送は、START condition 発生後に 8 bit / 1 Byte 単位で行います。 START condition と STOP condition の間で転送するデータの Byte 数に制限はありません。(ただし 1 回の **通信時間は 1 秒未満**)

書き込み/読み出しともにアドレス・オートインクリメント機能が働きます。

アドレス Fh の次は アドレス 0h へと移行します。

トランスミッタ (送信側)の SDA ライン上のデータ変更は、SCL ラインが Low の区間で行います。 また、レシーバ (受信側)では、SCL ラインが High の区間でデータを取り込みます。




* SCL が High のときに SDA を変化させると START, Re-START condition または STOP condition として 扱われますので ご注意ください。

2) データの確認応答(アクノリッジ信号)

データの転送時、レシーバは 8 bit のデータを受信するたびに 確認応答 = アクノリッジ信号 (Low アクティブ)を生成します。 レシーバからのアクノリッジが無い場合は、その通信は正しく行われなかったことを意味します。 (ただし、マスタによる 意図的なアクリッジの非生成を除く)

データ転送の SCL の 8 bit 目のクロックパルスが Low に立ち下がった直後、トランスミッタは SDA を解放し、また、レシーバは SDA を Low (= アクノリッジ) にします。



レシーバがアクノリッジ信号送出後、次の 1 Byte 転送も そのままレシーバであるときは SCL の 9 bit 目のクロックの立ち下がりで SDA を解放します。 また、トランスミッタになるときは データの転送に移ります。

マスタがレシーバになっている場合、マスタはスレーブから送信された最後の 1 Byte に対するアクノリッジを生成しないことで、トランスミッタにデータ転送の終了を知らせます。 このとき トランスミッタは、そのまま SDA を解放し続けて マスタによる STOP condition の発生に備えます。

13.6.5. スレーブアドレス

I²C-BUS デバイスは 通常のロジックデバイスが有するチップセレクト端子を持ちません。 チップセレクトの代用として 各デバイスにはスレーブアドレスが割り当てられています。

全ての通信は [START condition] + [スレーブアドレス (+ R/W 指定)] の送信から始まります。 受信デバイスは、 受信した指定スレーブアドレスが 自己のスレーブアドレスと一致した場合にのみ、その後の通信に反応します。

スレーブアドレスは7 bit の固定値で、[8564]では[1010 001*]です。

スレーブアドレスは 7 bit ですが、通信時には R/W bit (上記 "*")を付加した 8 bit を転送します。

	転送データ	スレーブアドレス						R / W bit	
		bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
Read 時	A3 h	4	0	1	0	0	0	1	1 (= Read)
Write 時	A2 h	•	U	ı	U	O	U	ı	0 (= Write)

13.6.6. I²C-BUS プロトコル

I²C-BUS 通信時の注意事項


- 1) [1回の I²C-BUS 通信は、必ず 1秒未満で完了] するように してください。
- 2)[データの読み出し時は STOP ビット="0"にて読み出しを実施]してください。 (時刻データ等の読み出しの際も、STOP ビットは"0"のままで 読み出しを してください)

以下に、マスタを CPU、スレーブを [8564] と想定して通信手順を記します。

① アドレス指定の書き込み手順

[8564] はアドレスのオートインクリメント機能がありますので、最初にアドレス指定した後、データだけを送り続ければ、[8564] の受け取りアドレスは1バイト毎に加算されます。

- (1) CPU が開始条件[S]を送信
- (2) CPU が [8564] のスレーブアドレス、および R/W ビットを書き込みモードで送出
- (3) [8564]からのアクノリッジ確認
- (4) CPU が [8564] へ書き込むアドレスを送出
- (5) [8564]からのアクノリッジ確認
- (6) CPU が(4)で指定したアドレスへ書き込むデータを送出
- (7) [8564]からのアクノリッジ確認
- (8) 必要に応じ(6)(7)のくり返し。アドレスは [8564] 内部でオートインクリメント
- (9) CPU が停止条件[P]を送出



② アドレス指定の読み出し手順

書き込みモードによって、リードするアドレスをライトした後、読み出しモードを設定して、実際のデータをリードします。


- (1) CPU が開始条件[S]を送出
- (2) CPU が [8564] のスレーブアドレス、および R/W ビットを書き込みモードで送出
- (3) [8564]からのアクノリッジ確認
- (4) CPU が [8564] から読み出すアドレスを送出
- (5) [8564]からのアクノリッジ確認
- (6) CPU が再送開始条件[Sr]を送信 (このときは、停止条件[P]を送信しないこと)
- (7) CPU が [8564] のスレーブアドレス、および R/W ビットを読み出しモードで送出
- (8) [8564]からのアクノリッジ確認 (ここから、CPU がレシーバ、[8564]がトランスミッタとなる)
- (9) [8564]から(4)で指定したアドレスのデータが出る
- (10) CPUが[8564]ヘアクノリッジ送出
- (11) 必要に応じ、(9)(10)のくり返し。読み出しアドレスは[8564]内部でオートインクリメント。
- (12) CPU が"1"のアクノリッジを出す
- (13) CPU が停止条件[P]を送出。



③ アドレス指定しない読み出し手順

最初に読み出しモードを設定することで、その後すぐにデータをリードできます。 このときに読み出し対象となるアドレスは「前回のアクセスで終了したアドレス+1」となります。

- (1) CPU が開始条件[S]を送出
- (2) CPU が [8564] のスレーブアドレス、および R/W ビットを読み出しモードで送出
- (3) [8564] からのアクノリッジ確認 (以降、CPUがレシーバ、[8564] がトランスミッタとなる)
- (4) [8564]から、前回のアクセスにおける最終アドレス+1のデータが出る
- (5) CPU が [8564] ヘアクノリッジ送出
- (6) 必要に応じ、(4)(5)のくり返し。読み出しアドレスは[8564]内部でオートインクリメント。
- (7) CPU が"1"のアクノリッジを出す
- (8) CPU が停止条件[P]を送出。





Application Manual

エプソントヨコム株式会社

〒191-8501 東京都日野市日野 421-8 TEL (042) 587-5315 (直通) FAX (042) 587-5014

〒541-0059 大阪市中央区博労町 3-5-1 エプソン大阪ビル 17F TEL (06) 6120-6520 (直通) FAX(06) 6120-6782

〒460-0008 名古屋市中区栄 1-10-21 名古屋御園ビル 6F TEL (052) 205-8431 (直通) FAX (052) 231-2537

インターネットによる情報配信

http://www.epsontoyocom.co.jp

代理店-