

2026 차세대반도체 경진대회

소자 · 공정 분야

FinFET pMOS Embedded SiGe S/D 의 응력 전달 특성 및 리세스 설계창 분석

팀 - 폭주기관차

20221196 유용성 · 20242820 남다연 · 20241413 주수빈

대상 소자 FinFET pMOS, Embedded SiGe Source/Drain ($L_g = 25 \text{ nm}$)

시뮬레이션 Synopsys Sentaurus TCAD (SProcess / SDevice / SVisual)

설계 실험 Ge 조성 $\times$ 리세스 깊이(FR), $5 \times 5 = 25$ 격자점

요약

Embedded SiGe Source/Drain(eSiGe S/D)는 pMOS 채널에 압축응력을 유도해 정공 이동도와 구동전류를 높이는 대표적인 응력공학 기법이다. 본 연구에서는 Ge 조성 30~70%와 S/D fin recess 깊이(FR) 0~35 nm 를 각각 5 수준으로 조합한 25 개의 TCAD 격자점을 계산하고, 2 차원 등고선으로 두 설계변수의 영향을 비교하였다.

채널 압축응력의 절대값은 Ge 조성 방향으로 크게 변해 FR = 0 nm 에서 Ge 30→70%에 1.346→3.210 GPa 로 증가하였다. 반면 이 응력을 고정 기준($M = 180$ GPa)의 Ge 조성 기반 명목 응력으로 정규화한 비교 지표 STE 는 다섯 Ge 조건 모두 FR 0→20 nm 에서 증가한 뒤 0.667~0.677 수준에서 포화해, 등고선이 절대 응력 지도와 직교하는 형태로 나타났다. STE 는 stressor 내부 응력 대비 물리적 전달률이 아니므로 같은 Ge 조건 안의 FR 경향 비교에 한정해 사용하였다. 즉 응력의 절대량은 Ge 조성이, 같은 Ge 조건에서 채널에 전달되는 정도는 FR 이 주로 바꾼다.

Ge = 50%에서 FR = 15, 22 nm 를 추가 계산한 결과, FR = 15~20 nm 에서 STE 는 해당 조건 최대값의 98.5~99.6%에 도달하고 gmSat 이 최대가 되는 반면 SSlin 은 82.2~84.7 mV/dec, Ioff_norm 은 10^{-9} 미만으로 유지되었다. FR = 22 nm 부터는 STE 증가가 사실상 멈추고 SSlin·DIBL·Ioff 만 빠르게 악화되며, 이 열화는 응력의 전기적 결합을 제거한 조건에서도 재현되어 리세스 형상 변화에서 비롯됨을 확인하였다. 이에 FR $\approx$ 15~20 nm 를 단일 최적점이 아닌 다중 지표 기반 설계창으로 제안하였다.

I. 서론

1.1 연구 배경

pMOS 의 구동 성능을 높이기 위해 채널에 압축응력을 유도하는 방법이 널리 사용되어 왔다. eSiGe S/D 는 Si 와 SiGe 의 격자 부정합을 이용해 채널 방향 압축응력을 형성하며, FinFET 에서도 주요한 응력원으로 활용된다 [1,2]. Ge 조성이 증가하면 SiGe 의 격자 부정합과 저장 변형이 커지므로 채널 응력이 증가하는 것이 일반적이다.

그러나 실제 채널 응력은 재료가 제공하는 명목 응력만으로 결정되지 않는다. S/D 리세스 형상, stressor 의 부피와 위치, 채널과의 접촉 형상 등 기하학적 조건도 응력 전달에 영향을 준다. 기존 연구에서도 recess 형상과 깊이에 따라 채널 응력이 달라지고, 일정 깊이 이후 응력 증가가 포화되거나 단채널 특성과 상충할 수 있음이 보고되어 있다 [2,3].

1.2 연구 목적

본 연구의 목적은 25 개 Ge-FR 계산점의 2 차원 지도를 통해 응력 이득과 전기적 손실이 설계공간에서 어떻게 함께 변하는지 규명하는 것이다. 이를 위해 절대 채널 응력, 고정 기준으로 정규화한 STE, 구동 성능, 정전제어 및 누설 지표를 같은 좌표에서 비교하였다.

또한 Ge = 50%에서 FR = 15 nm 와 22 nm 를 추가 계산해 20 nm 부근을 세분화하고, STE 포화와 gmSat-SSlin-DIBL-Ioff 변화를 함께 확인해 FR 설계창을 정하였다.

II. 연구 방법

2.1 소자 구조 및 기준 조건

Sentaurus SProcess 로 FinFET pMOS 구조를 생성하고 SDevice 로 전기 특성을 계산하였다. Ge 조성과 FR 을 제외한 주요 조건은 모든 기본 격자점에서 동일하게 유지하였다.

구분	항목	값
형상	게이트 길이 L	25 nm
형상	fin 높이 H	35 nm
형상	fin 폭 Wtop / Wbottom	15 / 15 nm
형상	S/D-채널 가로 근접거리 Esd	7.5 nm
도핑	S/D 농도	$2 \times 10^{20} \text{ cm}^{-3}$ (Boron)
도핑	채널 농도	$2 \times 10^{18} \text{ cm}^{-3}$
전기	VDD	0.8 V
전기	게이트 워크펄션	4.623 eV
결정	채널 방향 / 기판 방위	(110) / (100)

2.2 설계 변수와 스윙 범위

Ge 조성은 재료가 제공할 수 있는 응력의 크기를 조절하는 변수로 설정하였다. 30, 40, 50, 60, 70%의 5 수준을 사용하였다. FR 은 S/D 리세스 깊이로, 0, 10, 20, 30, 35 nm 의 5 수준을 사용하였다. 기본 설계실험은 총 25 개 조건이며, FR 설계창 경계를 확인하기 위해 Ge = 50%에서 FR = 15 nm 와 22 nm 를 추가 계산하였다.

Ge 70%는 명목 응력 기준 약 2.3 배 범위를 포괄하도록 설계 공간을 넓게 확보하기 위한 상한으로 설정하였고, FR 35 nm 는 fin 전체 높이와 같아 리세스가 취할 수 있는 물리적 상한에 해당한다. 두 축의 스윙 범위는 각 변수가 가질 수 있는 구간을 포괄한다.

2.3 SDevice 물리 모델과 바이어스

SDevice 에는 Fermi 통계, OldSlotboom band-gap narrowing, SRH-Auger 재결합, Hurkx band-to-band tunneling 모델을 포함하였다. 이동도 모델은 Enormal, IALMob 기반 thin-layer mobility, high-field saturation 을 사용하였다. 채널과 관련 영역에는 hole quantum potential 을 적용하였다.

Strain_Impact = 1 조건에서는 hMultiValley(MLDA/k·p DOS), Piezo 기반 mobility-deformation-potential·DOS 결합을 활성화하였다. Strain_Impact = 0 조건은 구조와 기본 전기 모델을 유지한 채 strain 의 전기적 결합만 제거해 형상 효과와 strain 결합 효과를 비교하는 데 사용하였다.

저드레인 조건은 $V_d = -0.05$ V, 포화 조건은 $V_d = -0.8$ V 이며, gate 는 0 V 에서 -0.8 V 까지 스위치하였다. I_{dSat_norm} 과 I_{off_norm} 은 모든 조건에 동일한 simulation 및 extraction 설정을 적용해 얻은 내부 정규화 값이며, 본 연구에서는 절대 전류의 물리적 기준값보다 조건 간 상대 변화 비교에 사용하였다.

2.4 평가 지표와 STE 정의

측정 대상	지표	정의/용도
채널 응력	SI _{Fin}	ChFin 체적평균 채널 길이 방향 응력
이동도 변화	gm _{Sat}	포화영역 transconductance
구동 성능	I_{dSat_norm}	동일 simulation/extraction 기준의 정규화 포화 구동전류
게이트 제어	SS _{lin}	저 V_d subthreshold swing
누설	I_{off_norm}	동일 simulation/extraction 기준의 OFF-state 정규화 전류
숏채널 효과	DIBL	$(V_{tiLin} - V_{tiSat}) / \Delta V_d$

응력 전달 지표(STE)는 다음과 같이 정의하였다.

$$STE = \text{abs}(\sigma_{\text{channel}}) / (M \times 0.042 \times x)$$

여기서 x 는 Ge 물분율, 0.042 는 Si-Ge 격자 부정합의 선형 근사 계수, M 은 Si 의 (001) 이축 탄성계수 180 GPa 이며, 조성에 따른 변화를 배제하고 전 조건에 공통으로 적용한 고정 기준값이다. 분모를 Ge 조성에 비례하는 공통 기준으로 두었으므로, STE 는 같은 명목 응력을 투입했을 때 형상 조건에 따라 채널 응력이 얼마나 달라지는지를 비교하는 지표가 된다. 본 보고서는 STE 를 같은 Ge 조건 안에서 FR 경향을 비교하는 데 사용하였다. 지표의 적용 범위는 4.1 절에 정리하였다.

채널 응력은 모든 조건에서 ChFin 체적평균값을 사용하였다. 체적평균 응력은 다섯 Ge 조건 모두에서 gm_{Sat} 과 +0.95 이상의 상관을 보여, 응력이 이동도 변화로 이어지는 경향을 가장 잘 대표한다.

2.5 근거 해석과 보조 검증

핵심 결론은 25 개 실제 계산점의 값과 등고선의 방향, 그리고 Ge = 50% 세분화 계산에서 확인한 변화 구간을 근거로 도출하였다. Strain_Impact ON/OFF 와 fin 폭 비교는 핵심 결론을 보조하는 민감도 확인으로만 사용하였다.

검증 항목	방법	결과
strain-전기 결합	Strain_Impact 1/0 비교	결합 ON/OFF 에 따라 전기 특성 차이 확인
FR 구조 반영	FR = 15 nm 단면 확인	의도한 추가 식각 확인
구조·재질·도핑	SVisual 구조 확인	SiGe facet 및 도핑 입력 확인
수치 일치	동일 조건 재실행	동일 입력에서 값 일치

III. 결과 및 해석

3.1 25 점 등고선: 절대 채널 응력




그림 1. 25 개 Ge-FR 실제 계산점으로 그린 채널 압축응력 절대값 등고선. 흰 점은 실제 계산점이며, 점 사이의 색과 선은 경향을 보기 위한 보간이다.

전체 25 개 계산점의 압축응력 절대값을 그림 1 에 나타냈다. FR 을 고정해 보면 Ge 조성이 증가할수록 응력 절대값이 커지는 경향이 전 설계공간에서 유지된다.

FR = 0 nm 에서 Ge 30→70%로 증가할 때 채널 압축응력의 절대값은 1.346→3.210 GPa 로 약 2.38 배 증가했고, gmSat 은 약 19%, IdSat_norm 은 약 34% 증가하였다. SSlin 과 DIBL 은 각각 약 4.7%, 22% 개선되었으며 Ioff_norm 은 약 5.6 배 증가하였다.

따라서 본 설계공간에서 Ge 조성 증가는 채널 압축응력과 구동 성능을 함께 높인다. 다섯 조건의 형상이 동일한데도 SSlin 과 DIBL 은 오히려 개선되고 Ioff 만 약 5.6 배 증가하므로, 본 설계공간에서 Ge 조성 상향의 비용은 정전제어가 아니라 누설로 나타난다.

3.2 25 점 등고선: STE 와 Ge-FR 관계




그림 2. 같은 25 개 계산점을 고정 기준($M = 180$ GPa)으로 정규화한 STE 등고선. 등고선 방향이 그림 1 과 직교한다.

동일한 25 개 Ge-FR 계산점을 서로 다른 응답으로 나타내면, 그림 1 의 절대 응력 지도에서는 Ge 방향의 변화가 크고 그림 2 의 STE 지도에서는 FR 방향의 증가와 포화가 더 뚜렷하다. 두 지도는 같은 계산 결과를 서로 다른 기준으로 본 것이므로, 어느 변수가 지배적인지는 무엇을 응답으로 두었는가에 따라 달라진다.

각 Ge 조건에서 FR = 0→20 nm 로 증가할 때 STE 는 모두 증가했으며 증가폭은 0.064–0.078 이었다. 즉 FR 효과의 방향은 다섯 Ge 조건에서 같았지만, 증가폭까지 완전히 같지는 않았다.

FR = 20 nm 의 STE 는 0.667–0.672 였고, FR = 30–35 nm 에서는 0.668–0.677 범위에 머물렀다. 이 값은 FR 약 20 nm 이후 추가 이득이 매우 작다는 포화 경향을 직접 보여준다.

이 경향은 다섯 Ge 조건에서 공통으로 나타나므로, 응력의 절대량은 Ge 조성이 정하고 같은 Ge 조건에서 채널에 전달되는 정도는 FR 이 정한다는 역할 구분이 설계공간 전반에서 유지된다. 다만 응답의 크기는 조건에 따라 조금씩 달랐고, I_{off} 에서는 두 변수의 영향이 함께 나타난다(3.6 절).

3.3 FR 증가에 따른 STE 포화와 전기 특성 열화

Ge = 50%에서 FR = 15 nm 와 22 nm 를 추가해 20 nm 부근의 변화를 세분화하였다.

FR	응력 [GPa]	STE	gmSat [S/μm]	IdSat_norm	SSlin	DIBL	Ioff_norm
0	−2.262	0.598	1.060e−4	5.57e−4	78.5	78.7	2.41e−10
10	−2.449	0.648	1.128e−4	6.10e−4	80.2	85.3	3.39e−10
15	−2.493	0.660	1.143e−4	6.29e−4	82.2	90.7	5.26e−10
20	−2.521	0.667	1.149e−4	6.41e−4	84.7	97.3	9.68e−10
22	−2.525	0.668	1.131e−4	6.37e−4	87.5	100.0	1.93e−9
30	−2.532	0.670	1.134e−4	6.47e−4	100.6	116.0	2.41e−8
35	−2.525	0.668	1.131e−4	6.50e−4	112.9	129.3	1.05e−7

STE 는 FR 0→10 nm 에서 크게 증가하고 20 nm 이후에는 0.667–0.670 수준에서 사실상 포화한다. 반면 SSlin, DIBL, I_{off} 는 FR > 20 nm 에서 열화 속도가 뚜렷하게 커진다. gmSat 도 FR = 20 nm 에서 최대값을 보인 뒤 더 이상 증가하지 않는다.

FR 30–35 nm 에서는 IdSat_norm 이 계속 증가하는 반면 gmSat 은 FR = 20 nm 이후 증가를 멈추고 DIBL 은 116.0 → 129.3 mV/V 로 커진다. 이 구간의 구동전류 상승은 이동도 개선이 아니라 문턱전압 롤오프에 따른 오버드라이브 증가에서 온다. 구동전류 하나만 보면 deep recess 가 유리해 보이지만, 이동도 지표와 정전제어 지표를 함께 보면 FR = 20 nm 이후의 상승분은 전기적 손실을 동반한 결과다.

3.4 Strain_Impact ON/OFF 비교: 형상 효과 확인

FR 증가에 따른 전기 특성 열화가 strain 의 전기적 결합에서만 발생하는지 확인하기 위해 Ge = 50%에서 Strain_Impact = 0 조건을 비교하였다.

지표	Strain ON, FR 0→35	Strain OFF, FR 0→35
SSlin	+44%	+31%
DIBL	+64%	+21%
loff_norm	+43,497%	+4,136%
IdSat_norm	+17%	+14%

Strain_Impact = 0 조건에서도 FR 0→35 nm 에서 SSlin 은 31%, DIBL 은 21% 악화되고 loff 는 약 42 배 증가한다. 응력의 전기적 결합을 제거한 조건이므로 이 열화는 리세스 형상 변화만으로 발생한 것이다. Strain_Impact = 1 에서는 같은 구간의 열화 폭이 SSlin 44%, DIBL 64%, loff 약 435 배로 커지므로, 형상이 만든 열화 위에 응력 결합이 추가로 기여하는 구조로 정리된다.

이 형상 효과는 DIBL 지표에서 직접 확인된다. FR 이 커질수록 DIBL 은 78.7 → 129.3 mV/V 로 단조 증가하며, 이는 드레인 전계가 채널 장벽에 미치는 영향이 그만큼 커진다는 뜻이다. 같은 구간에서 높은 drain 전압의 OFF-state 전류 차이도 함께 커지므로, deep recess 의 누설 증가는 drain coupling 강화에 따른 정전제어 약화로 설명된다.

3.5 FR 설계창: 15–20 nm

FR 설계창은 서로 다른 현상을 재는 세 지표를 함께 비교해 정하였다. Ge = 50% 세분화 계산에서 STE 가 최대값에 가까워지는 구간, gmSat 의 정점, 그리고 SSlin·DIBL·loff 의 열화가 빨라지는 경계를 각각 확인하고 세 지표가 가리키는 지점을 대조하였다.

FR = 15 nm 와 20 nm 에서 STE 는 Ge = 50% 기준 최대값의 각각 98.5%와 99.6%였고, gmSat 은 FR = 20 nm 에서 최대였다. FR = 20→22 nm 에서 STE 는 0.667→0.668 로 거의 변하지 않았지만 gmSat 은 감소하고 loff_norm 은 약 2 배 증가했다. 이후 FR = 30–35 nm 에서는 SSlin, DIBL, loff 가 더 빠르게 악화되었다.




그림 3. STE(색)와 SSlin(붉은 점선)을 겹쳐 본 trade-off 지도 및 FR 15~20 nm 설계창. 설계창은 Ge = 50%의 FR = 15, 22 nm 추가 계산과 함께 판단하였다.

따라서 본 구조의 FR 설계창으로 15~20 nm 를 제안한다. 하한 15 nm 는 이 지점에서 STE 가 이미 최대값의 98.5%에 도달해, 더 얇은 리세스로는 얻지 못하는 응력 전달 이득이 여기서 확보된다는 데 근거한다. 상한 20 nm 는 서로 다른 세 지표가 같은 지점을 가리킨다는 데 근거한다 — STE 증가가 이 지점 이후 0.667→0.668 로 사실상 멈추고, gmSat 이 최대값을 기록한 뒤 감소로 돌아서며, loff_norm 이 10^{-9} 을 넘어서는 첫 조건이 FR = 22 nm 다. 이 구간에서 STE 는 최대값의 98.5~99.6%, SSlin 은 82.2~84.7 mV/dec, loff_norm 은 10^{-9} 미만으로 유지된다.

3.6 누설전류의 Ge-FR 의존성

전체 5 × 5 Ioff 지도인 그림 4 에서는 Ge 와 FR 의 영향이 함께 나타나 등고선이 대각 방향으로 기운다. 낮은 FR 에서는 Ge 증가에 따라 누설이 완만히 증가해 재료 조건의 영향이 드러나고, FR = 30~35 nm 에서는 모든 Ge 조건에서 누설 수준이 크게 상승해 형상 조건의 영향이 지배한다. 두 영향이 설계공간의 서로 다른 영역에서 나타나므로, 누설은 응력-전달 정도와 분리된 별도의 설계 제약으로 관리한다.




그림 4. 25 개 계산점의 I_{off_norm} 로그 지도. 등고선이 대각 방향으로 기울어 Ge 와 FR 의 영향이 함께 나타난다.

3.7 보조 분석: fin 폭 민감도

Fin 폭 원자료의 행 매핑을 Ge 60%~70%와 FR 0~10~20~30~35 nm 순서로 확인한 뒤, 기준 $W_{fin} = 15$ nm 와 $W_{fin} = 7.5$ nm 를 비교하였다. 아래 표는 핵심 구간인 FR = 0 과 20 nm 만 정리한 것이다.

조건	SSlin (15→7.5 nm)	DIBL (15→7.5 nm)	STE (15→7.5 nm)
Ge 60%, FR 0	77.4→66.3	74.7→29.3	0.602→0.658
Ge 70%, FR 0	76.6→65.1	69.3→29.3	0.607→0.667
Ge 60%, FR 20	83.3→80.6	92.0→45.3	0.668→0.734
Ge 70%, FR 20	82.5→77.5	86.7→44.0	0.671→0.740

FR = 0 과 20 nm 에서는 fin 폭을 15→7.5 nm 로 줄였을 때 SSlin 과 DIBL 이 개선되고 STE 가 9~10% 증가했다. 좁은 fin 은 게이트가 감싸는 채널 몸체의 정전제어를 높이고, 탄성 완화가 줄어 응력원이 공급한 변형을 더 많이 보존한다.

반면 Ge = 60%의 FR = 30~35 nm 에서는 7.5 nm fin 의 SSlin 이 162.3~222.3 mV/dec 로, 15 nm fin 의 95.9~104.5 mV/dec 보다 크게 악화되었다. I_{off} 도 같은 방향으로 증가했다.

이 결과는 좁은 fin 의 이득이 얇은 리세스 구간에 집중된다는 점을 보여준다. 확인한 두 폭 조건 사이에서, fin 폭이 줄어들수록 FR 상한을 지키는 것이 더 중요해진다.

IV. 결론

본 연구는 FinFET pMOS 의 Embedded SiGe S/D 에서 Ge 조성과 리세스 깊이(FR)를 각각 5 수준으로 조합한 25 개 격자점을 Sentaurus TCAD 로 계산하고, 각 조건에서 채널 응력과 여섯 개 전기 지표를 함께 추출하였다. 여기에 설계창 경계를 세분화하기 위한 Ge = 50%의 FR = 15-22 nm 2 점, 열화의 기여를 분리하기 위한 Strain_Impact ON/OFF 비교, fin 폭 7.5 nm 민감도 조건을 더해 분석하였다.

25 개 계산점을 응답별 2 차원 지도로 정리하면 세 가지 서로 다른 양상이 나타난다. 절대 채널 응력 지도(그림 1)에서는 Ge 방향의 변화가 지배적이어서 응력의 크기를 Ge 조성이 정한다. 같은 데이터를 Ge 조성 기반 명목 응력으로 정규화한 STE 지도(그림 2)에서는 다섯 Ge 조건 모두 FR 0→20 nm 에서 증가한 뒤 포화하는 공통 경향이 나타나, 같은 Ge 조건 안에서 채널에 전달되는 정도를 FR 이 정한다. 누설 지도(그림 4)에서는 등고선이 대각 방향으로 기울어 두 변수의 영향이 함께 나타난다.

이 세 지도와 Ge = 50% 세분화 계산에서 설계 판단에 필요한 결과가 나온다. Ge 조성은 응력의 절대량과 구동 성능을 높이며, 그 비용은 정전제어가 아니라 누설로 나타난다. FR 은 응력 전달 정도를 높이지만 그 이득은 20 nm 부근에서 포화하고, 같은 지점부터 정전제어와 누설의 손실이 빠르게 커진다. 이득이 포화하는 지점과 손실이 급증하는 지점이 겹치므로 응력 최대 조건은 최적 설계점이 되지 않으며, 본 구조의 FR 설계창은 15-20 nm 로 정해진다. 각 결론과 그 근거를 다음 표에 정리하였다.

항목	결론	계산·데이터 근거
1	Ge 조성은 채널 압축응력과 구동 성능을 정하며, 그 비용은 정전제어가 아니라 누설로 나타난다.	FR = 0, Ge 30→70%: $ σ $ 1.346→3.210 GPa, gmSat +19%, IdSat_norm +34% / 형상 동일 조건에서 SSlin 80.4→76.6, DIBL 89.3→69.3 개선, Ioff_norm 약 5.6 배 증가
2	같은 Ge 조건에서 채널에 전달되는 정도는 FR 이 정한다.	다섯 Ge 조건 모두 FR 0→20 nm 에서 STE 증가, 증가폭 0.064-0.078
3	STE 는 FR $≈$ 20 nm 에서 포화한다.	FR = 20 nm 에서 0.667-0.672, FR = 30-35 nm 에서 0.668-0.677
4	FR 20 nm 이후에는 응력 전달 이득보다 정전제어·누설 손실이 커진다.	Ge = 50%, FR 20→22: STE 0.667→0.668, gmSat 감소, Ioff_norm 약 2 배 / FR 20→35: SSlin 84.7→112.9, DIBL 97.3→129.3, Ioff_norm 약 108 배
5	본 구조의 FR 설계창은 15-20 nm 이다.	Ge = 50%: STE 가 최대값의 98.5-99.6%, gmSat 최대점 FR = 20 nm, Ioff_norm 이 10^{-9} 을 넘는 첫 조건 FR = 22 nm
6	응력 최대 조건은 최적 설계점이 아니다.	응력 최대는 Ge 70%-FR 30 nm(3.56 GPa)이나 해당 구간은 이미 SSlin·Ioff 손실이 커진 영역

항목	결론	계산-데이터 근거
7	deep-recess 열화는 리세스 형상 변화에서 비롯된다.	Strain_Impact = 0 에서도 FR 0→35: SSlin +31%, DIBL +21%, Ioff 약 42 배 / DIBL 78.7→129.3 mV/V 단조 증가
8	누설은 Ge 조성과 FR 이 함께 결정한다.	Ioff 지도의 등고선이 대각 방향 — 낮은 FR 은 Ge 의존, FR 30–35 nm 는 FR 의존이 지배
9	좁은 fin 의 이득은 얇은 리세스 구간에 집중된다.	Wfin 7.5 nm: FR = 0 에서 SSlin 65–66 mV/dec, DIBL 약 60% 감소, STE +9~10% / Ge 60%, FR = 30–35 nm 에서 SSlin 162.3–222.3 mV/dec

4.1 적용 범위와 한계

첫째, STE 는 Ge 조성 기반 명목 응력과 고정 $M = 180 \text{ GPa}$ 로 정규화한 비교 지표이며 실제 stressor 내부 응력 대비 전달률과 동일한 물리량은 아니다. 조성 의존 탄성계수 $M(x)$ 를 적용하거나 3 차원 구조에 맞는 다른 기준을 사용하면 Ge 와 FR 의 상대적 크기 해석이 달라질 수 있으므로, 본 보고서는 STE 의 같은-Ge FR 경향만 핵심 근거로 사용하였다.

둘째, 본 구조는 이상적인 coherent SiGe epitaxy 를 가정한다. 실제 고-Ge eSiGe 에서는 임계 두께, misfit dislocation, 공정 온도 등에 의해 strain relaxation 이 발생할 수 있으므로 [4], Ge 70% 조건의 절대 응력은 공정 상한으로 직접 해석하지 않는다.

셋째, FR 설계창은 본 TCAD 설계공간에서의 성능 trade-off 를 의미하며, 제조 공정의 변동성을 포함한 통계적 공정 마진을 뜻하지 않는다. 따라서 본 연구의 15–20 nm 범위는 해당 구조와 입력 조건에서 제안한 design window 로 한정한다.

넷째, 누설 증가의 공간적 전류경로는 특정하지 않았다. 본 연구는 FR 증가에 따른 DIBL 상승과 OFF-state 전류 증가를 함께 확인한 범위에서 drain coupling 강화와 정전제어 약화로 해석하였으며, deep-recess 조건(FR = 30–35 nm)의 구조 단면과 OFF-state 전류밀도 분포 확인, BTBT 기여의 ON/OFF 비교는 후속 과제로 남겨 두었다.

다섯째, fin 폭 민감도는 Wfin 15 nm 와 7.5 nm 두 폭, Ge 60%와 70% 두 조건에 한정된 보조 분석이다. 따라서 본 구조에서 좁은 fin 이 deep-recess 조건에 더 민감했던 사례로 해석하며, 일반적인 scaling law 로 확대하지 않는다.

여섯째, Ge 70%는 설계 공간을 넓게 확보하기 위한 상한 조건이다. 실제 공정에서는 높은 Ge 조성 과 큰 SiGe 부피에서 strain relaxation 이나 결정 결함이 발생할 수 있으므로, 70% 조건을 직접적인 양산 권장값으로 해석하지 않는다 [4].

V. 산업적 시사점 및 확장 방향

5.1 공정 개발 관점

본 연구의 실무적 의미는 recess 공정의 목표를 최대 식각 깊이가 아니라 성능 포화점 직전의 안정 영역으로 잡아야 한다는 데 있다. FR 은 초기에는 응력 전달을 빠르게 높이지만 20 nm 부근에서 STE 가 포화하고, 같은 지점부터 electrostatics 와 leakage 비용이 커지기 때문이다.

Ge 와 FR 은 지표에 따라 서로 다른 양상으로 함께 작용한다. 따라서 25 개 격자점의 응력·STE·Ioff 지도를 함께 보고 설계후보를 좁힌 뒤 SSlin 과 DIBL 을 확인하는 순서가 적절하다.

5.2 GAA 구조로의 확장

eSiGe 기반 응력공학은 FinFET 뿐 아니라 GAA/nanosheet 에서도 중요한 설계 요소로 논의되고 있다. 본 연구가 GAA 로 이전할 수 있는 것은 $FR = 15\text{--}20\text{ nm}$ 라는 수치가 아니라 그 수치를 얻은 분석 방법이다. GAA 로 확장할 때 이전 가능한 것은 특정 수치보다 분석 방법이다. 즉 (1) 재료가 제공하는 명목 응력과 채널에 전달된 응력을 분리하고, (2) stress benefit 과 electrostatic/leakage penalty 를 별도로 평가하며, (3) benefit 의 포화점과 penalty 의 급증점을 이용해 구조별 design window 를 정하는 접근이다.

참고문헌

- [1] M. Choi, V. Moroz, L. Smith, O. Penzin, "14 nm FinFET Stress Engineering with Epitaxial SiGe Source/Drain," 2012 International Symposium on Technology, Systems and Applications, DOI: 10.1109/ISTDM.2012.6222469.
- [2] C. Qin, H. Yin, G. Wang, et al., "Study of sigma-shaped source/drain recesses for embedded-SiGe pMOSFETs," Microelectronic Engineering, Vol. 181, 2017, DOI: 10.1016/j.mee.2017.07.001.
- [3] G. Eneman, P. Verheyen, R. Rooyackers, F. Nouri, L. Washington, R. Schreutelkamp, V. Moroz, L. Smith, A. De Keersgieter, M. Jurczak, K. De Meyer, "Scalability of the Si_{1-x}Ge_x Source/Drain Technology for the 45-nm Technology Node and Beyond," IEEE Transactions on Electron Devices, Vol. 53, No. 7, pp. 1647–1656, 2006, DOI: 10.1109/TED.2006.876390.
- [4] P. M. Mooney, "Strain relaxation and dislocations in SiGe/Si structures," Materials Science and Engineering R: Reports, Vol. 17, No. 3, pp. 105–146, 1996, DOI: 10.1016/S0927-796X(96)00192-1.