Digital System Design Term-Project

Mu0 processor design

전자정보공학부 IT융합과 20160426 김도현 전자정보공학부 IT융합과 20160518 오승주 전자정보공학부 IT융합과 20160528 윤창섭

< 목차 >

- 1. 역할분담
- 2. 프로젝트 목표
- 3. FSM 설계
- 4. 프로세서 설계
- 5. 메모리 설계
- 6. control logic data flow 설계
- 7. Testbench 동작검증
- 8. Synthesis & RTL viewer
- 9. 전체 Source Code (Verilog)

1. 역할분담

1) 20160426 김도현

- Test Bench 설계
- FSM 설계
- Mu0 프로세서 설계
- Synthesis and RTL 결과 도출
- 파형 분석 및 보완
- 보고서 작성

2) 20160518 오승주

- Test Bench 설계
- FSM 설계
- Memory 설계
- Control logic과 data flow 분석
- 보고서 작성
- 오류 검사 및 보안


3) 20160528 윤창섭

- Test Bench 설계
- Mu0 프로세서 설계
- Memory 설계
- Control logic과 data flow 분석
- Synthesis and RTL 결과 도출
- 보고서 작성
- 파형분석 및 결과 도출

2. 프로젝트 목표

Mu0 Processor를 구현하고 $\sum_{i=s}^{N} i(N \ge S)$ 에 대한 Task를 명령의 형태로 memory에 저장하여 processor, memory 및 control logic간의 회로동작을 통해 1부터 10까지의 시그마 값을 구합니다.

1) Mu0 processor란?



Mu0 프로세서는 컴퓨터 시스템으로 프로세서와 메모리로 구성됩니다. 아주 단순한 프로세서로 기본적인 연산만을 수행합니다. Memory와 process는 data bus로 연결되어지며 주소를 통해 값을 읽거나 쓸 수 있습니다.

프로세서에서는 total state가 움직이는 방식을 규정하기 위해 opcode를 이용하여 Low-level 방식으로 작동합니다.

4bit	12bit	
opcode	S	

<opcode format>

총 명령어의 길이는 16bit로 앞에 4bit는 수행 가능한 명령의 종류를 나타내며 총 16가지의 명령을 구별할 수 있습니다., 뒤에 12bit는 operand로 주소를 나타낼 때 쓰입니다. 12bit라 4096가지 메모리를 구별할 수 있지만 여기선 32개까지만 사용하도록 하였습니다.

그리고 mu0 프로세서는 다음과 같이 opcode에 따른 정해진 연산을 수행합니다.

Instruction	Opcode	Effect
LDA S	0000	$ACC := mem_{16}[S]$
STO S	0001	$mem_{16}[S] := ACC$
ADD S	0010	$ACC := ACC + mem_{16}[S]$
SUB S	0011	$ACC := ACC - mem_{16}[S]$
JMP S	0100	PC := S
JGE S	0101	If $ACC \ge 0 PC := S$
JNE S	0110	If ACC $!= 0$ PC $:= S$
STP	0111	stop

< mu0에서 수행하는 기본연산 opcode >

2) Task Description


위의 기본으로 정해진 연산들을 이용해 $\sum_{i=s}^{N} i(N \geq S)$ Task를 다음과 같은 순서로 설계합니다.

address		opcode	S
0	LDA S	0000	0000_0001_0000
1	STO sum	0001	0000_0001_0010
2	STOI	0001	0000_0001_0100
3	SUB N	0011	0000_0001_0001
4	JNE loop1	0110	0000_0000_0110
5	STP	0111	0000_0000_0000
6(loop1)	LDA I	0000	0000_0001_0100
7	ADD V1	0010	0000_0001_0011
8	STOI	0001	0000_0001_0100
9	ADD sum	0010	0000_0001_0010
10	STO sum	0001	0000_0001_0010
11	LDA I	0000	0000_0010_0100
12	SUB N	0011	0000_0001_0011
13	JNE loop1	0110	0000_0000_0110
14	STP	0111	0000_0000_0000
15		xxxx	×
16(S)		0000	0000_0000_0001
17(N)		0000	0000_0000_1010
18(sum)		XXXX	×
19(I)		xxxx	×
20(V1)		0000	0000_0000_0001
		xxxx	×
31		XXXX	x

- 1. LDA S: 메모리에서 S번지 주소 값을 참조해 ACC에 저장한다.
- 2. STO sum: ACC에 저장된 값을 메모리의 sum번지에 저장한다.

- 3. STO i: acc에 저장된 값을 메모리의 i번지에 저장한다.
- 4. SUB N: acc에서 메모리의 N번째 값을 빼준다.
- 5. JNE loop1: acc값이 0이 아니면 pc에 loop1를 할당한다.
- 6. STP: 프로세서 동작을 멈춘다.
- 7. LDA i: acc에 메모리의 i번지 값을 저장한다.
- 8. ADD v1: 기존의 acc에 메모리의 v1번지 값을 저장한다.
- 9. STO: 메모리의 i번지 값에 acc(i+1)값이 저장된다.
- 10. ADD sum: 기존의 acc에 sum번지 메모리 값을 더해서 저장한다.
- 11. STO sum: ACC에 저장된 값을 메모리의 sum번지에 저장한다.
- 12. LDA i: acc에 메모리의 i번지 값을 저장한다.
- 13. SUB N: acc에서 메모리의 N번째 값을 빼준다.
- 14. JNE loop1: acc값이 0이 아니면 pc에 loop1를 할당한다.
- 15. STP: 프로세서 동작을 멈춘다.

3. Mu0 Processor FSM 설계



① EX->FT

	inpu	t	Output										
opcode	acc_z	acc_ msb	comp_ sn	a_sel	b_sel	acc_ ce	pc_c e	ir_ ce	acc_oe	alu_fs		mem _rq	rnw
0000(LDA)	x	х	х	1	1	1	0	0	0	011	В	1	1
0001(STO)	х	Х	Х	1	Х	0	0	0	1	Х	Х	1	0
0010(ADD)	x	х	х	1	1	1	0	0	0	001	A+B	1	1
0011(SUB)	х	Х	Х	1	1	1	0	0	0	010	A-B	1	1
1000(LDSA)	x	х	х	1	1	1	0	0	0	011	В	1	1
1001(LDN)	Х	Х	х	1	1	1	0	0	0	011	В	1	1
1100(STS)	Х	х	х	1	х	0	0	0	0	Х	Х	1	0

② FT->EX


	inpu	t	Output										
opcode	acc_z	acc_ msb	comp_ sn	a_sel	b_sel	acc_ ce	pc_c e	ir_ ce	acc_oe	alu_fs		mem _rq	rnw
0000(LDA)	х	Х	х	0	0	0	1	1	0	100	B+1	1	1
0001(STO)	Х	Х	х	0	0	0	1	1	0	100	B+1	1	1
0010(ADD)	Х	Х	х	0	0	0	1	1	0	100	B+1	1	1
0011(SUB)	Х	Х	х	0	0	0	1	1	0	100	B+1	1	1
1000(LDSA)	х	Х	х	0	0	0	1	1	0	100	B+1	1	1
1001(LDN)	Х	Х	х	0	0	0	1	1	0	100	B+1	1	1
1100(STS)	Х	х	х	0	0	0	1	1	0	100	B+1	1	1


③ EX->EX


	inpu	t	Output										
opcode	acc_z	acc_ msb	comp_ sn	a_sel	b_sel	acc_ ce	pc_ Ce	ir_ Ce	acc_oe	alu_fs		mem _rq	rnw
0100(JMP)	x	х	х	1	0	0	1	1	0	100	B+1	1	1
0101(JGE)	x	0	х	1	0	0	1	1	0	100	B+1	1	1
0101(JGE)	х	1	х	0	0	0	1	1	0	100	B+1	1	1
0110(JNE)	0	Х	Х	1	0	0	1	1	0	100	B+1	1	1
0110(JNE)	1	Х	х	0	0	0	1	1	0	100	B+1	1	1
0111(STOP)	x	Х	х	1	X	0	0	0	0	Х	Х	0	1
1010(SUM)	x	х	1	0	0	0	1	1	0	100	B+1	1	1
1010(SUM)	x	Х	0	1	0	0	1	1	0	100	B+1	1	1
1011(JLT)	Х	Х	1	0	0	0	1	1	0	100	B+1	1	1
1011(JLT)	Х	Х	0	1	0	0	1	1	0	100	B+1	1	1


4. Mu0 Processor 설계

프로세서의 동작을 정의하기 위해 각 명령어 별로 data flow를 알 필요성이 있다고 생각하여 각 명령어 별로 어떤 식으로 동작되는지를 도식화 하여 표현하였습니다.









<Verilog code_mu0_process>

```
dule mu0_process(clk, rst, memrq, rnw, addr, data_in, data_out);
 parameter ADDR_LENGTH = 12;
 parameter DATA_LENGTH = 16;
 input clk, rst;
 input [DATA_LENGTH-1 : 0] data_in;
 output reg memrq, rnw;
output reg[ADDR_LENGTH-1 : 0] addr;
 output reg [DATA_LENGTH-1 : 0] data_out;
 reg[DATA_LENGTH-1 : 0] alu, acc, b_out, ir;
reg[ADDR_LENGTH-1 : 0] pc;
 reg ps, ns;
reg[3:0] opcode;
reg[2:0] ALUfs;
reg Asel, Bsel, ACCce, PCce, IRce, ACCoe;
reg acc_msb, accz;
 assign data_out = ACCoe ? acc : 16'bz;
 always @(posedge clk, posedge rst) begin
   if(rst) ps<=EX;</pre>
      else ps<=ns;</pre>
 always @(*) begin
if (ps==EX)
           casex(opcode)
                4'b00xx : ns<=FT;
                4'b01xx : ns<=EX;
                default : ns<=EX;</pre>
      else ns<=EX;</pre>
```

(Line): Remark

- (3~4): Address를 12bit, Data 길이를 16bit로 설정하도록 parameter로 정의합니다.
- **(6)**: Execute과 Fetch state를각 각 0, 1로 설정합니다.
- (7~8): 8개의 명령어에 대해 opcode를 할당합니다.
- (10~15): mu0_processor의 input과 output값을 각각 선언합니다.
- (17~23): mu0_processor 내부 unit에 필요한 pin들을 선언합니다.
- (27~40): processor의 FSM을 coding합니다. (initial state= Execute)

```
always @( )
if (ps==EX)
        case(opcode)
           LDA: {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw}
                <= 11'b1_1_1_0_0_0_011_1_1;
            STO: {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw}
           SUB : {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw}
               <= 11'b1_1_1_0_0_0_010_1_1;
            JMP : {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw}
                <= 11'b1_0_0_1_1_0_100_1_1;
           else {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw}
           <= 11'b1_0_0_1_1_0_100_1_1;

JNE : if(accz) {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw}</pre>
                       <= 11'b0_0_0_1_1_0_100_1_1;
               else {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw} <= 11'b1_0_0_1_1_0_100_1_1;
           STP : {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw}
            <= 11'b1_x_0_0_0_0_xxx_0_1;
default : {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw}</pre>
                <= 11'b0_0_1_1_1_0_000_1_1;
   else if (ps==FT) {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw}
            <= 11'b0_0_0_1_1_0_100_1_1;
   else {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw}
            <= 11'b0_0_0_1_1_0_000_1_1;
//IR
always @ (posedge clk) begin
   if(rst) ir<=0;</pre>
    else begin
       if(IRce) begin ir<=data_in; opcode<=data_in[15:12];end</pre>
        else ir<=ir;
```

(41~71): Present state가 Execute일 때, 각각의 명령어에 대해 processor 내부 unit들이 어떻게 동작하는지 FSM의 input, output Table값을 참조하여 작성합니다. 이 때, Load, Store, Add, Subtract 명령어는 Execute, Fetch state에 따라 다르게 동작하므로 present state가 fetch일 경우에도 else if 문으로 구분하여 작성합니다.

(72~80): Instruction Register의 동작을 작성합니다.

```
always @ (posedge clk) begin
  if(rst) acc<=0;</pre>
     else begin
           if(acc_ce) begin
                acc<=alu;
                acc msb<=alu[15];</pre>
                 if(alu==0) acc_z<=1;</pre>
                else acc z<=0;</pre>
           else acc<=acc;</pre>
//LDSA
always @ (posedge clk) begin
  if(rst) s<=0;</pre>
     else begin
   if(!inc_en) begin
                 if(s_en) begin
                      s<=alu;
                 else s<=s;</pre>
           end
           else s<=s+16'h0001;
     end
//SUM
always @ (posedge clk) begin
  if(sum_rst) sum<=0;</pre>
      else begin
           if(sum en) sum<=sum+s;</pre>
           else sum<=sum;</pre>
end
```

(165~178): Accumulator의 동작을 작성합니다.

ACCce(change enable)이 1일 경우에만 ACC에 ALU의 값을 할당하고, ACC의 15번째 bit(최상위 bit)를 저장합니다.

(179~191): LDSA의 동작을 작성합니다. inc_en값이 0일 경우에 ALU 또는 S값을 할당하고 enable값이 1인경우 s값을 1증가시킵니다.

(192~199): SUM의 동작을 작성합니다. sum_en값이 1일 경우 sum에 s를 더한 값을 할당합니다.

(201~210): LDN의 동작을 작성합니다. enable값이 1일 경우, n에 ALU값을 할당합니다.


(212~222): ALU의 동작을 작성합니다. 표와 같이 ALU_fs값에 따라 수행하는 동작이 달라집니다.

Operation	ALU_fs
0	000
A+B	001
A-B	010
В	011
B+1	100

//LDN always @ (posedge clk) begin if(rst) n<=0; else begin if(n_en) begin n<=alu; else n<=n;</pre> //ALU always @ (*) begin case(alu_fs) 3'b000 : alu<=0; //0 3'b001 : alu<=acc+b_out; //A+B 3'b010 : alu<=acc-b_out; //A-B 3'b011 : alu<=b_out; //B 3'b100 : alu<=b_out+16'b0000_0000_0000_0001; //B+1 default : alu<=0;</pre> //A-MUX always @ (*) begin
 if(a_sel) a_out<=ir[11:0];</pre> else a_out<=pc;</pre> //B-MUX always @ (*) begin
 if(b_sel) b_out<=databus;</pre> else b_out<={4'b0000, a_out}; //later test except 0000</pre>

(224~234): A, B mux의 동작을 작성합니다. 각각의 select 신호에 대해1일 때 instruction 또는 data값을 할당합니다.

5. Mu0 Memory 설계



메모리는 instruction과 data를 저장한다.

프로세서는 메모리에 저장된 명령어를 가져와서 수행하기까지 한 state에서 두 state가 소요된다.

1) Input

clk: positive-edge일때 신호

• memrq: 1bit♀ memory enable

• Rw: 1bit의 read(1), write(0)

• Addr: 12bit의 메모리 주소

• Data_in: 16bit의 데이터입력

2) Output

• Data_out: 16bit의 출력

3) Memory Size

• 16bit size 32개 memory

<Verilog code_mu0_memory>

```
module mu0_memory(clk, memrq, rnw, addr, data_in, data_out);

parameter ADDR_LENGTH = 12;
parameter DATA_LENGTH = 16;
parameter MEM_LENGTH = 32;

input clk, memrq, rnw;
input [ADDR_LENGTH-1 : 0] addr;
input [DATA_LENGTH-1 : 0] data_out;

output reg [DATA_LENGTH-1 : 0] data_in;
reg [DATA_LENGTH-1 : 0] memory [MEM_LENGTH-1 : 0];

assign data_in = (memrq && rnw) ? memory[addr] : 16'bz;

always@(posedge clk) begin
if(memrq) begin
if(!rnw) memory[addr] <= data_out;
else data_in <= memory[addr];
end
else memory[addr] <= memory[addr];
end
end
andmodule</pre>
```

(Line): Remark

(3~5): Address(12bit), Data(16bit)와 Memory 개수(32 개)를 parameter로 선언합니다.

(7~12): Mu0 memory의 input, output port를 선언하고 memory를 16bitx32 size로 선 언합니다.


(16~22): data_out일 때 memory에 값을 입력, data_in 일 때 memory로부터 값을 가져오는 동작을 작성합니다.

6. control logic 회로설계


	Outputs															
	Opcode	e E	x/ft	ACC	C15	H	Bse	el	PCo	e A	CC	oe M	IEM:	rq F	x/ft	
Instruct	tion	Reset	A	CCz		Asel	Asel A		CCce IRce			ALUfs	Jfs RnV		W	
Reset	XXXX	1	X	X	X	0	0	1	1	1	0	=0	1	1	0	
LDA S	0000	0	0	X	X	1	1	1	0	0	0	= B	1	1	1	
	0000	0	1	X	X	0	0	0	1	1	0	B+1	1	1	0	
STO S	0001	0	0	X	X	1	X	0	0	0	1	X	1	0	1	
	0001	0	1	X	X	0	0	0	1	1	0	B+1	1	1	0	
ADD S	0010	0	0	X	X	1	1	1	0	0	0	A+B	1	1	1	
	0010	0	1	X	X	0	0	0	1	1	0	B+1	1	1	0	
SUB S	0011	0	0	X	X	1	1	1	0	0	0	A-B	1	1	1	
	0011	0	1	X	X	0	0	0	1	1	0	B+1	1	1	0	
JMP S	0100	0	X	X	X	1	0	0	1	1	0	B+1	1	1	0	
JGE S	0101	0	X	X	0	1	0	0	1	1	0	B+1	1	1	0	
	0101	0	X	X	1	0	0	0	1	1	0	B+1	1	1	0	
JNE S	0110	0	X	0	X	1	0	0	1	1	0	B+1	1	1	0	
	0110	0	X	1	X	0	0	0	1	1	0	B+1	1	1	0	
STOP	0111	0	X	X	X	1	X	0	0	0	0	X	0	1	0	

프로세서 모듈과 메모리 모듈 사이를 연결해주기 위한 하나의 시스템으로 프로세서에서 수행될 연산의 opcode값이 정해지면 위와 같은 기능(ouput)을 수행합니다.


7. Testbench 동작 검증



Rst이 0으로 바뀌면서 동작이 실행됩니다. 첫 명령은 메모리 0번지에 있는 LDA S 명령이 실행됩니다. 총 2cycle에 걸쳐 Ex, Ft 동작이 실행된 후 다음 동작인 STO sum이 실행됩니다. 그렇게 순차적으로 SUB N 명령까지 실행되고 나면 JNE LOOP1 명령을 만나는데 이 jump 계열 명령은 한 사이클에 이루어지며 LOOP1 번지로 가서 명령을 인출합니다. LOOP 안에 명령들이 조건(S=N)에 만족할 때까지 Loop를 수행하게됩니다. Test bench에서 의도한대로 ps, ns가 FSM에 맞게 출력되었고, 각 사이클별로 명령들이 알맞게 동작함을 확인할 수 있었습니다.



총 1665ns 시점에서 모든 Loop가 돌아지며 결과값이 도출되어집니다. (한 사이클 당 10ns) 결과값을 확인한 결과



메모리 영역 확인했을 때 sum의 메모리 주소인 18번째자리에 1~10까지의 합인 55가 도출됨을 알 수 있었습니다. (decimal로 변환하여 표현하였습니다.)

8. Synthesis & RTL viewer

설계한 processor가 Synthesis한 지 검증하기 위해 Quartus로 돌려본 결과 몇 군데 오류가 뜨는 것을 알 수 있었다. 그러기 위해 밑에 부분의 코드를

```
assign data_out = ACCoe ? acc : 16'bz;
```

always문으로 따로 써주어 Synthesis 가능한 코드로 변경 후 합성을 진행하였다.


```
always @(*) begin

data_out = ACCoe ? acc : 16'bz;

end
```

```
Type ID Message
20030 Parallel compilation is enabled and will use 4 of the 4 processors detected
10201 Found 1 design units, including 1 entities, in source file muo_processor.v
12127 Elaborating entity "muo_process" for the top level hierarchy
286030 Timing-Driven Synthesis is running
101610 Generating hard_block partition "hard_block:auto_generated_inst"
102057 Implemented 177 device resources after synthesis - the final resource count might be different
144001 Generated suppressed messages file C:/Users/Yoon/Documents/modelsim/project-seungju/output_files/project-seungju.map.smsg
2008 Quartus Prime Natlist Viewers Preprocess
Command: quartus_prime Natlist Viewers Preprocess
Als236 Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM.
Quartus Prime Netlist Viewers Preprocess was successful. 0 errors, 1 warning
```

알맞게 합성이 진행되었으며 아래 logic처럼 잘 합성되는 것을 알 수 있었다.



```
timescale 1ns/100ps
module mu0_tb;
    //opcode
   parameter LDA = 4'b0000, STO = 4'b0001, ADD = 4'b0010, SUB = 4'b0011;
parameter JMP=4'b0100, JGE = 4'b0101, JNE = 4'b0110, STP = 16'b0111_0000_0000_0000;
   parameter S = 12'h010, N=12'h011, sum=12'h012, i=12'h013, v1=12'h014;
    parameter loop1 =12'h006;
   //parameter
    parameter ADDR_LENGTH = 12;
   parameter DATA_LENGTH = 16;
    reg clk, rst;
    wire memrq, rw;
   wire [ADDR_LENGTH-1:0] addr;
   wire [DATA_LENGTH-1:0] data_in;
   wire [DATA_LENGTH-1:0] data_out;
   mu0_process control_UUT (.clk(clk),.rst(rst), .memrq(memrq), .rnw(rw),
            .addr(addr), .data_in(data_in), .data_out(data_out));
    initial begin
       clk=0; rst=1;
        #200 rst=0;
    always begin #5 clk = ~clk; end
```

(Line): Remark

(4~11): 8 개의 명령어 opcode 와 S, N, sum, I, v1, loop1 의 주소값을 할당합니다. Address 를 12bit, Data 를 16bit 로 설정합니다.

(13~17): wave 파형에 출력될 input, output port 를 선언합니다.

(19~22): Mu0 processor 와 Mu0 Memory 를 testbench 에 연결합니다.

(24~29): 초기 clk 과 rst 신호를 설정합니다. 최초 200ns 까지 rst 신호를 1로 주어 processor 의 동작을 막고, memory 에 값을 전부 할당한 뒤, 200ns 이후 rst 을 0으로 설정하여 processor 와 memory 사이의 동작 결과를 관측합니다. clk cycle 은 10ns 을 주기로 설정합니다.

```
initial begin // instruction
           force data_out = {LDA, S}; force addr=0; force rw=0; force memrq=1;
           #10 release data_out; release addr;
           force data_out = {STO, sum}; force addr=1;
           #10 release data_out; release addr;
           force data_out = {STO, i}; force addr=2;
           #10 release data_out; release addr;
           force data_out = {SUB, N}; force addr=3;
           #10 release data_out; release addr;
           force data_out = {JNE, loop1}; force addr=4;
          #10 release data_out; release addr;
force data_out = {STP, 12'b0000_0000_0000}; force addr=5;
           #10 release data_out; release addr;
           force data_out = {LDA, i}; force addr=6;
           #10 release data_out; release addr;
           force data_out = {ADD, v1}; force addr=7;
           #10 release data_out; release addr;
           force data_out = {STO, i}; force addr=8;
           #10 release data_out; release addr;
           force data_out = {ADD, sum}; force addr=9;
           #10 release data_out; release addr;
           force data_out = {STO, sum}; force addr=10;
           #10 release data_out; release addr;
           force data_out = {LDA, i}; force addr=11;
           #10 release data_out; release addr;
           force data_out = {SUB, N}; force addr=12;
           #10 release data_out; release addr;
           force data_out = {JNE, loop1}; force addr=13;
          #10 release data_out; release addr;
force data_out = {STP, 12'b0000_0000_0000}; force addr=14;
           #10 release data_out; release addr;
           //S, N, data input
           force data_out = 16'h0001; force addr=S;
           #10 release data_out; release addr;
           force data_out = 16'h000A; force addr=N;
           #10 release data_out; release addr;
           force data_out = 16'h0001; force addr=v1;
           #10 release data_out; release addr; release rw; release memrq; end
69 endmodule
```

(31~68): Task 실행 과정을 작성합니다. 작성한 code 는 i 가 S 일 때부터 N 이 될 때 까지의 합을 구하는 Task 가 됩니다. testbench 에 module 2 개를 연결하였기 때문에 force & release 를 이용한 방식으로 값을 할당하고 해제하고 있습니다. Task 를 수행하는 동안 총합 170ns 가 걸리는데, 200ns 이전까지는 rst=1 로 processor 의 개입을 막고 있기 때문에 memory 에 값을 정상적으로 넣을 수 있습니다.

9. 전체 Source Code (Verilog)

Table 1. mu0_process

```
odule mu0_process(clk, rst, memrq, rnw, addr, data_in, data_out);
   parameter ADDR_LENGTH = 12;
parameter DATA LENGTH = 16;
   parameter EX = 1'b0, FT=1'b1;
   parameter LDA=4'b0000, STO=4'b0001, ADD=4'b0010, SUB=4'b0011, 
JMP=4'b0100, JGE=4'b0101, JNE=4'b0110, STP=4'b0111;
   input clk, rst;
   input [DATA_LENGTH-1 : 0] data_in;
   output reg memrq, rnw;
output reg[ADDR_LENGTH-1 : 0] addr;
output reg [DATA_LENGTH-1 : 0] data_out;
   reg[DATA_LENGTH-1 : 0] alu, acc, b_out, ir;
   reg[ADDR LENGTH-1 : 0] pc;
   reg ps, ns;
reg[3:0] opcode;
reg[2:0] ALUfs;
reg Asel, Bsel, ACCce, PCce, IRce, ACCoe;
   reg acc_msb, accz;
   assign data out = ACCoe ? acc : 16'bz;
   always @(posedge clk, posedge rst) begin
      if(rst) ps<=EX;
      else ps<=ns;
   always @(*) begin
        if (ps==EX)
            casex (opcode)
                 4'b00xx : ns<=FT;
                4'b01xx : ns<=EX;
                default : ns<=EX;</pre>
            endcase
      else ns<=EX;</pre>
    always @(*) begin
if (ps==EX)
            case (opcode)
                 LDA: {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw} <= 11'bl_1_1_0_0_0_011_1
                 STO : {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw} <= 11'b1_x_0_0_0_1_xxx_1
                 ADD : {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw} <= 11'b1\_1\_1\_0\_0\_0_001\_1
                 SUB : {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw} \leftarrow 11'b1 1 1 0 0 0 010 1
                 JGE : if(acc msb) {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw} <= 11'b0 0 0
1 1 0 100 1 1;
                       else {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw} <= 11'b1_0_0_1_1_0_
100_1_1;
                 JNE : if(accz) {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw} <= 11'b0_00_01_1
1_0_100_1_1;
                       else {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw} <= 11'b1 0 0 1 1 0</pre>
100 1 1;
                 STP : {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw} <= 11'b1_x_0_0_0_0_xxx_0
                default : {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw} <= 11'b0 0 1 1 1 0 0
00 1 1;
            endcase
      else if (ps==FT) {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw} <= 11'b0_0 0 1_1_0 100_
        else {Asel, Bsel, ACCce, PCce, IRce, ACCoe, ALUfs, memrq, rnw} <= 11'b0 0 0 1 1 0 000 1 1;
   end
   always @ (posedge clk) begin
      if(rst)
               ir<=0;
      else begin
```

```
if(IRce) begin ir<=data_in; opcode<=data_in[15:12];end</pre>
             else ir<=ir;</pre>
        end
    end
    always @ (posedge clk) begin
        if(rst) pc<=0;
        else begin
           if(PCce) pc<=alu[11:0];
else pc<=pc;</pre>
    always @ (posedge clk) begin
        if(rst) acc<=0;</pre>
           if(ACCce) begin
                acc<=alu;
                 acc_msb<=alu[15];
                 if(alu==0) accz<=1;
                 else accz<=0;</pre>
            if(ACCoe) data_out <= acc;
else data_out <= data_out;</pre>
            end
             else acc<=acc;</pre>
         $display("acc value : %b",acc);
    always @ (*) begin
        case (ALUfs)
           ase(ALUrs)
3'b000: alu<=0; //0
3'b001: alu<=acc+b_out; //A+B
3'b010: alu<=acc-b_out; //A-B
3'b011: alu<=b_out; //B
3'b100: alu<=b_out+16'b0000_0000_0000_0001; //B+1
default: alu<=0;
    //A-MUX
   always @ (*) begin
  if(Asel) addr<=ir[11:0];</pre>
       else addr<=pc;</pre>
    //B-MUX
   always @ (*) begin
  if(Bsel) b_out<=data_in;
  else b_out<={4'b0000, addr}; //later test except 0000</pre>
    end
endmodule
```

Table 2. mu0_memory

```
module mu0_memory(clk, memrq, rnw, addr, data_in, data_out);

parameter ADDR_LENGTH = 12;
parameter DATA_LENGTH = 16;
parameter MEM_LENGTH = 32;

input clk, memrq, rnw;
input [ADDR_LENGTH-1 : 0] addr;
input [DATA_LENGTH-1 : 0] data_out;

output reg [DATA_LENGTH-1 : 0] data_in;
reg [DATA_LENGTH-1 : 0] memory [MEM_LENGTH-1 : 0];

assign data_in = (memrq && rnw) ? memory[addr] : 16'bz;

always@(posedge clk) begin
    if(memrq) begin
    if(!rnw) memory[addr] <= data_out;
    else data_in <= memory[addr];end
    else memory[addr] <= memory[addr];</pre>
```

```
end
endmodule
```

Table 3. mu0 tb

```
`timescale 1ns/100ps
module mu0_tb;
    parameter LDA = 4'b0000, STO = 4'b0001, ADD = 4'b0010, SUB = 4'b0011;
parameter JMP=4'b0100, JGE = 4'b0101, JNE = 4'b0110, STP = 16'b0111_0000_0000_0000;
     //address
    parameter S = 12'h010, N=12'h011, sum=12'h012, i=12'h013, v1=12'h014;
    parameter loop1 =12'h006;
    parameter ADDR_LENGTH = 12;
parameter DATA_LENGTH = 16;
    wire memrq, rw;
wire [ADDR_LENGTH-1:0] addr;
wire [DATA_LENGTH-1:0] data_in;
    wire [DATA LENGTH-1:0] data_out;
    mu0 memory memort UUT (.clk(clk), .memrq(memrq), .rnw(rw), .addr(addr), .data in(data in), .data out
(data_out));
     mu0_process control_UUT (.clk(clk),.rst(rst), .memrq(memrq), .rnw(rw), .addr(addr), .data_in(data_in
), .data_out(data_out));
         clk=0; rst=1;
         #200 rst=0;
    always begin #5 clk = ~clk; end
          force data_out = {LDA, S}; force addr=0; force rw=0; force memrq=1;
         #10 release data_out; release addr;
force data_out = {STO, sum}; force addr=1;
          #10 release data_out; release addr;
          force data_out = {STO, i}; force addr=2;
          #10 release data_out; release addr;
          force data_out = {SUB, N}; force addr=3;
         #10 release data_out; release addr;
         force data_out = {JNE, loopl}; force addr=4;
#10 release data_out; release addr;
          force data_out = {STP, 12'b0000_0000_0000}; force addr=5;
          #10 release data_out; release addr;
         force data_out = {LDA, i}; force addr=6;
#10 release data_out; release addr;
          force data out = {ADD, v1}; force addr=7;
          #10 release data_out; release addr;
          force data_out = {STO, i}; force addr=8;
          #10 release data_out; release addr;
          force data_out = {ADD, sum}; force addr=9;
          #10 release data_out; release addr;
          force data_out = {STO, sum}; force addr=10;
          #10 release data_out; release addr;
         force data_out = {LDA, i}; force addr=11;
#10 release data_out; release addr;
          force data_out = {SUB, N}; force addr=12;
         #10 release data_out; release addr;
force data_out = {JNE, loop1}; force addr=13;
#10 release data_out; release addr;
          force data_out = {STP, 12'b0000_0000_0000}; force addr=14;
          #10 release data_out; release addr;
         //S, N, data input
force data_out = 16'h0001; force addr=S;
          #10 release data_out; release addr;
          force data_out = 16'h000A; force addr=N;
         #10 release data_out; release addr;
force data_out = 16'h0001; force addr=v1;
          #10 release data_out; release addr; release rw; release memrq;
    end
```