



JOHANNES KEPLER
UNIVERSITÄT LINZ

Punkte: 86,25 /100

Protokoll zum Praktikum

Elektrische Messtechnik und Sensorik

WS 2025/2026



Übungstitel: A/D-Umsetzer _____

Übungsdatum: 26.11.2025 _____ Gruppe: 02 _____

Betreuer: Yannik Schick, Andreas Tröls _____

Name/Matrikelnr./SKZ: Simon Grundner / k12136610 / 289 _____

Name/Matrikelnr./SKZ: Paul Kronegger / k12344729 / 289 _____

Unterschriften:   _____

- Das Protokoll muss je Aufgabe mindestens folgende Punkte enthalten:
 - Überschrift und kurze, eindeutige Beschreibung der Aufgabenstellung
 - Skizze des Schaltplans (evtl. Verweis auf das Skript)
 - Messwerte (eingestellte Messbereiche angeben) in Tabellen (links: abgelesene Messwerte, rechts: abgeleitete Ergebnisse) oder Diagrammen, Formeln, Berechnungen
 - Erkenntnisse, Erklärungen, Interpretationen
 - Geräteliste so detailliert, dass die Abschlussübung beim Kolloquium ausschließlich auf dem Protokoll basierend absolviert werden kann
- Alle Versuche müssen mit ausschließlicher Hilfe des Protokolls exakt wiederholbar sein.
- Umfang: Maximal 23 Seiten inklusive Deckblatt und Inhaltsverzeichnis.
- **Das Protokoll ist in digitaler Form bis spätestens zum Ende der Abgabefrist im Moodle hochzuladen.**

Institut für Elektrische Messtechnik

Prof. Dipl.-Ing. Dr. Marco Jose Da Silva



Inhaltsverzeichnis

1. Geräteliste	2
Literatur	3
2. Flash Konverter	4
2.1 Aufgabenstellung	4
2.2 Funktion	4
2.3 Versuchsaufbau	4
2.4 Umsetzerkennlinie	5
2.5 Fehleranalyse	5
2.6 Störung durch Rauschen und Sinussignal	6
3. A/D-D/A Umsetzereinheit	7
3.1 Aufgabenstellung	7
3.2 Versuchsaufbau	7
3.3 Quantisierungsfehler	7
3.4 Frequenzverhalten	8
4. Wägeverfahren	9
4.1 Aufgabenstellung	9
4.2 Funktion der Sukzessiven Annäherung	9
4.3 Aufbau	10
4.4 Manueller Starter	10
4.5 Darstellung des D/A-Wandlersausgangs und des Board-Takts am Oszilloskop	10
4.6 Ergebnis und Erkenntnis	11
4.7 Umsetzerkennlinie des SAR-ADCs	11
4.8 Umsetzerkennlinie des DA-Wandlers	12
4.9 Simulation von Störeinflüssen	15
5. Dual-Slope Verfahren	16
5.1 Aufgabenstellung	16
5.2 Aufbau	16
5.3 Manueller Betrieb	16
5.4 Ausgangsspannung U_a des Integrators bei Takt CLK und $n \cdot CLK$	17
5.5 Umsetzerkennlinie	18
5.6 Auswirkungen von Störsignalen am Summationsverstärker	19

1. Geräteliste

Die Laboreinheit wurde am Arbeitsplatz 02 durchgeführt.



Tabelle 1: Geräteliste

Pos	Gerätebezeichnung	Modell	Vergleichsnummer
1	Multimeter	Fluke 175	IEM T0369-00
2	Oszilloskop	TDS2014C	C051164
3	Labornetzteil	Hameg HM8001	HM8001-2
4	Funktionsgenerator	Agilent 33250A	IEMT0602-00
5	Messbrett	AD/DA Umsetzer	Nr. 1

Literatur

- [1] Institut für Elektrische Messtechnik. Praktikum: Elektrische messtechnik und sensorik, 2025. Andreas Tröls, und Yannik Schick (LVA-Leitung).



2. Flash Konverter

2.1 Aufgabenstellung

Zunächst wird die Funktionsweise eines Flash Converters erläutert. Anschließend wird ein Versuchsaufbau am ADU-Messbrett aufgebaut und ein Fehlerprogramm eingestellt. Nach Funktionskontrolle mit einem manuellen Takt, wird der Umsetzer mit den Taktsignalen des ADU-Messbretts betrieben und die Umsetzerkennlinie aufgenommen. Danach werden die ADC Fehlerkennwerte bestimmt. Abschließend wird untersucht, wie der Flash Converter auf Störungen reagiert. Das zugeteilte Fehlerprogramm ist die Gruppennummer 2.

2.2 Funktion

Der Flashconverter ist ein direkter Umsetzer der die Eingangsspannung parallel mittels Komparatoren umsetzt. Für einen N-bit Flash Converter wird die Referenzspannung in $2^N - 1$ Teile unterteilt und jeweils mit einem Komparator gleichzeitig mit der Eingangsspannung verglichen. Mit einem fixierten Umsetzungstaktsignal, werden die Ausgangswerte der Komparatoren in ein Register übernommen. Ein Prioritätsencoder nimmt den Höchstwertigen Komparator Ausgang und wandelt ihn in einen Binärcode um.

2.3 Versuchsaufbau

Auf dem ADU-Messbrett ist ein 4 bit Flash Converter verbaut, der gemäß Abbildung 1 aufgebaut wird. Mit einem Taster können die Fehlerprogramme durchgeschaltet werden.




Abb. 1: Versuchsaufbau Flash Converter

Zuerst wird der Flash Converter mit einem manuellen Takt betrieben. Man erkennt, dass beim betätigen des Manuellen Starters der Wert am Eingang übernommen wird und sofort auf der Anzeige erscheint. Auf dem Messbrett gibt es zwei unterschiedliche Takte. CLK ist ein langsamer Takt den man noch mit dem Auge beobachten kann, um gegebenenfalls

die Umsetzdauer zu beobachten. $n \cdot \text{CLK}$ ein schneller Takt, der auch für die Messung der Kennlinien aller ADCs verwendet wird um die Umschaltspannungen besser zu erkennen.

2.4 Umsetzerkennlinie

Um die Umsetzerkennlinie aufzunehmen, wird mit einem Funktionsgenerator im DC-Modus eine Spannung von -2.5 V bis 2.5 V und gleichzeitig mit einem Voltmeter gemessen. Der Takt des Flash Converters wird auf $n \cdot \text{CLK}$ gestellt. Die Spannung wird solange erhöht bis sich der Aneigewert am Ausgang ändert. Der Spannungswert wird dann als Umschaltspannung U_e^{real} aufgezeichnet. Diese Sprünge sind in der Umsetzerkennlinie in Abbildung 2 gezeigt.




Abb. 2: Umsetzerkennlinie Flash Converter

Es ist zu erkennen, dass die Codes -1 und 1 sehr nahe an einem Missing Code Fehler Grenzen. Das bedeutet, dass die Stufenbreite dieser Codes sehr klein ist und somit leicht übersprungen werden können.

2.5 Fehleranalyse

Die Auswertung der Umschaltspannungen (U_e), Stufenbreiten (U_w) und Stufenmittelpunkte (U_m) des Flashconverters wird nach der Anleitung in [1, S. 117] durchgeführt und werden in Tabelle 2 dargestellt. Die markierten Fehlerwerte werden in Tabelle 3 zusammengefasst. Für die Berechnung der Nichtlinearitäten muss zuerst die Umschaltspannung durch gewichtete Subtraktion der Bereichsendwertabweichung wie in der Anleitung beschrieben korrigiert werden. Die unterschiedlichen Fehlerarten werden wie folgt definiert:

- Positive Endwertabweichung: Abweichung am positiven Ende der Kennlinie
- Negative Endwertabweichung: Abweichung am negativen Ende der Kennlinie
- Nullpunktabweichung: Abweichung am Nullpunkt der Kennlinie
- DNL (Differential Non-Linearity): Maximale Abweichung der Stufenbreiten von der idealen Stufenbreite

- INL (Integral Non-Linearity): Maximale Abweichung der Stufenmittelpunkte von den idealen Stufenmittelpunkten

Tabelle 2: ADC Auswertung: Flash ADC

Code	$\frac{U_e^{\text{real}}}{V}$	$\frac{U_e^{\text{ideal}}}{V}$	$\frac{\Delta U_e}{V}$	$\frac{U_e^{\text{korrr}}}{V}$	$\frac{U_w^{\text{real}}}{V}$	$\frac{U_w^{\text{ideal}}}{V}$	$\frac{\Delta U_w}{V}$	$\frac{U_m^{\text{real}}}{V}$	$\frac{U_m^{\text{ideal}}}{V}$	$\frac{\Delta U_m}{V}$
-8	-2.233	-2.344	0.111	-2.325	-	-	-	-	-	-
-7	-2.085	-2.031	0.054	-2.179	0.147	0.312	0.166	-2.252	-2.188	0.064
-6	-1.748	-1.719	0.029	-1.843	0.336	0.312	0.023	-2.011	-1.875	0.136
-5	-1.452	-1.406	0.046	-1.548	0.295	0.312	0.018	-1.696	-1.562	0.133
-4	-1.102	-1.094	0.008	-1.200	0.349	0.312	0.036	-1.374	-1.250	0.124
-3	-0.895	-0.781	0.114	-0.994	0.206	0.312	0.107	-1.097	-0.938	0.159
-2	-0.541	-0.469	0.072	-0.641	0.353	0.312	0.040	-0.818	-0.625	0.193
-1	-0.404	-0.156	0.248	-0.505	0.136	0.312	0.177	-0.573	-0.312	0.261
0	-0.039	0.156	0.195	-0.142	0.364	0.312	0.051	-0.324	0.000	0.324
1	0.045	0.469	0.424	-0.059	0.083	0.312	0.230	-0.100	0.312	0.413
2	0.787	0.781	0.006	0.682	0.741	0.312	0.428	0.311	0.625	0.314
3	1.118	1.094	0.024	1.011	0.330	0.312	0.017	0.846	0.938	0.091
4	1.428	1.406	0.022	1.320	0.309	0.312	0.004	1.166	1.250	0.084
5	1.612	1.719	0.107	1.503	0.183	0.312	0.130	1.411	1.562	0.151
6	1.939	2.031	0.092	1.828	0.326	0.312	0.013	1.665	1.875	0.210
7	-	-	-	-	-	-	-	-	-	-

Tabelle 3: ADC Fehlerwerte: Flash ADC

Fehler	Wert / V	Wert / U_{LSB}	Wert / % FSR	Code
Positiver Endwertfehler	0.092	0.295	1.845	6
Negativer Endwertfehler	0.111	0.354	2.215	-8
Nullpunktfehler	0.195	0.625	3.905	0
Differentielle Nichtlinearität	0.428	1.370	8.564	2
Integrale Nichtlinearität	0.413	1.322	8.260	1

2.6 Störung durch Rauschen und Sinussignal

Am Summiereingang U_{Σ} wird der Eingang mit einem Rauschsignal und einem Sinussignal beaufschlagt. Für beide Fälle kann man beobachten, dass sich der Ausgangscode verändert. Je nachdem ob sich U_e in einem Bereich mit hoher oder niedriger differentiellen Nichtlinearität befindet, ändert sich der Ausgangscode stärker oder schwächer. Bei dem Rauschsignal ist ein ähnliches Verhalten zu beobachten jedoch ändert sich der Ausgangscode hier zufällig.

3. A/D-D/A Umsetzereinheit

3.1 Aufgabenstellung

Der Ausgang des Flash Converters wird mit dem Digital Analog umsetzer verbunden, um das digitale Signal zu beobachten und die Unterschiede festzustellen. Es soll speziell der Quantisierungsfehler und das Verhalten bei höheren Frequenzen untersucht werden.

3.2 Versuchsaufbau

Am Flash Converter wird das Fehlerprogramm 2 eingestellt. Das Taktsignal des Flash Converters und der Anzeige wird mit $n \cdot \text{CLK}$ verbunden. Der Eingang wird mit dem Funktionsgenerator verbunden. U_a und U_e werden am Oszilloskop dargestellt. Der Versuchsaufbau ist in Abbildung 3 dargestellt.




Abb. 3: Versuchsaufbau A/D - D/A Umsetzer

3.3 Quantisierungsfehler

Am Eingang des Flashconverters U_e wird eine Sinusspannung mit 5 V_{pp} und 10 Hz mit dem Funktionsgenerator eingestellt. Um den Quantisierungsfehler zu beobachten wird zunächst die Eingangsspannung U_e und die Ausgangsspannung U_a des D/A Umsetzers auf dem Oszilloskop dargestellt. Danach wird die Quantisierungsfehler $F_Q = U_e - U_a$ mit der Math-Funktion am Oszilloskop berechnet und in Abbildung 4 dargestellt.

Zu erkennen ist dass das Ausgangssignal nicht mehr Wertkontinuierlich ist, da mit der Auflösung




Abb. 4: Darstellung des Quantisierten Signals.

Paul Kronegger (k12344729), Simon Grundner (k12136610) CH1 U_e , CH2 U_a , MATH F_Q

der Wandler nur eine endliche Anzahl an Spannungswerten dargestellt werden kann. Die zu sehenden Stufen sorgen für eine Abweichung des Ausgangssignals zum Eingangssignal, welche als Quantisierungsfehler bezeichnet wird.

3.4 Frequenzverhalten

Nun wird die Frequenz der Sinusspannung am Eingang U_e erhöht. Dabei werden die Frequenzen 10 Hz, 100 Hz und 1 kHz gewählt und das Ausgangssignal U_a des D/A Umsetzers beobachtet. Die Ergebnisse sind in Abbildung 5 dargestellt.




Abb. 5: Frequenzverhalten des D/A Umsetzers bei verschiedenen Eingangssignalfrequenzen

Zu erkennen ist, dass bei höheren Frequenzen das Ausgangssignal des D/A Umsetzers zunehmend verzerrt wird. Der Grund dafür ist, dass Signal nur begrenzt schnell genug mit dem $n \cdot \text{CLK}$ -Taktsignal abgetastet wird und ab einer bestimmten Frequenz das Abtasttheorem $f_{\text{sig,max}} = f_{\text{Sample}}/2$ verletzt. Für $n \cdot \text{CLK} = 1800 \text{ Hz}$ ist die maximale Signalfrequenz $f_{\text{sig,max}} = 900 \text{ Hz}$. Man erkennt in Abbildung 5 (c), dass bei dieser Frequenz das Signal nicht mehr korrekt rekonstruiert werden kann.

4. Wägeverfahren

4.1 Aufgabenstellung

Für den Versuchsteil zum Wägeverfahren ist der in Abbildung 8 dargestellte Aufbau zu realisieren. Als Gruppe 2 ist der Fehlercode 2 am D/A-Wandler einzustellen. Der Konverter soll zunächst mit dem manuellen Starter betrieben werden, um die grundsätzliche Funktion des Verfahrens zu überprüfen. Anschließend sind mit dem Oszilloskop sowohl das Taktsignal als auch der Ausgang des D/A-Wandlers aufzunehmen. Darauf aufbauend ist die vollständige Umsetzerkennlinie mithilfe eines der Taktsignale aufzuzeichnen, wobei besonders auf Signalstabilität und gleichmäßige Schrittweiten zu achten ist. Abschließend ist die Kennlinie auf mögliche Fehler wie Missing Codes sowie auf Verstöße gegen die Monotonie zu untersuchen.

Danach ist die Kennlinie des D/A-Umsetzers aufzunehmen, dies geschieht mit demselben Taktsignal wie die Aufnahme des A/D-Umsetzers.

Abschließend soll am Summationsverstärker eine Störung simuliert werden, indem die Rauschquelle und das Sinussignal des Übungsboards eingespeist werden.

4.2 Funktion der Sukzessiven Annäherung

Beim Wägeverfahren wird die Eingangsspannung U_e durch schrittweises Vergleichen mit dual gewichteten Referenzspannungen quantisiert. Grundlage ist ein vom Successive Approximation Register (SAR) gesteuerter Ablauf, bei dem pro Taktzyklus ein Stellenwert des digitalen Ausgangscode bestimmt wird. Zu Beginn setzt das SAR das höchstwertige Bit (MSB) auf „1“ und vergleicht die dadurch erzeugte Referenzspannung $U_{\text{Ref}}(Z)$ mit U_e . Ist U_e größer, bleibt das Bit gesetzt, andernfalls wird es auf „0“ zurückgenommen. Danach wird das nächstniedrigere Bit getestet, wobei jeweils die schon ermittelten Bits berücksichtigt werden. Dieser Prozess wiederholt sich für alle Bitpositionen, bis nach $(N = \log_2(n))$ Taktzyklen der vollständige digitale Code vorliegt. Der Prozess kann durch einen Binären Suchbaum in Abbildung 6 veranschaulicht werden:




Abb. 6: Binärer Suchbaum für ein 3-Bit Wägeverfahren




Abb. 7: Einschwingvorgang des Konversionsprozesses

Während der gesamten Wandlung muss (U_e) konstant bleiben, was durch ein Abtast- und Halteglied gewährleistet wird.

4.3 Aufbau

Der Versuchsaufbau richtet sich nach der in Abbildung 8 dargestellten Schaltung. Die Eingangsspannung (U_E) wird über den vorgesehenen Einsteller an den Eingangsverstärker geführt und dort auf das benötigte Niveau bezogen auf die interne Referenz von $\pm 2.5\text{ V}$ eingestellt. Zusätzlich ist die Referenzspannung (U_{Ref}) des D/A-Umsetzers mit der 5 V -Versorgung des Übungsboards zu verbinden, um eine stabile Vergleichsspannung für das Wägeverfahren bereitzustellen.




Abb. 8: Schaltplan für Successive Approximation

4.4 Manueller Starter

Für den Betrieb mit manueller Auslösung wird der Start-Eingang des Automatenmoduls mit dem Taster des manuellen Starters verbunden. Durch schrittweises Betätigen des Tasters lässt sich der zeitliche Ablauf des A/D-Umsetzers direkt beobachten. In unserem Aufbau zeigt sich, dass der SAR-Umsetzer insgesamt 10 Takte durchläuft. (siehe Abbildung 9) Die ersten 4 Takte dienen der eigentlichen Successive Approximation, bei der die einzelnen Bits nacheinander bestimmt werden. Anschließend verweilt der Umsetzer für 5 weitere Takte im stabilen Endzustand, wodurch der finale digitale Wert während einer definierten Haltephase ausgegeben wird. Abschließend erfolgt ein zusätzlicher Reset-Takt, in dem der Ausgang wieder auf 0 gesetzt wird, bevor der nächste Wandlungszyklus beginnen kann.

4.5 Darstellung des D/A-Wandlerausgangs und des Board-Takts am Oszilloskop

Zur Untersuchung des zeitlichen Verhaltens werden sowohl die Ausgangsspannung U_A des D/A-Wandlers als auch das Taktsignal des Boards am Oszilloskop dargestellt. Dazu wird der in beschriebene Aufbau (4.3) verwendet und sowohl der D/A-Ausgang als auch das jeweilige Taktsignal (CLK bzw. $(n \cdot \text{CLK})$) auf zwei Kanälen des Oszilloskops angeschlossen. Die Eingangsspannung wird über den Funktionsgenerator variable Spannungsquelle

des Eingangsverstärkers auf 0.9 V eingestellt. Anschließend erfolgt die Messung für beide verfügbaren Taktsignale, sodass deren Einfluss auf den zeitlichen Verlauf des D/A-Wandlers sichtbar wird.

4.6 Ergebnis und Erkenntnis

Die gemessenen Signalverläufe sind in Abbildung 9 dargestellt. Es zeigt sich deutlich, dass der SAR-Umsetzer vier Taktimpulse benötigt, um den digitalen Wert aus der Eingangsspannung zu bestimmen. Daran schließen sich die Haltephase sowie der abschließende Rücksetzzyklus an, wodurch sich der insgesamt beobachtete Zeitraum der Wandlung ergibt. Auffällig ist, dass beim schnelleren Taktsignal $n \cdot \text{CLK}$ stärkere Übergangswelligkeiten am D/A-Ausgang zu beobachten sind. Diese Glitches entstehen hauptsächlich durch das Umschalten der Widerstandsnetzwerke im D/A-Wandler und nicht primär durch das Taktsignal selbst. Durch die höhere Taktfrequenz bleibt dem D/A-Wandler jedoch weniger Zeit, sich zwischen den Bitentscheidungen einzupegeln, sodass die Umschaltvorgänge deutlicher sichtbar werden.




Abb. 9: Signalverläufe des SAR-ADCs am Oszilloskop
 $U_E + 2.5 \text{ V}$ (CH1), U_A (CH2), Taktsignal (CH3)

4.7 Umsetzerkennlinie des SAR-ADCs

4.7.1 Aufbau

Hier wird nun die Eingangsspannung U_E variiert und mit dem Multimeter werden jene Spannungen U_E gemessen bei welchen ein Sprung niedrigeren auf den höheren Bit-Wert stattfindet. Die Berechnung erfolgt gleich wie in Abschnitt 2. U_E wurde über den Labor-netzteil eingestellt. So wurden die Werte von -2.578 V bis 2.553 V . Hier ist es von Vorteil $n \cdot \text{CLK}$ zu wählen damit die Schaltung schnell den richtigen Bitwert am Display anzeigt und somit die Schwelspannungen genauer gemessen werden können.

4.7.2 Erkenntnis und Ergebnis

Aus den aufgenommenen Messwerten sind keine Missing Codes erkennbar. Jeder Code von -8 bis 6 tritt genau einmal auf. Dennoch zeigt der Umsetzer deutliche Abweichungen von der idealen Kennlinie. Besonders auffällig ist die *integrale Nichtlinearität* mit einem Wert von $1.428 \cdot U_{\text{LSB}}$, welche für einen 4-Bit-Umsetzer relativ groß ist. Diese starke INL spiegelt sich auch in den ausgeprägten Endwertfehlern am unteren und oberen Messbereich wider. Sowohl die grafische Darstellung in Abbildung 10 als auch die numerischen Werte in Tabelle 4 verdeutlichen diese Abweichungen und zeigen, dass der tatsächliche Verlauf nur näherungsweise der idealen Treppenkennlinie folgt.




Abb. 10: Umsetzerkennlinie des ADCs mit Wäge-Verfahren

4.8 Umsetzerkennlinie des DA-Wandlers

4.8.1 Aufbau

Der Aufbau aus dem vorherigen Abschnitt wird dahingehend angepasst, dass der D/A-Wandler elektrisch vom restlichen System getrennt wird. Die Ausgangsspannung (U_A) des Wandlers wird anschließend direkt mit einem METEX-Multimeter erfasst. Die gewünschten Eingangscodes werden manuell erzeugt, indem die entsprechenden Leitungen auf die Referenzspannung (U_{Ref}) gelegt werden, wenn das jeweilige Bit den Wert „1“ annehmen soll. Soll ein Bit den Wert „0“ darstellen, wird die zugehörige Leitung stattdessen mit Masse verbunden. Auf diese Weise lassen sich sämtliche Kombinationen der 4-Bit-Eingänge systematisch einstellen und die resultierenden Ausgangsspannungen messen.

4.8.2 Durchführung

Um sämtliche Ausgangsspannungen des D/A-Wandlers aufzunehmen, müssen alle möglichen 4-Bit-Kombinationen von ($-8_{10} = 0000_2$) bis ($7_{10} = 1111_2$) eingestellt werden. Dies

Tabelle 4: ADC Auswertung: SAR ADC

Code	$\frac{U_e^{\text{real}}}{V}$	$\frac{U_e^{\text{ideal}}}{V}$	$\frac{\Delta U_e}{V}$	$\frac{U_e^{\text{kor}}}{V}$	$\frac{U_w^{\text{real}}}{V}$	$\frac{U_w^{\text{ideal}}}{V}$	$\frac{\Delta U_w}{V}$	$\frac{U_m^{\text{real}}}{V}$	$\frac{U_m^{\text{ideal}}}{V}$	$\frac{\Delta U_m}{V}$
-8	-2.578	-2.344	0.234	-3.080	-	-	-	-	-	-
-7	-2.179	-2.031	0.148	-2.662	0.418	0.312	0.106	-2.871	-2.188	0.683
-6	-1.780	-1.719	0.061	-2.244	0.418	0.312	0.106	-2.453	-1.875	0.578
-5	-1.610	-1.406	0.204	-2.054	0.189	0.312	0.123	-2.149	-1.562	0.586
-4	-1.234	-1.094	0.140	-1.659	0.395	0.312	0.083	-1.857	-1.250	0.607
-3	-0.913	-0.781	0.132	-1.319	0.340	0.312	0.028	-1.489	-0.938	0.552
-2	-0.487	-0.469	0.018	-0.874	0.445	0.312	0.133	-1.097	-0.625	0.472
-1	-0.135	-0.156	0.021	-0.503	0.371	0.312	0.059	-0.689	-0.312	0.376
0	0.498	0.156	0.342	0.149	0.652	0.312	0.340	-0.177	0.000	0.177
1	0.876	0.469	0.407	0.546	0.397	0.312	0.085	0.348	0.312	0.035
2	1.217	0.781	0.436	0.906	0.360	0.312	0.048	0.726	0.625	0.101
3	1.339	1.094	0.245	1.047	0.141	0.312	0.171	0.977	0.938	0.039
4	1.785	1.406	0.379	1.513	0.465	0.312	0.153	1.280	1.250	0.030
5	2.113	1.719	0.394	1.860	0.347	0.312	0.035	1.686	1.562	0.124
6	2.533	2.031	0.502	2.299	0.439	0.312	0.127	2.079	1.875	0.204
7	-	-	-	-	-	-	-	-	-	-

Tabelle 5: ADC Fehlerwerte: SAR ADC

Fehler	Wert / V	Wert / U_{LSB}	Wert / % FSR	Code
Positiver Endwertfehler	0.502	1.606	10.035	6
Negativer Endwertfehler	0.234	0.750	4.685	-8
Nullpunktfehler	0.342	1.094	6.835	0
Differentielle Nichtlinearität	0.340	1.087	6.792	0
Integrale Nichtlinearität	0.683	2.186	13.664	-7

erfolgt durch entsprechendes Umstecken der Leitungen mittels Bananensteckern, sodass jede Bitposition entweder mit Masse oder mit der Referenzspannung verbunden wird. Für ein komfortableres Arbeiten bietet es sich an, Bananenstecker mit zusätzlicher Buchse zu verwenden, da sich dadurch mehrere Leitungen flexibel und übersichtlich miteinander verbinden lassen.

4.8.3 Erkenntnis und Ergebnisse

Die in Abbildung 11 gezeigte Kennlinie sowie die Messwerte in Tabelle 6 verdeutlichen, dass der D/A-Wandler zwar einen grundsätzlich linearen Verlauf aufweist, jedoch merkliche Abweichungen von der idealen Stufenkurve auftreten. Besonders die negativen Codes zeigen eine größere Streuung, während die positiven Werte eine bessere Annäherung an die Idealform erreichen.

Diese Nichtlinearitäten beeinflussen direkt das Wägeverfahren, da der D/A-Wandler die Vergleichsspannungen für den Komparator liefert. Abweichende Referenzspannungen können zu Fehlentscheidungen im Vergleich führen und somit eine falsche Bitfolge im SAR erzeugen. Eine möglichst lineare Kennlinie ist daher wesentlich für eine genaue A/D-Umsetzung.

Tabelle 6: Kennlinie des D/A Wandlers

Code	Code in Bit	$U_{\text{edge}}^{\text{real}}$
-8	0000	0.204
-7	0001	0.250
-6	0010	0.52
-5	0011	0.73
-4	0100	0.987
-3	0101	1.192
-2	0110	1.46
-1	0111	1.67
0	1000	2.500
1	1001	2.71
2	1010	2.98
3	1011	3.19
4	1100	3.45
5	1101	3.65
6	1110	3.92
7	1111	4.14






Abb. 11: Kennlinie des D/A Wandlers

4.9 Simulation von Störeinflüssen

4.9.1 Aufbau

Der bestehende Aufbau gemäß Abbildung 8 bleibt erhalten. Die Störsignale (Rausch- und Sinusquelle) werden vom Frequenzgenerator erzeugt und zusätzlich zur Eingangsspannung U_E an den zweiten Eingang des Eingangsverstärkers angelegt. Für das Rauschen wird $U_{ss} = 3\text{ V}$, für die Sinusquelle $U_{ss} = 1\text{ V}$ bei $U_{Off} = 0\text{ V}$ und variabler Frequenz eingestellt.

4.9.2 Durchführung

Die Auswirkungen der beiden Störsignale werden am Ausgang des Systems beobachtet und notiert. Bei der Sinusquelle wird zusätzlich die Frequenz verändert, um deren Einfluss auf das resultierende Ausgangsverhalten zu untersuchen.

4.9.3 Ergebnis und Erkenntnis

Da das Wäge-Verfahren eine während der Wandlung konstante Eingangsspannung voraussetzt, führen überlagerte Störsignale zu fehlerhaften Vergleichsergebnissen und damit zu abweichenden Ausgangscodes. Dies zeigt sich bei der Rauschquelle durch ein permanentes Umschalten zwischen -1 und 0 unter dem $n \cdot \text{CLK}$ -Taktsignal. Die Sinusquelle erzeugt ein frequenzabhängiges Verhalten: Bei 1 Hz wechselte der Ausgang zwischen den Codes 1 und 2 , bei 10 Hz zwischen mehreren Codes wie -1 , 1 , 2 und 5 . Niedrige Frequenzen werden durch den Eingangskondensator zum Teil abgeschwächt. Insgesamt wird deutlich, dass ein Sample&Hold-Glied erforderlich ist, um eine stabile Umsetzung trotz Störeinflüssen zu gewährleisten.

5. Dual-Slope Verfahren

Der Dual-Slope-Umsetzer integriert zuerst die Eingangsspannung U_e während einer festen Zeit t_1 , wobei die Integratorspannung linear ansteigt. Nach t_1 wird auf eine konstante Referenzspannung U_{ref} mit umgekehrtem Vorzeichen umgeschaltet. Der Integrator läuft wieder auf 0 zurück. Während dieser Rückintegration zählt ein Zähler die Taktimpulse über die Zeit t_2 bis zum Nulldurchgang, und dieser Zählerstand ist direkt proportional zur gemittelten Eingangsspannung. Da sowohl die Auf- als auch die Rückrampe durch denselben Integrator laufen, heben sich die Bauteilwerte R, C weitgehend heraus, und durch geeignete Wahl von t_1 lassen sich z. B. Netzbrumm-Störungen (50 Hz) gut unterdrücken.

5.1 Aufgabenstellung

Die Funktion des Dual-Slope-Konverters soll zunächst kurz in eigenen Worten beschrieben und das Verfahren anschließend gemäß der Skizze in Abbildung 12 aufgebaut werden.

Zunächst ist der Umsetzer mit dem manuellen Starter zu überprüfen. Dabei werden auch der Integratorausgang und die Schalterstellungen der Ablaufsteuerung aufgenommen. Danach sind Integratorausgang und Taktsignal (CLK und $n\text{-CLK}$) für verschiedene Eingangsspannungen zu messen. Auf Basis dieser Messungen wird die Umsetzerkennlinie mit einem der beiden Taktsignale aufgenommen und auf Missing Codes sowie Monotonie-Fehler untersucht. Zum Abschluss sollen am Summationsverstärker Störungen mittels Rauschquelle und sinusförmigem Signal simuliert werden. Die Auswirkungen sind im Protokoll zu beschreiben und der zeitliche Verlauf darzustellen. Eine zusätzliche Kennlinie ist nicht erforderlich.

5.2 Aufbau

Der Versuchsaufbau folgt der in der Abbildung dargestellten Dual-Slope-Schaltung. Die Eingangsspannung U_e wird über den Eingangsverstärker auf ein geeignetes Niveau bezogen auf die interne Referenz gebracht und anschließend dem Integrator zugeführt. In der ersten Phase integriert dieser die Messspannung, während in der zweiten Phase auf die konstante Referenzspannung von -5 V umgeschaltet wird, wodurch der Integrator mit definierter Steigung zum Nullpunkt zurückläuft.

Der Komparator erkennt den Nulldurchgang und erzeugt das End-of-Conversion-Signal, wodurch die Ablaufsteuerung den Zähler stoppt. Die Anzahl der während der Rücklaufphase gezählten Taktimpulse ist proportional zur Eingangsspannung und wird über die Anzeige als digitales Messergebnis ausgegeben.

5.3 Manueller Betrieb

Im manuellen Modus wird der Messzyklus nicht automatisch gestartet, sondern über den Taster ausgelöst. Der Taster ersetzt das Startsignal der Ablaufsteuerung, während der




Abb. 12: Schaltplan für Dual-Slope-Verfahren

Zählvorgang weiterhin vom Taktsignal (CLK bzw. $n \cdot \text{CLK}$) bestimmt wird. Beim Betätigen des Tasters beginnt die Aufintegration von U_e , bis auf die Referenzspannung U_{ref} umgeschaltet und die Rückintegration eingeleitet wird.

Da der Taster nicht mit konstanter zeitlicher Präzision betätigt werden kann, eignet sich der manuelle Modus nur zur Demonstration des Ablaufs, jedoch nicht zur korrekten Codierung. Mehrere Tastendrucke sind notwendig, um den vollständigen Messzyklus auszulösen, wodurch keine reproduzierbare Umsetzung erreicht wird.


Im manuellen Modus konnte der typische Ablauf (Aufintegration, Umschalten auf U_{ref} , Rückintegration bis zum Nulldurchgang) beobachtet werden, womit die prinzipielle Funktion des Umsetzers bestätigt wurde.

5.4 Ausgangsspannung U_a des Integrators bei Takt CLK und $n \cdot \text{CLK}$

Die Ausgangsspannung U_a des Integrators wurde zusammen mit dem Taktsignal für verschiedene Eingangsspannungen gemessen. Dazu wurden die Werte $U_e \in \{-2\text{ V}, 0\text{ V}, 2\text{ V}\}$ eingestellt und jeweils Oszillogramme für Takt = CLK (vgl. Abb. 13) sowie für Takt = $n \cdot \text{CLK}$ (vgl. Abb. 14) aufgenommen. Bei der Messung mit $n \cdot \text{CLK}$ wurde der Integrationskondensator von C auf C/n umgeschaltet, um die Integrationscharakteristik trotz verringerter Taktfrequenz vergleichbar zu halten.

In den Bildern ist erkennbar, dass die Steigung der Integrationsrampe vom Betrag und Vorzeichen der Eingangsspannung U_e abhängt: für positive Eingangsspannung steigt U_a , für negative Eingangsspannung fällt U_a , während bei $U_e = 0$ nahezu keine Rampe auftritt. Gleichzeitig beeinflusst die gewählte Taktfrequenz (CLK bzw. $n \cdot \text{CLK}$) die Dauer der

Integrations- und Rücksetzphase. Bei einer Testmessung mit zu hoher Eingangsspannung bzw. ungeeigneter Kombination von Takt und Integrationskapazität kam es zu einer Begrenzung der Integratorspannung, wobei die Spitze der Rampe abgeschnitten wurde; diese fehlerhafte Konfiguration wurde für die Auswertung nicht weiter berücksichtigt.




$$U_e = -2V \quad U_e = -2V$$

$$U_e = 0V \quad U_e = 0V$$

$$U_e = 2V \quad U_e = 2V$$

Abb. 13: Ausgangsspannung U_a des Integrators bei Takt = CLK, $C = C$
CH1 = U_a , CH2 = U_{s1} CH3 = U_{s2} CH4 = U_{s3}



$$U_e = -2V \quad U_e = -2V$$

$$U_e = 0V \quad U_e = 0V$$

$$U_e = 2V \quad U_e = 2V$$

Abb. 14: Ausgangsspannung U_a des Integrators bei Takt = n-CLK, $C = C/n$
CH1 = U_a , CH2 = U_{s1} CH3 = U_{s2} CH4 = U_{s3}

5.5 Umsetzerkennlinie

5.5.1 Erkenntnis und Ergebnisse

Aus den Messwerten des Dual-Slope-Umsetzers ergibt sich eine insgesamt deutlich gleichmäßigere Kennlinie als beim Wäge-Verfahren. Missing Codes treten nicht auf, und die Abweichungen vom idealen Verlauf bleiben über alle Codes hinweg vergleichsweise gering. Dies lässt sich sowohl in der grafischen Darstellung in Abbildung 15 als auch in den Messwerten der Tabelle 7 erkennen. Die Endwert- und Nullpunktfehler liegen jeweils unter $0.5 U_{LSB}$, was auf eine stabile Referenzintegration und ein weitgehend konstantes Entladeverhalten des Kondensators hindeutet.

Auch die Nichtlinearitäten sind gering: Die größte differentielle Nichtlinearität beträgt $0.300 U_{LSB}$, während die integrale Nichtlinearität mit $0.229 U_{LSB}$ sehr niedrig bleibt. Diese

Werte sind in Tabelle 8 aufgeführt und bestätigen, dass der reale Verlauf dem idealen Dual-Slope-Treppenverhalten deutlich näherkommt. Damit zeigt sich die typische Stärke des Dual-Slope-Verfahrens, Störspannungen durch zeitliche Mittelung effektiv zu unterdrücken und eine präzise Umsetzung zu ermöglichen.

Es ist erkennbar, dass während der Aufintegrationsphase Schalter S_1 geschlossen ist (U_{s1} aktiv), während in der Rückintegrationsphase auf Schalter S_y (U_{s2}) umgeschaltet wird und zum Ende der Messung der Integrator über S_z (U_{s3}) zurückgesetzt wird.

Die Umsetzerkennlinie wurde mit dem Taktsignal $n \cdot \text{CLK}$ aufgenommen. Beim Aufnehmen der Kennlinie ist darauf zu achten, dass die Eingangsspannung während des gesamten Messzyklus konstant bleibt und für jeden Messpunkt der vollständige Integrations- und Rückintegrationsvorgang abgewartet wird, bevor der Code abgelesen wird. Da das Dual-Slope-Verfahren eine zeitliche Mittelung durchführt, sollten schnelle Änderungen oder zusätzliche Störsignale am Eingang während der Kennlinienaufnahme vermieden werden.




Abb. 15: Umsetzerkennlinie des Dual-Slope-ADCs

5.6 Auswirkungen von Störsignalen am Summationsverstärker

Zur Untersuchung des Störeinflusses werden zwei verschiedene Signalquellen (Sinus und Rauschen) am Summationsverstärker eingespeist. Da die am Übungsboard vorhandenen Störquellen aufgrund ihrer Verzerrungen nicht geeignet sind, wird ein externer Funktionsgenerator eingesetzt.

5.6.1 Störung durch Sinus- und Rauschsignale

Für die Sinusuntersuchung wird am Funktionsgenerator eine Spannung $U_{\text{str}} = 3 \text{ V} \sin(2\pi \cdot 1 \text{ Hz} \cdot t)$ erzeugt und gemeinsam mit einer konstanten Eingangsspannung von $U_E = 1.6 \text{ V}$

Tabelle 7: ADC Auswertung: Dual Slope ADC


Code	$\frac{U_e^{\text{real}}}{V}$	$\frac{U_e^{\text{ideal}}}{V}$	$\frac{\Delta U_e}{V}$	$\frac{U_e^{\text{korr}}}{V}$	$\frac{U_w^{\text{real}}}{V}$	$\frac{U_w^{\text{ideal}}}{V}$	$\frac{\Delta U_w}{V}$	$\frac{U_m^{\text{real}}}{V}$	$\frac{U_m^{\text{ideal}}}{V}$	$\frac{\Delta U_m}{V}$
-8	-2.206	-2.344	0.138	-2.330	-	-	-	-	-	-
-7	-1.922	-2.031	0.109	-2.047	0.283	0.312	0.030	-2.188	-2.188	0.001
-6	-1.626	-1.719	0.093	-1.752	0.295	0.312	0.017	-1.899	-1.875	0.024
-5	-1.265	-1.406	0.141	-1.392	0.360	0.312	0.047	-1.572	-1.562	0.009
-4	-0.951	-1.094	0.143	-1.079	0.313	0.312	0.000	-1.235	-1.250	0.015
-3	-0.609	-0.781	0.172	-0.738	0.341	0.312	0.028	-0.908	-0.938	0.029
-2	-0.353	-0.469	0.116	-0.483	0.255	0.312	0.057	-0.610	-0.625	0.015
-1	-0.011	-0.156	0.145	-0.142	0.341	0.312	0.028	-0.312	-0.312	0.000
0	0.293	0.156	0.137	0.161	0.303	0.312	0.010	0.010	0.000	0.010
1	0.540	0.469	0.071	0.407	0.246	0.312	0.066	0.284	0.312	0.028
2	0.873	0.781	0.092	0.739	0.332	0.312	0.019	0.573	0.625	0.052
3	1.281	1.094	0.187	1.146	0.407	0.312	0.095	0.943	0.938	0.005
4	1.566	1.406	0.160	1.430	0.284	0.312	0.028	1.288	1.250	0.038
5	1.879	1.719	0.160	1.742	0.312	0.312	0.000	1.586	1.562	0.024
6	2.155	2.031	0.124	2.017	0.275	0.312	0.038	1.880	1.875	0.005
7	-	-	-	-	-	-	-	-	-	-

Tabelle 8: ADC Fehlerwerte: Dual Slope ADC

Fehler	Wert / V	Wert / U_{LSB}	Wert / % FSR	Code
Positiver Endwertfehler	0.124	0.396	2.475	6
Negativer Endwertfehler	0.138	0.441	2.755	-8
Nullpunktfehler	0.137	0.438	2.735	0
Differentielle Nichtlinearität	0.095	0.302	1.890	3
Integrale Nichtlinearität	0.052	0.166	1.035	2

auf den Summationsverstärker gegeben. Unter diesen Bedingungen zeigt der ADC ein unregelmäßiges Umschalten zwischen den Codes 3 und 4. Wird die Frequenz des Sinussignals erhöht (z. B. auf 10 Hz), erweitert sich der Bereich der ausgegebenen Codes deutlich. Dieser Effekt lässt sich durch das Hochpassverhalten am Eingang erklären. Eine theoretische Mittelung der Störung aufgrund einer höheren Integrationsfrequenz konnte nicht beobachtet werden, da die reale Frequenz von $n \cdot \text{CLK}$ mit etwa 800 Hz deutlich unter dem im Skript angegebenen Wert liegt.

Für das Rauschsignal wird am Funktionsgenerator eine Spannung von $U_{\text{noise}} = 3 \text{ V}$ (Spitze-Spitze) bei $U_{\text{off}} = 0 \text{ V}$ eingestellt. Die konstante Eingangsspannung beträgt hierbei $U_E = 2.5 \text{ V}$. Der ADC-Ausgang bleibt während der gesamten Messung stabil auf demselben Code. Da das Dual/Slope-Verfahren über die Integrationszeit t_1 den Mittelwert der Eingangsspannung bildet, wird das zugeführte weiße Rauschen weitgehend ausgemittelt. Der Mittelwert eines gaußschen Rauschsignals ist Null.



[
Ohne Störung]Ohne Störung

[
Mit Störung]Mit Störung

Abb. 16: Ausgangsspannung U_a des Integrators bei Takt = CLK, $C = C$
CH1 = U_a , CH2 = U_e

