

Übung 6 zur Vorlesung Rechnerarchitektur

Abgabe bis Donnerstag 28 Mai, 2026 10:15 via EPICS: <https://ep.ics.jku.at>.

Aufgabe 2 – Multicycle RISC-V Entwicklung

(3+7 Punkte)

- a) Ein weiterer Instruktionstyp, der in unserem Multicycle RISC-V Modell zur Vollständigkeit noch fehlt ist der J-Type. Um diesen Instruktionstypen zu unterstützen, erweitere soweit nötig den Schaltplan in Abb. 2, die FSM in Abb. 1, und die ImmSrc Encoding Tabelle 1 des Prozessors so, dass die Instruktion JAL ausgeführt werden kann. Zeichne darüber hinaus für jeden State der JAL-Instruktion den dazugehörigen Datenpfad im Schaltplan in Abb. 2 ein inkl. Markierungen bzw. unterschiedliche Farben je State.
- b) Das bestehende Register File wird durch ein Register File mit nur einem einzigen Adress- bzw. Daten-Port ersetzt (siehe Abb. 3). Das neue Register File legt auf RD das Datum von Adresse A an. Falls WE auf 1 gesetzt ist, wird das Datum von WD auf Adresse A mit der steigenden Flanke von CLK geschrieben. Ergänze fehlende Blöcke im Multicycle RISC-V Datenpfad in Abb. 3. Steuere deine neuen Blöcke mit zusätzlichen Kontrollsignalen und adaptiere bzw. ergänze States in der FSM in Abb. 1, um diese Steuersignale zu setzen und so die neue Register File zu unterstützen. Optimize die FSM soweit möglich, damit jede Instruktion so wenig Zyklen wie möglich benötigt.

ImmSrc _{1:0}	ImmExt	Instr. Type
00	20×instr[31],instr[31:20]	I-Type
01	20×instr[31],instr[31:25],instr[11:7]	S-Type
10	19×instr[31],instr[31],instr[7],instr[30:25],instr[11:8],b0	B-Type
11	12×instr[31],instr[19:12],instr[20],instr[30:21],b0	J-Type

Tabelle 1: ImmSrc Encoding Tabelle 20×instr[31] ist die Sign Extension auf 32 Bits

a)




Abbildung 1: Multicycle FSM mit jal Erweiterung

S0: Fetch: PC + 4




Abbildung 2: Multicycle RISC-V

S1: Decode: $rd \leq PC + 4$




Abbildung 2: Multicycle RISC-V

S9 JAL: $PC = PC + \text{SignExt}(\text{imm})$




Abbildung 2: Multicycle RISC-V

b)




Abbildung 3: Multicycle RISC-V mit 1-Datenport Register File




Abbildung 1: Multicycle FSM mit für neues registerfile