

2) d)




Abbildung 2: RISC-V Prozessor mit fünfstufiger Pipeline

$$t_{critical,IF} = t_{pcq} + t_{mem-read} + t_{setup} + t_{mux} = 30ps + 220ps + 50ps + 35ps = 335ps$$

$$t_{critical,ID} = t_{pcq} + t_{RF-read} + t_{setup} = 30ps + 120ps + 50ps = 200ps$$


$$t_{critical,E} = t_{pcq} + t_{mux} + t_{ALU} + t_{setup} = 30ps + 35ps + 200ps + 50ps = 315ps$$

$$t_{critical,M} = t_{pcq} + t_{mem-read} + t_{setup} = 30ps + 220ps + 50ps = 300ps$$

$$t_{critical,WB} = t_{pcq} + t_{mux} + t_{RF-setup} = 30ps + 35ps + 60ps = 125ps$$

$$T_{\min} = 335 \text{ ps} \Rightarrow f_{\max} = 2,985 \text{ GHz}$$

b)



$$\begin{aligned} T_{\text{critical}} &= t_{\text{mem-read}} + t_{\text{RF-read}} + t_{\text{mux}} + t_{\text{ALU}} + t_{\text{mem-read}} + t_{\text{mux}} + t_{\text{RF-setup}} + t_{\text{pcq}} = \\ &= 220 \text{ ps} + 120 \text{ ps} + 35 \text{ ps} + 200 \text{ ps} + 220 \text{ ps} + 35 \text{ ps} + 60 \text{ ps} + 30 \text{ ps} = 920 \text{ ps} \end{aligned}$$

$$f_{\max} = \frac{1}{T_{\text{critical}}} = \frac{1}{920 \text{ ps}} = 1,087 \text{ GHz}$$

$$\text{Speed-Op} : \frac{920 \text{ ps}}{335 \text{ ps}} \approx 2,75$$

Da die einzelnen Stufen nicht gleich schnell sind, weil die Hardware nicht gleich auf alle Stufen aufgeteilt ist, bestimmt die langsamste Stufe auch das Tempo der anderen, theoretisch schnelleren Stufen. Zudem fällt durch das Hinzufügen von Pipeline-Registern eine zusätzliche Verzögerung an.