Rechnerarchitektur - Übung

Projekt: RISC-V Prozessor erweitern
Vom Schaltbild zur VHDL Implementierung

Katharina Ruep Msc

DI Simon Reitinger

30.04.2026

Institute for Complex Systems

JOHANNES KEPLER UNIVERSITÄT LINZ

SonicRV

Visualisierung für Prozessoren.

Bitte habt euren Laptop/Tablet bereit, falls dabei

SonicRV

Visualisierung für Prozessoren.

Aufgabe

https://tinyurl.com/y3vbs42r

- Wie wird bei `addi` der Immediate dekodiert?
- Wie weiß die ALU, was sie machen soll?
- Wie funktionieren die PC Änderungen? Insbesondere das Zurückspringen mit `beq`/`jal` (siehe Zeile 39 in Control Unit)?

Projekt

Ansehen von Übungblatt + Template