




Abbildung 1: ALU des Single-Cycle RISC-V Prozessors

GESAMT ERWEITERUNG




Abbildung 2: Schaltbild des Single-Cycle RISC-V Prozessors

INSTRUCTION	Typ	opcode	func3	func7	OPERATION
jalu : rd, rs1, imm	I	1100111	000	—	rd=PC+4, PC=rs1+imm





Abbildung 2: Schaltbild des Single-Cycle RISC-V Prozessors

- X ... Don't Care
- ® ... Register Adresse
- *reg ... Register Wert

$instr = imm[11:0], 20 \times X$



INSTRUCTION	Typ	opcode	func3	func7	OPERATION
lbu : rd, imm(rs1)	I	0000011	100	—	$rd = \text{ZeroExt}(M[rs1 + \text{imm}]_{7:0})$

Block zur bit Markierung eines Bytes aus 32-Bit Register






Abbildung 2: Schaltbild des Single-Cycle RISC-V Prozessors



READ DATA - EXTEND ERWEITERUNG



Addr LSB: LSBs der Adresse aus dem ALU-Result um den richtigen Offset im 32-Bit ReadData Register auszuwählen

Read Data [31:0]

Addr LSB = 11_2 10_2 01_2 00_2

Erweiterung der Control Unit:

Wenn opcode == 000011 (=load)

dann LoadType $\leftarrow$ func3

sonst Load Type $\Leftarrow$ '010' (Alle 32 bit werden durch gegeben, vgl lw instr.)

Extend Architektur:

Load Type	RDExt	Beschreibung	Load Instruktion
000	24 x ReadData [7], ReadData [7:0]	Sign Extend 8-bit	Lb load byte
001	16 x ReadData [15], ReadData [15:0]	Sign Extend 16-bit	Lh load half
010	ReadData [31:0]	—	Lw load word
100		Zero Extend 8-bit	Lbu load byte unsigned
101	16 x 0, ReadData [15:0]	Zero Extend 16-bit	Lhu load half unsigned

Wurden noch nicht benötigt

Neu

$\text{Addr} = \text{Addr LSB } 1:0$

$[0 \dots 0, \text{Read Data}[7 + \text{ofs} : \text{ofs}], 0 \dots 0]$

INSTRUCTION	Typ	opcode	func3	func7	OPERATION
auipc : rd, up imm	U	001011	—	—	rd = PC + (imm << 12)




Abbildung 2: Schaltbild des Single-Cycle RISC-V Prozessors

instr = imm [31:12], 12x X



IMMEDIATES - ERWEITERUNG



$\text{instr} \dots$ Instruktion aus Instruction Memory

$\text{Imm Src}_{2:0}$	$\text{Imm Ext}_{31:0}$	Typ
000	$20 \times \text{instr}[31], \text{instr}[31:20]$	I
001	$20 \times \text{instr}[31], \text{instr}[31:25], \text{instr}[11:7]$	S
010	$19 \times \text{instr}[31], \text{instr}[31], \text{instr}[7], \text{instr}[30:25], \text{instr}[11:8], 0$	B
011	$12 \times \text{instr}[31], \text{instr}[19:12], \text{instr}[20], \text{instr}[30:21], 0$	J
100	$\text{instr}[31:12], 12 \times 0$	U

Um 1 bit erweitern für U-Typ bewirkt $\text{imm} \ll 12$