

a)




Abbildung 2: Multicycle RISC-V

a)

Zustand	Pfad	Zeit
S0: Fetch:	PC $\rightarrow$ Adr-Mux $\rightarrow$ Instr/Data Memory $\rightarrow$ Instr	$40 + 35 + 250 + 50 = 375ps$
S0: Fetch:	PC $\rightarrow$ ALUSrcA-Mux $\rightarrow$ ALU $\rightarrow$ ResultSrc-Mux $\rightarrow$ PC	$40 + 35 + 220 + 35 + 50 = 380ps$
S1: Decode:	OldPC $\rightarrow$ ALUSrcA-Mux $\rightarrow$ ALU $\rightarrow$ ALUOut	$40 + 35 + 220 + 50 = 345ps$
S1/S2/S8:	Instr $\rightarrow$ Extend $\rightarrow$ ALUSrcB-Mux $\rightarrow$ ALU $\rightarrow$ ALUOut	$40 + 45 + 35 + 220 + 50 = 390ps$
S2: MemAdr:	A $\rightarrow$ ALUSrcA-Mux $\rightarrow$ ALU $\rightarrow$ ALUOut	$40 + 35 + 220 + 50 = 345ps$
S3: MemRead:	ALUOut $\rightarrow$ Adr-Mux $\rightarrow$ Memory $\rightarrow$ Data	$40 + 35 + 250 + 50 = 375ps$
S4: MemWB:	Data $\rightarrow$ ResultSrc-Mux $\rightarrow$ Register File setup	$40 + 35 + 40 = 115ps$
S5: MemWrite:	ALUOut $\rightarrow$ AdrSrc-Mux $\rightarrow$ Memory setup	$40 + 35 + 50 = 125ps$
S6: ExecuteR:	A/WriteData $\rightarrow$ ALUSrcA/B $\rightarrow$ Mux $\rightarrow$ ALU $\rightarrow$ ALUOut	$40 + 35 + 220 + 50 = 345ps$
S7: ALUWB:	ALUOut $\rightarrow$ ResultSrc-Mux $\rightarrow$ Register File setup	$40 + 35 + 40 = 115ps$

kritischer Pfad, $t_{clk,ms} = 390ps$

b)

$$t_{alu_0} = 220ps \rightarrow t_{alu_1} = 300ps$$

$$\text{kritischer Pfad: } 40 + 45 + 35 + 300 + 50 = 470ps$$

Setzt man in jedem Pfad die neue ALU-Zeit ein sieht man, dass der kritische Pfad sich nicht ändert.

c)

Kritischer Pfad des Single-Cycle-Prozessors ist die lw-Instruktion.

Pfad: PC $\rightarrow$ Instruction Memory $\rightarrow$ Register File $\rightarrow$ ALU $\rightarrow$ Data Memory $\rightarrow$ ResultSrc-Mux $\rightarrow$ Register File

$$\Rightarrow t_{clk,ss} = 40 + 250 + 120 + 35 + 220 + 250 + 35 + 40 = 990 \text{ ns}$$

max. Taktfrequenz:

- Single-Cycle: $f_{max,ss} = \frac{1}{t_{clk,ss}} = 1,01 \text{ GHz}$

- Multi-Cycle: $f_{max,ms} = \frac{1}{t_{clk,ms}} = 2,56 \text{ GHz}$

Der Multi-Cycle-Prozessor hat zwar die höhere Taktfrequenz, ist aber langsamer, weil Instruktionen in Teilschritte aufgeteilt werden.

lw-Instruktion braucht mehrere Zustände: Fetch $\rightarrow$ Decode $\rightarrow$ MemAdr $\rightarrow$ MemRead $\rightarrow$ MemWB

$$\rightarrow t = 5 \cdot 390 \text{ ns} = 1950 \text{ ns} > 990 \text{ ns}$$