Univ.-Prof. Dr. Daniel Große
DI Simon Reitinger & Katharina Ruep, M.Sc.

26. März 2026

Übung 3
zur Vorlesung Rechnerarchitektur

Abgabe bis **Donnerstag 16 April, 2026 10:15** via EPICS: `https://ep.ics.jku.at`.

Für VHDL Aufgaben stehen in Moodle Templates zur Verfügung. Diese enthalten die *entity* (Schnittstelle) der zu realisierenden Schaltung und eine dazu passende *testbench*. Die Templates sind mit der *architecture* der zu realisierenden Schaltung (und gegebenenfalls weiteren benötigten Komponenten) zu vervollständigen. Dabei dürfen ausschließlich strukturelle Beschreibungen und bitweise Operationen (`AND`, `OR`, `NOT`, ...) verwendet werden. Die resultierenden VHDL Dateien müssen vor der Abgabe in EP.ICS mit *ghdl* ausgeführt werden. Dateien, die nicht kompilieren, können nicht abgegeben werden.
Hinweis: Bitweise Operatoren (`AND`, `OR`, `XOR`, ...) können auf Signale mit beliebiger Breite angewendet werden. Mit dem Ausdruck `(7 downto 0 => k)` kann mehreren Einträgen eines Vectors der Wert des Signals `k` zugewiesen werden.

Aufgabe 1 – Addierer und Subtrahierer (8 Punkte)

Implementiere eine Komponente, die zwei 8-Bit Zahlen A und B im Zweierkomplement addieren und subtrahieren kann (vgl. Vorlesungsfolien). Dabei gibt ein Signal *sub* an, ob addiert oder subtrahiert werden soll.

	$A+B$	$A-B$
sub	0	1

Ein Überlauf soll nicht berücksichtigt werden und durch einen *overflow* Ausgang signalisiert werden.



Aufgabe 2 – Komparator (8 Punkte)

Entwirf einen Komparator, der zwei unsigned 8-Bit Zahlen A und B miteinander vergleicht. Verwende dabei nur eine Addierer-Instanz und möglichst wenige Logikgatter (nur Gatter mit maximal zwei Eingängen sind erlaubt). Die Funktionalität des Komparator ist wie folgt gegeben:

$$\text{comp}(A, B) = \begin{cases} 00 & \text{wenn } B == A, \\ 01 & \text{wenn } A < B, \\ 10 & \text{wenn } A > B \end{cases}$$

Zeichne den Schaltplan des Komparators und implementiere ihn in VHDL.

Aufgabe 3 – Conditional Sum Adder (8 Punkte)

Implementiere einen Conditional Sum Adder für 16-Bit Zahlen in VHDL und bestimme zusätzlich seine Kosten und seine Tiefe.
Vergleiche diese mit den Kosten und der Tiefe eines Ripple-Carry-Adders.



	Kosten	Tiefe
Full Adder	5	3
MUX (n-bit)	$3n + 1$	3

(Werte aus den Vorlesungsfolien.)