

Univ.-Prof. Dr. Daniel Große
DI Simon Reitinger & Katharina Ruep, M.Sc.

4. Juni 2026

Übung 7

zur Vorlesung Rechnerarchitektur

Abgabe bis **Freitag 12 Juni, 2026 10:15** via EPICS: <https://ep.ics.jku.at>.

Triff für den RISC-V Prozessor in Abbildung 2 mit fünfstufiger Pipeline folgende Annahmen:

- Die Jump Instruktionen werden in der Stufe *execute* ausgeführt.
- Ein Branch wird in der Stufe *execute* ausgeführt.
- Geschriebene Werte sind erst verfügbar, nachdem die Stufe *write back* abgeschlossen ist.
- Der Prozessor hat keine Mechanismen um Pipeline-Konflikte zu vermeiden.

Aufgabe 1 – Datenabhängigkeiten und Pipeline-Konflikte (5+5+3+2 Punkte)

Betrachte das folgende RISC-V Programm (siehe Abbildung 1) und nimm an, dass es auf einem RISC-V Prozessor mit Pipelining (siehe Abbildung 2) ausgeführt werden soll.

- Gib alle Datenabhängigkeiten zwischen den Befehlen des Programms an (RAW, WAR und WAW).
- Finde alle auftretenden Pipeline-Konflikte (Daten- und Steuer-Konflikte). Gib jeweils die involvierten Befehle an und erkläre warum es zu einem Konflikt kommt.
- Behebe alle Pipeline-Konflikte durch Einfügen der minimalen Anzahl an NOP-Befehlen.
- Minimiere die Anzahl der NOP-Befehle durch Umordnen der Befehle (ohne die Semantik des Programms zu verändern).

Hinweis: Verwende zum Kontrollieren von c/d den Prozessor ICS-NEX-RV32I-PL¹. *Hinweis:* Es kann davon ausgegangen werden, dass der Rest des Instruktionsspeichers mit NOP-Befehlen befüllt ist.

¹https://sonic-rv.ics.jku.at/example/ics-nex-rv32i-pl/all_instructions

```

        .globl main
        .data
        nums: .word 30
        .text
main:
i1      addi t1, zero, 12
i2      la t0, nums
i3      lw t0, 0(t0)
i4      sub t2, t0, t1
i5      blt t1, t2, end
i6      and t2, t2, t1
        end:
i7      add t2, t2, t1
i8      addi t3, zero, 10

```

Abbildung 1: RISC-V Programm mit Pipeline Konflikten

Aufgabe 2 – Pipelining Speedup

(6+3 Punkte)

Nimm an, dass die Komponenten des RISC-V Prozessors die in Tabelle 1 angegebenen Verzögerungen haben (eine Verzögerung gilt zwischen jedem Eingang und Ausgang der Komponente). Für nicht gelistete Komponenten soll eine Verzögerung von 0 ps angenommen werden.

- a) Zeichne die *kritischen Pfade* aller Pipelining-Stufen im Datenpfad des RISC-V Prozessors in Abbildung 2 ein und bestimme deren Länge (in ps). Berechne dann die Periode und Frequenz vom minimal-möglichen Taktzyklus.

Hinweis: Der Pfad vom ALU Ausgangs ZeroE über AND und OR bis zur selection von PCF' wird in dieser Aufgabe zum Kontrollpfad gezählt und soll nicht betrachtet werden.

- b) Bestimme die minimale Länge des Taktzyklus für den Single-Cycle RISC-V Prozessor (Abbildung 3). Welcher Speed-up kann für den Pipelined Prozessor im Vergleich zum Single-Cycle Prozessor theoretisch erreicht werden? Warum ist dieser Speed-up nicht gleich der Anzahl der Pipeline-Stufen?

Tabelle 1: Verzögerungen der Prozessorkomponenten

Komponente	Parameter	Delay [ps]
Register: Clock-to-Q	t_{pcq}	30
Register: Setup	t_{setup}	50
Multiplexer	t_{mux}	35
ALU	t_{ALU}	200
Addierer	t_{adder}	120
Extend Einheit	t_{ext}	45
Memory: Lesen	$t_{mem-read}$	220
Memory: Setup	$t_{mem-setup}$	50
Register File Lesen	$t_{RF-Read}$	120
Register File Setup	$t_{RF-Setup}$	60

Aufgabe 3 – Prozessor mit Hazard Unit (Bonus)

(4 Punkte)

Das Programm aus Abbildung 1 läuft ohne Veränderung auf dem Prozessor ICS-NEX-RV32I-PLH² in SonicRV, da der Prozessor eine Hazard Unit implementiert. Die Hazard Unit erkennt Konflikte und löst sie automatisch, indem sie die Ausführung verzögert (Stalling), falsch geladene Befehle entfernt (Flushing) oder Werte verwendet, bevor sie im Registerfile geschrieben werden (Forwarding). Führe das Programm auf dem Prozessor ICS-NEX-RV32I-PLH aus finde jeweils ein konkretes Beispiel für einen

- a) Stall
- b) Flush
- c) Forward

Erkläre die Situation für jedes Beispiel und nenne die beteiligten Instruktionen. Beschreibe anschließend, wie der Prozessor den Konflikt behebt.

²https://sonic-rv.ics.jku.at/example/ics-nex-rv32i-plh/all_instructions



Abbildung 2: RISC-V Prozessor mit fünfstufiger Pipeline




Abbildung 3: Single-Cycle RISC-V Prozessor