

RECHNERARCHITEKTUR



Daniel Große

Simon Reitinger, Katharina Ruep


Institute for Complex Systems (ICS)

daniel.grosse@jku.at

simon.reitinger@jku.at, katharina.ruep@jku.at



ÜBUNGSSTUNDE 8



Daniel Große

Simon Reitering, Katharina Ruep


Institute for Complex Systems (ICS)

daniel.grosse@jku.at

simon.reitering@jku.at, katharina.ruep@jku.at

AGENDA

- Leistungsbewertung für Pipelined RISC-V
- Caches
 - Schreibzugriffe auf Cache
 - Assoziativer Cache
- Übungszettel 8
- Ziel: Leistungsbewertung der Prozessor Architekturen und Funktionsweise von Caches



Leistungsbewertung Pipelined RISC-V

- Berechne die **CPI** für einen RISC-V Prozessor mit **5** Pipeline Stufen einer Taktung von **2 GHz** und **1000 Befehlen** mit folgendem **Instruktionsmix** (Branches werden **jedes zweite mal** genommen)

Instruktionsmix	
lw	25%
sw	10%
ALU	45%
beq	20% (execute)

Direct Mapped Cache Schreibzugriff

- Write Through

Miss	Mem	✓
	Cache	X
Hit	Mem	✓
	Cache	✓

		lw	lw	sw	sw	lw
	A	0	1	1	2	3
Cache	0					
	1					
Mem						

Direct Mapped Cache Schreibzugriff

- Write Back

Miss	Mem	✓
	Cache	X
Hit	Mem	...
	Cache	✓

... erst wenn Wert aus
Cache verdrängt

		lw	lw	sw	sw	lw
	A	0	1	1	2	3
Cache	0					
	1					
Mem						

Assoziativer Cache

FIFO – First in, first out

- Befülle folgenden Cache mit **FIFO** Strategie
- Gib die **Trefferquote** an

t	0	1	2	3	4	5	6	7	8	9
A	4	7	2	7	A	4	F	B	4	F
0										
1										
2										
3										
Hit										

Trefferquote:

Assoziativer Cache

LRU – Least recently used

- Befülle folgenden Cache mit **LRU** Strategie
- Gib die **Trefferquote** an

t	0	1	2	3	4	5	6	7	8	9
A	4	7	2	7	A	4	F	B	4	F
0										
1										
2										
3										
Hit										

Trefferquote:

Caches – Direct-Mapped-Cache

- Berechne die Anzahl der benötigten Speicherbits für einen Direct-Mapped-Cache (**write-back**) mit **32 KiBit Kapazität** und **32 Bit Wörter** mit **Byte-Adressierung**

ÜBUNGSZETTEL 8

- Wie immer zu finden in [Moodle](#)

