


Simon Grundner
Institute for Integrated
Circuits

@ k12136610@students.jku.at
🌐 <https://jku.at/iic>

Aufgabe 2

25. Oktober 2025

Single-Ended OPV



UE - Technische Elektronik

SoSe24



Schlagwörter MOSFETs, Differenzenverstärker, CMRR, OSIC-Tools

JOHANNES KEPLER
UNIVERSITÄT LINZ
Altenberger Straße 69
4040 Linz, Austria
jku.at

Inhaltsverzeichnis

1. Single-Ended OPV	3
1.1 Schaltung	3
1.2 Simulation ohne W/L Anpassung	4
1.2.1 DC Sweep	4
1.2.2 AC Analyse	5
1.3 Simulation mit W/L Anpassung	6
1.3.1 Optimierung 1: Gatelängen der Ausgangsstufe erhöhen	7
1.3.2 Optimierung 2: Differenzeneingangsstufe anpassen	7
1.3.3 DC Sweep	8
1.3.4 AC Analyse	8

1. Single-Ended OPV

Aufgabe: Single-Ended OPV

Zu Analysieren ist ein Single-Ended OPV, welcher aus einem Differenzverstärker und einer Ausgangsstufe besteht. Analysen beinhalten DC Sweeps, AC Analyses und Berechnungen zur Gleichtaktunterdrückung. Die W/L Verhältnisse der MOSFETs sind so zu wählen, dass eine große Verstärkung und großes CMRR erreicht wird.

1.1 Schaltung




Abbildung 1: Single-Ended OPV Schaltung

1.2 Simulation ohne W/L Anpassung

Zunächst wurde die Schaltung mit den Standard W/L Verhältnissen simuliert, um Vergleichswerte zu erhalten.

■ $W/L = 20/0.15 \frac{\text{nm}}{\text{nm}}$

1.2.1 DC Sweep

```

1 dc VID 0 -0.2 -1m
2 let A0 = deriv(-OUTA)
3 let Agl = outcm/cm
4 let cmrr = 20*log10(A0/Agl)
5
6 plot outcm cm
7 plot BIAS
8 plot OUTA in
9 plot A0 Agl
10 plot cmrr
11
12 meas DC A0max max A0
13 meas DC Aglmax max Agl

```

Ein- und Ausgangsverhältnisse

Für den Differenzeingang wurde V_{ID} von -200 mV bis 0 mV Simuliert. Für die Gleichtakteingang wurde $V_{CM} = 900 \text{ mV}$ fest eingestellt. In Abbildung 2 ist das Ergebnis des DC Sweeps für den Gegentakteingang zu sehen und in Abbildung 3 das Ergebnis für den Gleichtakteingang. Die Labels sind im Schaltplan in Abbildung 1 zu finden.

Hier ist zu erkennen, dass der Gegentakteingang für kleine Signale bereits standardmäßig um einen höheren Faktor verstärkt wird als der Gleichtakteingang. Ab etwa -100 mV Befindet sich der Ausgang bereits in sättigung.




Abbildung 2: DC Sweep Differenzeingang




Abbildung 3: DC Sweep Gleichtakt

Gleichtakt- und Gegentaktverstärkung

In Abbildung 4 sind die Verstärkungen für Gleich- und Gegentakt dargestellt. In Abbildung 5 ist das daraus resultierende Gleichtaktunterdrückungsverhältnis (CMRR) in dezibel angegeben.




Abbildung 4: Gleich- und Gegentaktverstärkung




Abbildung 5: CMRR

Die Verstärkung ist aufgrund der invertierenden PMOS Eingangstufe nahe Null maximal. Je höher die Eingangsspannung, desto kleiner wird die Gegentaktverstärkung, bis sie schließlich die Gleichtaktverstärkung unterschreitet. In Abbildung 5 ist zu erkennen, dass dann das CMRR negativ wird.

Tabelle 1: Maximal Verstärkungswerte ohne W/L Anpassung

Gegentaktverstärkung A_0	Gleichtaktverstärkung A_{CM}
20.1	1.1

1.2.2 AC Analyse

Ähnlich wie bei der DC Analyse werden hier die gleichen Parameter untersucht.

```

1 ac dec 100 10 10Meg
2 let A0 = -OUTA/in
3 let Agl = outcm/cm
4
5 plot outcm cm
6 plot OUTA in
7 plot A0
8 plot Agl
9
10 let cmrr = A0/Agl
11 plot cmrr

```

Ein- und Ausgangsverhältnisse




Abbildung 6: AC Analyse Differenzeingang




Abbildung 7: AC Analyse Gleichtakt

Gleichtakt- und Gegentaktverstärkung




Abbildung 8: A_0 Abbildung 9: A_{gl} 

Abbildung 10: CMRR

1.3 Simulation mit W/L Anpassung

Ziel ist es die Verstärkung $A_0 = -g_m \cdot R_{out}$ zu erhöhen, indem R_{out} und g_m maximiert werden.

Um g_m und R_0 zu erhöhen werden folgende zusammenhänge berücksichtigt:

- $g_m = \frac{I_D}{nU_T}$ im schwachen Inversionsbereich
- $g_m = \frac{I_D}{U_{gs} - U_{th}}$ im starken Inversionsbereich
- $g_m \propto \frac{W}{L}$
- $R_{out} \propto L$

Die Anhaltspunkte sind nun W/L und L zu erhöhen. Um den Strom I_D zu erhöhen, kann die Biasspannung näher an V_{DD} gelegt werden.

Ziel ist es auch die Gleichtaktverstärkung zu verringern. Dazu soll bei $V_{ID} = 0$ und $V_{INCM} = 0.9V$ die Gleichtaktspannung am Ausgang dem Designziel $V_{OUTCM} = 0.9$ Entsprechen.

1.3.1 Optimierung 1: Gatelängen der Ausgangsstufe erhöhen

Um den Ausgangswiderstand zu erhöhen, wurden die Gatelängen der Transistoren M6-M9 Verdoppelt. Das W/L Verhältnis bleibt dabei unverändert. Hier lassen sich bereits Verbesserungen der Differenzenverstärkung erkennen bei einer unveränderten Gleichtaktspannung. Demzufolge trotzdem ein verbessertes CMRR.



Abbildung 11: A_0 

Abbildung 12: CM Ein und Ausgang




Abbildung 13: CMRR

Das Ziel von $V_{OUTCM} = 0.9V$ wurde jedoch noch nicht erreicht.

1.3.2 Optimierung 2: Differenzeingangsstufe anpassen

An der Eingangsstufe wurde der Querstrom erhöht, indem die Gatelängen der Transistoren die den Stromspiegel Ausmachen erhöht wurden. Durch den erhöhten Querstrom wurde auch W für ein höheres g_m angepasst.

- PMOST M5: $W/L = 40/0.15$
- NMOST M3, M4: $W/L = 40/0.16$

Auch das W/L Verhältnis der Eingangstransistoren wurde erhöht:

- PMOST M1, M2: $W/L = 40/0.2$

1.3.3 DC Sweep

OUTCM konnte durch die Anpassungen auf 0.892 V gebracht werden, wie in Abbildung 14 zu sehen ist und auch in der Simulation ausgegeben wird. Auch die Ausgangsverstärkung wurde durch die Anpassung der Eingangsstufe stark erhöht.




Abbildung 14:




Abbildung 15:

1.3.4 AC Analyse

Im Frequenzgang ist nochmal die Erhöhung der Verstärkung und ein hohes CMRR zu erkennen. Jedoch ist aufgrund der größeren Gate-Weiten und -Längen die Kapazität gestiegen, welche die Bandbreite einschränkt. Bereits im Kilohertz-Bereich fängt die Verstärkung an stark abzufallen.

