




圖例 Legend

- 32-bit 数据通路
- 控制信号 (1~5 bit)
- 地址 / 寄存器号
- 功能部件
- 多路选择器 (MUX)
- 组合逻辑

多路选择器详情

```
MUX_A (alu_a_sel): 0 = RF.rD1 (rs1值)
1 = PC (仅 AUIPC)

MUX_B (alu_b_sel): 0 = RF.rD2 (rs2值)
1 = SEXT.ext (立即数)

MUX_WD (wd_sel[1:0]): 00 = ALU.C (R/I型结果)
01 = DMem.rdata (load数据)
10 = NPC.pc4 (JAL/JALR返回地址)
11 = SEXT.ext (LUI高位立即数)
```

主数据循环

10个控制信号一览

操作选择信号:

```
npc_op NPC操作: 0=PC+4 (顺序) / 1=ALU_C (3ALU跳转)
rf_we 寄存器写使能: 0/1
sext_op 立即数扩展格式: IMM_0 / IMM_1 / IMM_2 / IMM_3
alu_op ALU运算选择: ADD SUB AND OR XOR SLL SRL SRA SLT SLTU MJL ...
branch 分支条件: NONE / BEQ / BNE / BLT / BGE / BLTU / BGEU
dram_we 数据存储器写使能: 0/1
mul_div 乘除法使能: 0/1
```

多路选择信号:

```
wd_sel 写回数据源: 00=ALU.C / 01=DMem / 10=PC+4 / 11=SEXT
alu_a_sel ALU.A: 0=rS1 / 1=PC
alu_b_sel ALU.B: 0=rS2 / 1=imm
```