51aeff7938ced1691nxz2tW-GVtRxI68V_KeWOKkmvHTPxlg3A~~

杨强华

求职意向：

电话：（+86）18665937875　　邮箱：yangqianghuayiyi@163.com

学历：硕士研究生　　籍贯：湖南娄底



教育背景

2013.09-2016.07　**电子科技大学（985）　通信与信息工程学院　硕士学位**

- 主修课程：ASIC 设计、宽带无线通信技术、图论，矩阵理论、无线自组织网络，信号处理，信号检测，CMOS 超大规模集成电路设计，数字图像处理，模式识别与机器学习，DSP。
- 研究方向：通信专用集成电路/无线通信系统　　导师：李广军教授

2009.09-2013.07　**电子科技大学（985）　通信与信息工程学院　本科学位**

- 主修课程：数字电路，模拟电路，通信原理，移动通信，信号与系统，微机原理与嵌入式系统设计，计算机通信网，数字信号处理，数字逻辑设计等。

工作经历

一，深圳市塞防科技有限公司（2024.8~2025.1）　高级 FPGA 工程师

项目名称：无人机侦测平台 tracer 产品开发（多类型侦测）

项目介绍：无人机侦测产品线架构使用的是 ad9361+MPSOC（5EV）的架构，2 发 2 收，软件控制 SPI 配置信息，来控制 9361 的接收频带范围（4 个中心频点），9361 接收的信号进过解调模块之后得到原始的 adc 信号，然后，再在 FPGA 上进行 URAM 缓存，同时，与 ZC 序列、广播前导码序列进行相关运算，在相关的峰值达到要求之后，就开始向 DDR 的共享内存段，写入一段数据，之后给 PC 一个中断，然后 SOC 中进行信号的解调。然后输出解调的结果。同时也会将原始数据写入一段共享的 DDR，使用 SOC 传给 DGX 平台进行解调，获取到相关的结果之后就上报到终端，表示侦测到相关的无人机类型。

本人主要负责的内容是：9361 到 FPGA 的接口解调模块，FPGA 的 ZC 序列相关运算模块，数据发送到 DDR 的打包模块。

主要的工作内容：

1，参考 ADI 官网的 9361 到 FPGA 的接口模块。

2，ZC 序列相关运算的 matlab 仿真

3，前导码序列相关运算的 matlab 仿真

4，ZC 序列相关运算的 FPGA 实现

5，前导码序列相关运算的 FPGA 实现

6，SPI 接口配置 9361 接口的 FPGA 实现

项目名称：无人机打击产品（反制枪）开发（侦测+识别+定位+干扰）

项目介绍：无人机侦测产品线架构使用的是 ad9361+MPSOC（5EV）的架构，2 发 2 收，软件控制 SPI 配置信息，来控制 9361 的接收频带范围（4 个中心频点），9361 接收的信号进过解调模块之后得到原始的 adc 信号，然后，再在 FPGA 上进行 URAM 缓存，以及同步进行定位计算（功率和相位），同时，ZC 序列、广播前导码序列进行相关运算，在相关的峰值达到要求之后，就开始向 DDR 的共享内存段，写入一段数据，之后给 PC 一个中断，然后 SOC 中进行信号的解调。然后输出解调的结果。这就完成了侦测+识别+定位。

干扰：干扰的完成，需要有干扰策略，根据干扰策略，再根据侦测的频段，发射对应频段的干扰信号，同时反制枪发射天线需要在发射方向上对准侦测到的信号源。干扰信号的发送：根据干扰策略，生成一段随机的频率伪随机信号，在 FPGA 经过 1024（2048）点 IFFT，然后经数据通过 9361 和 FPGA 的接口发送出去，这就是干扰信号的产生。

本人主要负责的内容是：频域伪随机信号的生成，IFFT 计算，然后经过 9361 与 FPGA 的发送接口。

主要工作内容：

1，根据干扰策略生成对应频段的伪随机信号，matlab 仿真。

2，使用 matlab 的 ifft 函数计算生成的伪随机信号，

3，FPGA 实现干扰信号的产生。

二，深圳市雷赛智能控制股份有限公司（2020.4~2024.8）　高级 FPGA 工程师

项目名称：雷赛 L9 伺服系统从机平台开发。

项目介绍：雷赛 L9 伺服从机平台开发，支持多编码器，速度环、电流环等更短的周期的实现，配置了 22KLUT 的 FPGA；使用的是瑞萨 T2L 系列 MCU，自带 ethercat 通信模块。

本人主要负责的是：1，MCU 与 FPGA 之间的通信接口设计与实现；2，伺服系统的位置比较功能的 FPGA 实现。

主要完成以下工作：

1、完成了第一版本的并口通信，实现 MCU 与 FPGA 之间的通信。

2、MCU 与 FPGA 之间实现 XSPI 接口方案可行性评审。

3、MCU 与 FPGA 之间实现高速串行通信方案（差分信号，FPGA 实现 clock data recovery CDR 过程）可行性评审。

4、伺服系统位置比较功能设计方案可行性评审。

5、MCU 与 FPGA 之间通信使用 xspi 接口方案，hyperbus 总线协议的简化版本的 FPGA 实现，验证，老化测试，EMC 测试等。

6、伺服系统位置比较功能模块的实现。

项目名称：伺服系统中的多编码器通信协议的 FPGA 实现。

项目介绍：多摩川编码器、nikon 编码器、biss-c 编码器、ABZ 编码器、正余弦编码器、龙门通信等，用于伺服系统控制板卡与编码器位置反馈之间的通信。选型紫光的 logos 系列 PGL22 FPGA。

本人主要负责的是：主要负责公司伺服与编码器之间的通信接口的 FPGA 实现。

主要完成以下工作：

1、需求分析：1，一线同事反馈对不同编码器的同时支持需求。2，FPGA 的实现的通信协议越多，降低产品线数量，覆盖的客户群体越多。

2、竞品分析：主要分析了汇川 680 伺服系统、松下 A6 伺服系统各自支持的多种编码器，都有各自应用领域的优势，需要确定的是多编码器协议支持是趋势。

3、各种编码器协议的 FPGA 实现，仿真，验证，测试，产品化技术支持。

项目名称： EtherCAT 协议的 FPGA 实现。

项目介绍： 基于紫光的 logos 系列 PGL22 FPGA 做 EtherCAT 通信协议的 FPGA 实现。

本人主要负责的是：主要负责整个协议的竞品分析、方案设计、仿真验证，白盒测试方案、竞品的性能对比测试以及产品化工作。

主要完成以下工作：

1、需求分析：缺少芯片、或者芯片价格过高的时候，支持 ethercat 协议的 MCU 芯片价格高昂，FPGA 实现方案，灵活，节省成本，作为可替代方案。

2、竞品分析：主要分析了 beckhoff 的 asic 方案、瑞萨的 MCU 方案，以及 beckhoff 的 FPGA 实现方案，最后发现自研 FPGA 方案作为替代方案，可以为公司节省成本，产品方案设计更加灵活。

3、协议的了解，matlab 算法模型开发。

4、详细的 RTL 实现方案设计，模块划分，各个子模块的编码，仿真验证。

5、整个方案的白盒测试。

6、与竞品 beckhoff 的 FPGA 方案的性能对比：自研方案所需的逻辑资源，14K LUT，RAM 4K，竞品方案 altera 实现方案：25KLUT，RAM16K。速率都是使用 100M ethernet 网口；自研方案实现的功能减少，竞品方案是协议的完整实现。

项目名称： MPSOC 异构平台 10GEthernet SFP+接口开发。

项目介绍： 基于 Xilinx 的 MPSOC 平台，搭建一个数据吞吐率在 10Gbps 的以太网模块，PC 端使用的是 10GE 网卡，使用的是 SFP+物理层接口，基于 XCZU3EG 的芯片开发出 ZYNQ 到 PC 端的 10G 数据传输链路。

本人主要负责的是：主要负责 FPGA 端的工程开发，从立项需求到下板验证的工作，最后达到的结果是在 PC 端正常情况下达到 2.8Gbps 的速率，配置成全部处理 SFP+接口的时候可以达到 9.8Gbps 的速率。

项目名称： MPSOC 异构平台 MIPI 摄像头接入系统。

项目介绍： 基于 Xilinx 的 MPSOC 平台，搭建一个从 IMX334 摄像头到 mipi 接入，在从 PL 到 PS 端，从 DP 接口到 4K 显示器的硬件平台。基于 XCZU5EV 的芯片开发的开发板的 FPGA 工程建立，以及使用这个工程完成调试和验证。

本人主要负责的是：1，主要负责 FPGA 端的工程开发，从立项需求到下板验证的工作，最后达到的结果是在显示器端可以看到正常的 4K 实时拍摄的视频,2，因为摄像头原始的视频与人眼看奥的有差距，所以需要做 3A 算法以适应人眼的习惯。在完成 1 的基础上重新开发出自动白平衡、自动曝光、自动聚焦的算法，并且嵌入进 FPGA 工程 中，最后达到的效果是在显示器看到人眼正常看到的流畅拍摄的视频。

项目名称： 基于 Artix7 系列 FPGA 芯片的接口开发。
项目介绍： 基于 Xilinx 的 Artix7 系列 FPGA 芯片，做接口开发：1，千兆网口；2,PCIE 接口；3，SFP 接口；4，HDMI 接口；5；DDR4 axi 接口。
本人主要负责的是：1，主要负责 FPGA 端的工程开发，从立项需求到下板验证的工作，最后达到的完成接口使用具体传输的数据都是 PC 端通过 HDMI 传输过来的视频，视频数据实时处理，再显示，只是实现的方式是通过网口，PCIE，HDMI，SFP 等个接口。

项目名称： 基于 ZYNQ7000 系列芯片的 ADC 数据采集系统开发。
项目介绍： 基于 Xilinx 的 YNQ7000 系列芯片，ADC 采集数据，通过 FPGA 初步捕获，然后通过 PS 端的网口传输到另一个 ARM 平台进行处理。
本人主要负责的是：1，建立 FPGA 工程，完成接入 ADC 数据捕获模块，ADC 数据开关模块，ADC 数据传输进 PS 端 DDR 的模块，最后在 PS 端完成对 ADC 数据的处理。

三，深圳市太赫兹科学技术创新研究院（2016.7~2020.7） 信号处理算法工程

项目名称：高速通信解调器——方案选择、指标设计、整体架构确定。
项目介绍：2Gbps 高速通信解调原型样机的研制，主要用于 0.14THz 波段通信的验证。
本人主要负责的是：方案选择、指标设计、整体架构确定。
主要工作内容：
1，**方案选择：**选择低中频数字并行解调结构。
1、**确定高速通信解调器的指标：**码率 2Gbps，调制方式 16QAM，符号率 500Msps，ADC 采样率 2Gsps，并行路数 32，单路速率 62.5MHz。
2、**确定整体并行解调架构：**基于 APRX 并行架构，整个接收机由下变频器、高速 ADC，数字正交下变频、DFT、频域匹配滤波以及定时校正、IDFT、定时相位误差估计以及定时频偏检测、并行自适应均衡、并行载波同步等模块组成。

项目名称：高速通信解调器——免混频下变频器算法的 MATLAB 仿真与 FPGA 实现。

项目介绍：2Gbps 高速通信解调原型样机，主要工作过程为：利用下变频器讲射频信号变到低中频，再利用高速 ADC 直接中频采样，采样后数据进入 FPGA 进行串并转换后，直接存入并行 FIFO 中，后续解调器操作以固定频率的门控时钟从 FIFO 中读取数据进行数字正交下变频，以及 DFT 变换，然后进行频域匹配滤波，定时相位误差校正，最后经定时同步、均衡、和载波同步后判决输出。在发送端需要加上去相位模糊的差分编码。

本人主要负责的是：免混频下变频器的算法设计，MATLAB 仿真验证，以及 FPGA 实现。

主要工作内容：

1，**免混频下变频的算法设计：**通过带通采样定理，确定采样率是符号速率的 4 倍，中频载波频率刚好与符号率相等，这样采样之后的数据就是 I 路和 Q 路交替的基带信号，不需要进行数字正交下变频，然后进行奇偶分录抽取、插零、部分取反、可以得到 I/Q 数据对齐的基带信号。

2，**FPGA 的实现过程：**

一，高速数据接口：ADC 采样数据是输出的 4 路 10bit 的数据，进入 FPGA 的 ISERDES 接口，进行串并转换 1:8，这样就是 32 路 62.5MHz 的数据，32 路数据存入 32 个并行的 FIFO 中；

二，下变频器的实现：然后从 FIFO 中取出 32 路数据，全部进行一次缓存，在经过每四个数据的保持、取反、取反，保持操作，这样就可以得到 64 路 IQ 基带信号数据，每次更新 32 路，方便后面的频率匹配滤波，使用重叠保留法。

项目名称：高速通信解调器——频域匹配滤波算法的 MATLAB 仿真与 FPGA 实现。

项目介绍：2Gbps 高速通信解调原型样机，主要工作过程为：利用下变频器讲射频信号变到低中频，再利用高速 ADC 直接中频采样，采样后数据进入 FPGA 进行串并转换后，直接存入并行 FIFO 中，后续解调器操作以固定频率的门控时钟从 FIFO 中读取数据进行数字正交下变频，以及 DFT 变换，然后进行频域匹配滤波，定时相位误差校正，最后经定时同步、均衡、和载波同步后判决输出。在发送端需要加上去相位模糊的差分编码。

本人主要负责的是：频域匹配滤波器的算法设计，MATLAB 仿真验证，以及 FPGA 实现。

主要工作内容：

1，频域匹配滤波器的设计以及参数确定；

2，匹配滤波的 matlab 仿真过程（重叠保留法）；

3，匹配滤波的 MATLAB 仿真计算简化；

4，匹配滤波的 FPGA 实现；

项目名称：**高速通信解调器——高速并行定时同步算法的 MATLAB 仿真与 FPGA 实现。**

项目介绍：2Gbps 高速通信解调原型样机，主要工作过程为：利用下变频器讲射频信号变到低中频，再利用高速 ADC 直接中频采样，采样后数据进入 FPGA 进行串并转换后，直接存入并行 FIFO 中，后续解调器操作以固定频率的门控时钟从 FIFO 中读取数据进行数字正交下变频，以及 DFT 变换，然后进行频域匹配滤波，定时相位误差校正，最后经定时同步、均衡、和载波同步后判决输出。在发送端需要加上去相位模糊的差分编码。

本人主要负责的是：定时同步算法的并行实现，matlab 的仿真验证，以及 FPGA 实现

主要工作的内容：

1，定时同步算法研究与 matlab 仿真，

2，定时同步算法的并行结构设计。

3，定时同步算法的 FPGA 设计与实现。

项目名称：**高速通信解调器——高速并行均衡算法的 MATLAB 仿真与 FPGA 实现。**

项目介绍：2Gbps 高速通信解调原型样机，主要工作过程为：利用下变频器讲射频信号变到低中频，再利用高速 ADC 直接中频采样，采样后数据进入 FPGA 进行串并转换后，直接存入并行 FIFO 中，后续解调器操作以固定频率的门控时钟从 FIFO 中读取数据进行数字正交下变频，以及 DFT 变换，然后进行频域匹配滤波，定时相位误差校正，最后经定时同步、均衡、和载波同步后判决输出。在发送端需要加上去相位模糊的差分编码。

本人主要负责的是：高速并行均衡算法的 MATLAB 仿真与 FPGA 实现。

1，均衡算法的研究与 matlab 仿真。

2，自适应盲均衡算法的并行设计。

3，自适应盲均衡算法的 FPGA 实现。

项目名称：**高速通信解调器——高速并行载波同步算法的 MATLAB 仿真与 FPGA 实现。**

项目介绍：2Gbps 高速通信解调原型样机，主要工作过程为：利用下变频器讲射频信号变到低中频，再利用高速 ADC 直接中频采样，采样后数据进入 FPGA 进行串并转换后，直接存入并行 FIFO 中，后续解调器操作以固定频率的门控时钟从 FIFO 中读取数据进行数字正交下变频，以及 DFT 变换，然后进行频域匹配滤波，定时相位误差校正，最后经定时同步、均衡、和载波同步后判决输出。在发送端需要加上去相位模糊的差分编码。

本人主要负责的是：高速并行载波同步算法的 MATLAB 仿真与 FPGA 实现。

1，串行载波同步算法的分析与改进，

2，改进载波同步算法仿真

3，并行的载波同步算法的仿真

4，并行的载波同步算法的 FPGA 实现

项目名称：E-Band 微波通信设备研发

项目介绍：项目开发基于 E 波段(E-Band，71-76GHz/81-86GHz)的毫米波点到点传输设备，以支撑无线信息回传、点到点无线连接、专网高速传输等领域应用。项目开发的 E-Band 毫米波设备具备点到点无线传输功能，支持 10Gbps 级高速无线收发，并支持万兆以太网络高速信息连接。

本人主要负责的是：系统软件方案设计，部分驱动程序开发。

1，**撰写需求文档，功能指标的设定等**。

一起和团队的人讨论整体的设计方案，包括基带芯片的选型，处理器的选型，网口芯片选型，接口预留，嵌入式操作系统的选取，软件系统的初步架构，信号处理模块功能，需要支持的驱动，驱动程序移植等以及射频模块的设计。

2，撰写软件系统设计方案。

根据选取的博通的 BCM85110 的基带芯片和选取的 NXP 的 MCU 微控制器 K60 作为一个整体对外提供的接口函数。软件包括硬件驱动层、通讯层、应用抽象层、应用层和看门狗等部分。硬件驱动层是 NXP 提供的 SDK 包（SDK2.2.0 版本）；通讯层负责对外接口的驱动；应用抽象层负责实现硬件与应用的解耦；应用层包括业务应用和 API 函数，后者是 MaxLinear 提供的 API 函数（根据嵌入式平台做了裁剪和适配）；看门狗负责监测程序的正常运行。

3，**软件测试方案。**

测试的指标：发射的频率、带宽、功率，带内波动，接受的频率、带宽、功率、带内波动，传输距离，噪声系数，驻波，天线增益，传输性能等等测试设计方案的设计，传输场景搭建设计。

4，驱动程序开发。

驱动程序开发包括：UART 底层驱动、Flash 的驱动，USB 驱动等开发，使用了从 NXP 提供的 SDK 包（SDK2.2.0 版本），驱动移植，使用的开发工具是 IAR7.8 版本。

码长码率可变的 RS 码编码译码器设计与实现

项目名称：导弹通讯设备研发设计研发

项目介绍：主要研发指挥控制中心对于导弹的指令发射、导弹对指挥控制中心的指令反馈以及实时信息的传输，本项目中基带上数字信号处理模块的扰码、编码、交织、信道估计、解交织、译码、解扰，并且采用了 MIMO、OFDM 等复杂的信号处理算法。

本人主要负责的是：基带通信链路的编码译码的一部分工作，根据公司产品需求，分析和设计物理层信号处理算法，其中的 RS 编码译码的部分是属于内层编码。

主要工作内容：

1、查找相应的 RS 码的 FPGA 实现的资料，给出具体的算法分析报告，编写相关技术文档。

2、根据选择的算法进行 matlab 算法建模。

3、RTL 设计的子模块的划分，代码编写和 modelsim 仿真。

4、形成设计文档，对可变的码长码率进行接口说明。

5、负责 RS 码的编码译码算法选择，Verilog 代码编写和 modelsim 仿真，对于所消耗的资源和对应的吞吐率进行评估，码长码率可变的设计实现。

LDPC 编码译码模块的 FPGA 实现

项目名称：导弹通讯设备研发设计研发

项目介绍：主要研发指挥控制中心对于导弹的指令发射、导弹对指挥控制中心的指令反馈以及实时信息的传输，本项目中基带上数字信号处理模块的扰码、编码、交织、信道估计、解交织、译码、解扰都有，并且采用了 MIMO、OFDM 等比较先进的信号处理算法，尽可能的保证通信的可靠性和保密性。

本人主要负责的是：基带通信链路的编码译码的一部分工作，军用 LDPC 码是信道编码译码的部分，是外层编码。

主要工作内容：

1、根据军用 LDPC 的编码标准进行编码译码算法的 MATLAB 仿真，编写相关技术文档。

2、完成军用 LDPC 标准的编码译码各个子模块的划分和 modelsim 仿真。

3、在完整的基带连路上将相对应的编码译码模块分别替换掉进行单独的验证和测试。

4、负责 LDPC 各个子模块的划分和 modelsim 仿真，形成报告。完整的验证和测试报告，以及抓取的数据波形。

2014.7-2015.8 实习期　　华为成都研究所　　无线通信 FPGA 助理工

项目名称：华为 5G 高频基带 LDPC 编码译码

本项目是研究生实验室和华为成都研究生合作项目

项目介绍：下一代高频通信系统中的几个关键技术的开发工作，包括：下行预编码中的低延时矩阵求逆。高吞吐率的 LDPC 编译码开发，频域动态路由以及 IB 驱动的开发四个部分；本人负责的是高吞吐率编译码算法的开发及 FPGA 实现。对于信道编码译码、信道时延等方面提出了比较高的要求，要求信道译码器吞吐量达到 6Gbps 的速率。

主要工作内容：

1、在本项目中，本人是 LDPC 编码译码模块的负责人，和另外一个同学完成本模块的开发工作。本人独立完成了模块的开发进度设计，工作计划，并且参与了模块的开发和测试。

2、对比 Off-set Min-sum 译码算法，Normalized Min-Sum 算法，和积算法等等的性能，选取合适的算法。

3、形成完整的编码译码算法的设计和实现的报告。

4、在 Off-set Min-Sum 译码算法基础上进行改进，增加了原有的并行度，提高吞吐率。

负责 LDPC 编码译码算法设计，verilog 代码的编写分析，逻辑仿真，上板验证和测试。

实现了 1/2、3/4、5/6 等码率，码长 2304 的情况下 6Gbps 的吞吐率，Xilinx 公司 Virtex-7690t 的芯片资源占 40%。

学生活动

2013.09-2014.07　参加了电子科技大学校研究生会学术部的组织工作。

专业技能

- ALTERA，Xilinx FPGA 开发，熟悉 QuartursII，ISE，Modelsim，Questasim，Vivado 等工具及 Verilog，tcl 脚本语言，system verilog 等。
- 高级语言：C 语言，C++语言，汇编语言，MATLAB。
- Linux 平台相关工具：Shell 脚本，GCC，G++，VIM/GVIM。
- 电路设计：通信基带模块 FPGA 开发，通信算法 MATLAB 仿真。

其他及自我评价

- 有多年 FPGA 开发的工作经历，熟悉 Xilinx，altera 等公司的 FPGA 器件。
- 可以加班。