

多功能電子密碼鎖

Final Project Report for YZU 114-2 EEB318A "Digital System Design with Lab"

Name: 吳育愷

Student ID Number: 1120424

Abstract—This electronic document is a “live” template and already defines the components of your paper [title, text, heads, etc.] in its style sheet. ***CRITICAL: Do Not Use Symbols, Special Characters, Footnotes, or Math in Paper Title or Abstract.** (Abstract)

Keywords—component, formatting, style, styling, insert (key words)

I. INTRODUCTION (HEADING I)

利用 Verilog 於 Xilinx Artix-7 FPGA (Basys3) 開發板上建構一套完整的計算機系統，包含一個 RISC-V 處理器核心、指令與資料記憶體、以及周邊記憶體映射 I/O (Memory-Mapped I/O, MMIO) 控制器。系統透過執行編譯自 C 語言之軟體韌體程式，動態控制硬體周邊，實現具備高安全性與擴充性之多功能電子密碼鎖。規劃與實際完成之具體系統功能如下：

- 待機狀態（預設輸入）
- 密碼驗證成功 (PASS)
- 密碼驗證失敗 (Err)
- 硬體系統重製 (Reset)

II. RISC-V 核心

傳統的數位邏輯設計通常採用純 Verilog 撰寫有限狀態機 (Finite State Machine, FSM) 來實現電子密碼鎖。然而，純硬體 FSM 架構在面對現代數位系統時，存在硬體資源缺乏彈性、修訂與維護成本高昂、以及擴充功能受限等顯著劣勢。引入 RISC-V 微處理器核心作為控制中樞，具備以下不可替代之必要性：

- 控制與邏輯解耦（軟硬體協同）**：在純硬體 FSM 中，密碼的比對邏輯、防彈跳時序、控制狀態皆固化於 RTL 電路結構。一旦密碼長度、比對演算法或使用者互動流程需要更動，必須重新進行硬體合成 (Synthesis) 與布局佈線 (Implementation)，極其耗時。而在 RISC-V 系統中，硬體只負責提供最基礎的暫存器讀寫通道（即 MMIO 暫存器），而狀態管理、動態比對演算法則全由核心執行指令集（如利用 lw 指令載入開關狀態、sw 指令更新顯示模式、以及 beq / bne 指令進行邏輯分支判定）在軟體層面完成。修訂邏輯僅需重新編譯韌體程式（.mem 檔），無需變更硬體架構。
- 系統彈性與未來擴充性**：引入微處理器核心後，本系統可輕易透過軟體升級支援更複雜的功能，如動態密碼變更（將新密碼寫入 Data

Memory）、連續輸入錯誤鎖定（軟體計數器累加）、或是引入高級加密標準 (Advanced Encryption Standard, AES) 對密碼進行動態雜湊驗證。這些功能在軟體層面僅需增加數行指令，但在純硬體 FSM 中則需要大規模重構電路。

III. 系統架構

Top 頂層模組 (top.v)：負責整個系統的網表 (Netlist) 串接、時脈分配與重製訊號管理。它實例化了 RISC-V 核心、Block RAM 記憶體以及 MMIO 控制器，並將外部硬體接腳（如時脈 clk、指撥開關 sw、按鈕 btn、七段顯示器 an 與 seg）與內部對應訊號線進行實體綁定。RISC-V CPU 核心模組 (picorv32.v)：此核心為完全遵循 RISC-V RV32I 規範的微處理器。模組內部包含通用暫存器組 (Register File)、算術邏輯單元 (Arithmetic Logic Unit, ALU)、程式計數器 (PC) 控制單元及中央指令譯碼狀態機。它透過單週期或多週期時序執行從 ROM 讀入之指令。Basys3 周邊與顯示驅動模組：包含 16 個指撥開關、控制按鈕、以及底層之七段顯示器動態掃描多工器。

IV. I/O 配置

周邊硬體名稱	FPGA 腳位編號	I/O 標準 (IOSTANDARD)	資料方向 (Direction)	本專題具體電路用途與邏輯行為
clk	W5	LVCMOS33	Input	系統主時脈輸入，外部輸入頻率為 100 MHz。不明
btnU	T18	LVCMOS33	Input	硬體系統重製按鈕 (Up)，高有效，按下時強制復位核心。不明+1
btnC	U18	LVCMOS33	Input	密碼確認送出按鈕 (Center)，高有效，按下時發密碼比對。不明+1
sw[15:12]	R2, T1, U1, W2	LVCMOS33	Input	控制千位數顯示 (對應輸入密碼之第 4 位數)。不明+1
sw[11:8]	R3, T2, T3, V2	LVCMOS33	Input	控制百位數顯示 (對應輸入密碼之第 3 位數)。不明+1
sw[7:4]	W13, W14, V15	LVCMOS33	Input	控制十位數顯示 (對應輸入密碼之第 2 位數)。不明+1
sw[3:0]	W17, W16, V16	LVCMOS33	Input	控制個位數顯示 (對應輸入密碼之第 1 位數)。不明+1
led[0]	U16	LVCMOS33	Output	綠色 LED，高點亮，代表解鎖成功 (PASS 狀態)。
led[1]	E19	LVCMOS33	Output	紅色 LED，高點亮，受硬體除錯計數器控制進行錯誤閃爍。
an[3:0]	W4, U4, U4, U2	LVCMOS33	Output	七段顯示器之 4 位數碼輸出，低有效動態掃描驅動。不明+1
seg[7:0]	V7, U7, V5, U5	LVCMOS33	Output	七段顯示器之 LED 段控制訊號 (含小數點 DP)，低有效。不明+1

GitHub 連結

<https://github.com/s1120424/-/tree/main>

來源

<https://github.com/YosysHQ/picorv32>

V. AI 協作紀錄摘要

在本專題的開發過程中，合理且高效地利用了生成式人工智慧 (AI) 作為工程協作夥伴：

- Verilog 語法除錯輔助**：在編寫七段顯示器之 always @(*) 組合邏輯區塊時，出現了不小心的 Latch 推導錯誤（漏寫 default 條件導致合成出不必要的硬體鎖存器）。透過將 RTL 代碼片段輸入 AI，快速定位出未完全覆蓋的 case 分支並即時補正。

- **自主檢查與實機驗證：**所有由 AI 提供的結構建議與程式優化提示，皆經過本人嚴格的計算機組織學原理審查。所有代碼最終均在 Vivado 進行時序模擬，並確實下載至 Basys3 開發板進行真實的物理開關操作與實機測試，確保無任何盲目採信與幻覺代碼。
- **軟硬體整合驗證與報告撰寫**

VI.個人貢獻說明

本專題由本人獨立完成。在專題開發的各個生命週期階段，具體之工作量與技術實作貢獻如下：

- **軟體韌體與工具鏈建置**