Ejercicio 1:

Dados los siguientes bloques de memoria:

1) 8Kbyte

5) 16Knibble

- 2) 256 x 16bits
- 6) 32Mbyte

3) 2Kbits

(3) 2/2 bits

- 7) 16K x 32bits
- 4) 4K x 4bits
- 8) 1024Kbyte

B. Ordenar los bloques de forma ascendente según su cantidad de palabras. 8kby+e => 8kword x 1byte

A. Ordenar los bloques de forma descendente según su capacidad total

213 bytes de czrzcidzd

(3) 256 × 16 bits => 256 words × 2byte

256=23. 29 bytes de cepeci

2" bits = 286 yty

9 4 h x 4 bits 5 16 kn: bble 214 bits 214 nibble

(7) 16h x 325its

2116 yts Inibble = 4 bits IM = 220 225 bytes 216 bits = 213 bytes 32 = 25

6 32m Lyte

3 20 bytes

Ą							
1	2	3	4	5	۵	1	8
5	7	8	6	4	1	3	2

B centided de pendons: D2¹³ D2⁸ 32¹¹ D2¹² 52¹⁴

219 x 4 byt 4)

216 b ytes

١	4	2	3	4	5	6	7	0
	4	L	2	3	5	8	6	7

@ 225 (7)214 8 220

Ejercicio 2:

Cuantos "chip" de memoria RAM de 2K palabras x 8 bits se necesitan para implementar un banco de memoria de:

- A. 2K palabras de 16 bits?
- B. 4K palabras de 8 bits?
- C. 4K palabras de 16 bits?

C) 4 kw x 16 5; +s Se requieren 4 chips Des bloques con 2 chips

Eiercicio 3:


Construir un sistema de memoria RAM de 4K palabras de 16 bits mediante la utilización de "chips" de memoria de:

- A. 1K palabras de 16 bits.
- B. 4K palabras de 8 bits.
- C. 2K palabras de 8 bits.

2×4

DE El ancho de palabra coincide no her conexions en peralelo _ se regieren 4 chips en senie - los z bits mós significativos de las sinales de addres codifican le selección de un de codificador

(4) Mapa de memona




B) 4 kw x 8 bits

A) Zk palabras × 16 bits

Se régnéten 2 conectados en parlelo


Se regrieren 2 conectados en serie

4kw = 212 w 12 bits de coditicación de direccionis



end = 0111 1/111 1/10×7FF

1100 0000 0000 || 0×c00



Ejercicio 4:

Construir un sistema de memoria como el que se muestra en el mapa de memoria de la figura. Se dispone para su implementación con los siguientes "chip" de memoria: EPROM de 2K x 8 bits y RAM de 2K x 4 bits.

- A. Realizar una implementación que NO genere posiciones imagen en el espacio no implementado.
- B. Realizar una implementación en la cual se generen posiciones imagen del contenido de la EPROM y la RAM a lo largo de todo el espacio direccionable. Analizar: ¿cuántas veces se replica el contenido de la RAM? y ¿cuántas veces se replica el contenido de la EPROM?, ¿por qué?

BEI upacio in plementado espacio direccionable = 16 bits de direccionable = 16 bits de direccionable = 16 bits de 64h palabras

0000 0000 0000 0000	
	EPROM
	8K x 8bits
	OK Y ODIES
0001 1111 1111 1111	
0010 0000 0000 0000	
	RAM
	4K x 8 bits
0010 1111 1111 1111	
0011 0000 0000 0000	
0011 0000 0000 0000	
	X
1111 1111 1111 1111	\vee

Ejercicio 5:


"Interleaved Memory" es una técnica utilizada para compensar la velocidad relativamente lenta de las memorias dinámicas de acceso aleatorio (DRAM) respecto al procesador. Esta técnica consiste en distribuir direcciones de memoria en forma uniforme a través de distintos bancos, y así evitar el tiempo de ciclo que se debería esperar entre dos accesos consecutivos a memoria. Sabiendo esto, se pide:

Implementar la sección de RAM 4Kx8bits como un sistema de memoria de dos bloques, de forma tal que las direcciones pares estén contenidas en un banco y las impares en otro.

Soloción

RS endly de address totales 12

@ serals de addriss de selección 1



Duno o otro, no sulos

(*) Czrzcteristiczs del sistema Le 12 x 3 bits - Ancho de pelebre: 86:ts _ Certidal de pelabres. 4k = 2/2 palabras (BE/ sistema de la 2 blaques I bloque con direccions imperes 1 blogue con directions peres imperos : bit menos signification en 1 pares: bit m enos signification en 0 Se ven 2, réquir 2 blogres de 2h× 8bits -le sense de 2ddress con el bit muos signification seleccione que blogue un > se puede, pero mejor un deco