

UVM-Based Verification Environment

APB Verification Testbench

SystemVerilog · UVM · APB4 Protocol

12

檔案

5

SVA Assertions

2

Sequence 種類

100%

UVM 架構

簡報大綱

01

DUT 介紹

APB Memory Slave 規格與介面訊號

03

SVA Assertions

5 條協議層驗證規則

02

Testbench 架構

UVM 元件層次與 TLM 連線

04

Sequence 設計

2 種測試場景與覆蓋範圍

DUT : APB Memory Slave

apb_memory_slave.v · 支援 APB4 完整訊號集

記憶體深度 $2^{\text{ADDR_WIDTH}}$ words (預設 1024)

資料寬度 32-bit · 支援 PSTRB byte-lane 寫入

Wait State WAIT_CYCLES 參數化 · 0 ~ N cycle

PSLVERR 固定為 0 (本版無 error 場景)

讀取邏輯 組合邏輯輸出 · PRDATA 與 PREADY 同拍有效

Reset 非同步 PRESETn · 低電位有效

介面訊號

IN PCLK / PRESETn

IN PADDR [31:0]

IN PSEL / PENABLE

IN PWRITE

IN PWDATA [31:0]


IN PSTRB [3:0]

OUT PRDATA [31:0]

OUT PREADY

OUT PSLVERR

UVM Testbench 架構



SVA Assertions

interface.sv · 5 條協議層驗證規則

p_penable_after_psel

PENABLE 只能在 PSEL 拉高後才 assert，防止協議違規

```
PENABLE |-> $past(PSEL)
```

p_stable_in_access

Wait state 期間 PADDR/PWRITE/PWDATA/PSTRB 不可改變

```
(PSEL && PENABLE && !PREADY) |=> $stable({PADDR,  
PWRITE, PWDATA, PSTRB})
```

p_prdata_valid

讀取完成時 PRDATA 不可為 X/Z，確保資料有效

```
(PSEL && PENABLE && !PWRITE && PREADY) |->  
!$isunknown(PRDATA)
```

p_pslverr_only_access

PSLVERR 只在 ACCESS 完成時有效，其他時間必須為 0

```
!(PSEL && PENABLE && PREADY) |-> PSLVERR == 0
```

p_reset_idle

Reset 期間所有 master 輸出必須清零

```
!PRESETn |-> PSEL === 0 && PENABLE === 0 && ...
```

Sequence 設計

apb_wr_rd_seq

隨機地址寫入後讀回，Scoreboard 比對驗證基本正確性。

- rand addr/data (word-aligned)
- Scoreboard full-data 比對

apb_pstrb_random

隨機單一 byte-lane 寫入，驗證 Scoreboard 的 byte-lane masking 邏輯。

- PSTRB $\in \{[4'h1:4'hF]\}$
- shadow_mem byte-mask 正確性

謝謝

APB Verification Testbench