

下一步：時程、還要補的能力、請老師決定的事

一句話：先用四週完成「評測設定 v1、Cake 式還原的量測、E1 模擬」並做 go/no-go 判定；同時補上 sys-level 論文的實驗與寫作慣例；有五件事想請老師決定。

日期：2026-10-06 主文：[RESEARCH_INTRO_20261006.md](#)（本檔是主文第 14 節之後的內容，獨立出來）

1. 時程

週次	工作	產出
第 1 週	評測維度系統化 + 公平設定 v1；重做查新	設定文件，帶來跟老師、學長討論
第 2 週	在 vLLM 做 Cake 式還原 + 限速器；量重算成本隨位置的曲線	量測腳本與曲線
第 3 週	H1：16K–512K 的只算、只載、Cake 式	撞牆的位置
第 4 週	E1 模擬（P0–P4 + Oracle）	go/no-go 判定
之後（GO 才做）	預測器（GBDT 起步）、E2–E4、原型	論文主體

表 1. 時程。H1、E1–E4 與 P0–P4 的定義見主文的表 11、表 19、表 20。投稿目標暫定 EuroMLSys 2027（約 2 月，6 頁）；E1 通過再擴成完整論文。

2. 我還要補的：sys-level 的生態

面向	要補什麼	怎麼補
實驗慣例	systems 論文的標準段落：端到端、細部拆解、敏感度、消融、開銷；審稿人一定會問的問題	每週精讀兩篇，整理成檢查表
寫法	OSDI / SOSP / EuroSys 這類會議的頁數配置；怎麼寫動機和洞見	對照 Cake [1] 等論文的結構
生態	vLLM、SGLang、LMCache、Dynamo 的 KV connector 介面能接到哪裡；artifact evaluation 的要求	讀原始碼與文件，做最小原型
平台校準	實驗平台和論文的數字對不對得上	重做 Cake 的一個表格 [1]

表 2. 還要補的能力與做法。

3. 想請老師決定的事

編號	問題	背景
Q1	主軸：以「寫入時的狀態管理 + 100K–500K」為主軸，還是先做「Cake 式還原在什麼條件下失效」的分析（失效地圖）當第一篇？	主文 §8；失效地圖不需要新機制，風險較低
Q2	方法的比例：規則為主、預測為輔（先 GBDT，深度學習只在證明值得時才用），可以嗎？	主文 §5.4、§8.4
Q3	SSD 層用限速器模擬可以接受嗎？還是一定要真實的 NVMe 才能下結論？	主文 §13
Q4	評測設定 v1 想先和老師、家銘學長對一次再開跑	主文 §10
Q5	投稿目標 EuroMLSys 2027 合適嗎？	表 1

表 3. 想請老師決定的事。

參考文獻（IEEE 格式）

[1] S. Jin, X. Liu, Q. Zhang, and Z. M. Mao, "Compute or load KV cache? Why not both?" in *Proc. 42nd Int. Conf. Mach. Learn. (ICML)*, 2025. [Online]. Available: <https://arxiv.org/abs/2410.03065>