



دستورکار پیادهسازی پردازنده MIPS

فهرست مطالب

هداف	۲
وضیحات کلی	۲
ستور کار:	٣
۱– مشخصات پردازنده	۴
۲– معماری پردازنده	۵
جلسه ا و ل اَزمایش:	۶
۱- ایجاد پنج مرحله Pipe-line	۶
۲– پیادهسازی مرحله واکشی	٩
۳– پیادهسازی مرحله کدگشایی (دیکد)	٩
۴– پیادەسازی مجموعه ثباتهای عمومی	١.
جلسه دوم اَزمایش:	۱۱
۱– تکمیل مرحله کدگشایی	11
۲- پیادهسازی مرحله اجرا	11
جلسه سوم اَزمایش:	۱۳
۱– پیادهسازی مرحله حافظه	۱۳
۲- پیادهسازی مرحله بازنویسی	۱۳
۳- اجرای برنامه محک	۱۳
كات	14
ییش گزارش	14
غزار <i>ش</i> کار	14
بوست: با نامه محک	۱۵





اهداف

- ۱- یادگیری مفاهیم اصلی معماری کامپیوتر
 - ۲- یادگیری مفاهیم خط لوله در پردازنده
- ۳- تاثیرات اجزای مختلف پردازنده در کارایی آن و نحوه افزایش آن
 - ۴- یادگیری طراحی سخت افزار و کدنویسی هافمن
 - ۵− نحوه کدنویسی Verilog با قابلیت سنتز
 - ۶- نحوه عیبیابی و تست مدارهای سخت افزاری طراحی شده

توضيحات كلي

- ۱- در این آزمایش باید یک پردازنده MIPS ساده که دارای ۱۸ دستور العمل اصلی است، پیادهسازی گردد.
- ۲- معماری اصلی این پردازنده را طراحی و کد Verilog آن را (با توضیحات کامل) به طور سنتزشدنی نوشته شود.
- ۳- ابتدا کد را با استفاده از ModelSim شبیه سازی و نتایج آن را در آزمایشگاه نشان دهید. سپس کد را با استفاده از Quartus II سنتز کنید.
 کنید (نتایج سنتز باید در گزارش کار بیاید) و سپس برد را برنامهریزی کنید.
 - ۴- برای هر قسمت از این پردازنده (هر ماژول) باید یک ماژول تست نوشته و آن را شبیهسازی و تست نمایید.
 - ۵- پس از طراحی تمامی ماژولهای پردازنده، ماژولها را به یکدیگر متصل نمایید و کل پردازنده را شبیهسازی و تست نمایید.
- ۶- برای تست نهایی پردازنده یک ماژول سطح بالا (Testbench) طراحی کنید که کد دودویی یک عملیات (مانند حاصلضرب دو عدد) را داخل Program ROM قرار دهید و آن را خط به خط اجرا نمایید. تا در نهایت جواب نهایی حاصل شود. برای تبدیل کد اسمبلی به کد ماشین می توانید از برنامهای که به شما داده می شود استفاده کنید.
- ۷- همچنین برای تست باید یک کلاک دستی به سیستم اضافه کنید، به طوری که با هر بار فشردن [0] KEY یک کلاک زده می شود، که از این کلاک برای تست استفاده می شود. بدین شکل که اگر [0] SW صفر باشد پردازنده با کلاک برد (حالت عادی) و اگر SW[0] یک باشد با کلاک دستی (حالت تست) کار می کند. هنگامی که در حالت تست قرار می گیرد باید دستوری که داخل هر پایپ از پردازنده قرار دارد را برروی Segment-های متناظر (۵ Seg-7 به ترتیب) نشان دهید.





دستور کار

پردازنده ای که در این آزمایش طراحی و پیاده سازی می گردد، یک پردازنده MIPS ساده شده است که دارای ۱۸ دستور العمل اصلی است. این پردازنده قابلیت انجام علمیات های ریاضی (ADD, ADDI, SUB,SUBI)، عملیات های بردازنده قابلیت انجام علمیات های ریاضی (BEZ, BNE)، عملیات خواندن و نوشتن در حافظه (LD, ST)، عملیات پرش شرطی (BEZ, BNE) و پرش غیرشرطی (JMP) را دارد. لیست عملیات ها به همراه جزئیات آنها در جدول ۱ آورده شده است.

			Bits				
	ype	Description	31:26	25:21	20:16	15:11	11:00
Instru	ctions	Description	OP Code	RD	RS1	RS2	
0	NOP	No Operation	000000	rd (0)	rs1 (0)	rs2 (0)	0000000000
1	ADD	Addition	000001	rd	rs1	rs2	0000000000
3	SUB	Subtraction	000011	rd	rs1	rs2	0000000000
5	AND	And	000101	rd	rs1	rs2	0000000000
6	OR	Or	000110	rd	rs1	rs2	0000000000
7	NOR	Nor	000111	rd	rs1	rs2	0000000000
8	XOR	Xor	001000	rd	rs1	rs2	0000000000
9	SLA	Shift left arithmetic	001001	rd	rs1	rs2	0000000000
10	SLL	Shift left logical	001010	rd	rs1	rs2	0000000000
11	SRA	Shift right arithmetic	001011	rd	rs1	rs2	0000000000
12	SRL	Shift right logical	001100	rd	rs1	rs2 0000000000	
I-type Instructions D		Description	bits				
		Description	31:26	25:21	20:16	15:00	
32	ADDI	Add Immediate	100000	rd	rs1	immediate	
33	SUBI	Sub Immediate	100001	rd	rs1	immediate	
36	LD	Load	100100	rd	rs1	offset	
37	ST	Store	100101	rd(rs)	rs1	offset	
40	BEZ	Branch Equal Zero	101000	00000	rs1	offset	
41	BNE	Branch Not Equal	101001	rd(rs)	rs1	offset	
42	JMP	Jump	101010	00000	00000	offset	

جدول ۱- لیست دستورهای پردازنده





نکته: دستورات ADDI/SUBI/LD/ST/BEZ/BNE/JMP که دارای مقدار immediate که دارای مقدار آن بین 16 - تا 16 + هستند.

 $(-2^{16} \le Immediate (Offset) \le +2^{16}-1)$

مشخصات پردازنده:

- ۱- یهنای خط داده: ۳۲ بیت
- ۲- تعداد مراحل خط لوله: ۵ مرحلهای
- ۳- تعداد دستورات: ۱۸ دستور، به علاوه دستور صفر که NOP است.
 - ۴- میزان تاخیر انشعاب: ۱ مرحله
- ۵- ۳۲ ثبات همه منظوره (ثبات صفر خاص است، براساس معماری MIPS همواره مقدار آن صفر خواهد بود)
- ۶- آدرسدهی برحسب بایت و فضای آدرس دستورات (Instructions) و داده (Data) تفکیک شده می باشد.
 (اَدرس ۰ تا ۱۰۲۳ به Pata Memory اختصاص دارد و آدرس ۱۰۲۴ به بعد به Data Memory تعلق دارد.)
 - ۷- تمامی پرشها از نوع محلی تعریف شده است و پس از پرش مقدار رجیستر شمارنده دستور به شکل زیر خواهد بود.

$$PC=PC+(Offset<<2)+4$$


۸- قابلیت تشخیص و جلوگیری هازاد دادهای (Hazard Detection Unit) و واحد ارسال به جلو (Forwarding Unit) ندارد.






معماري پردازنده

در شکل ۱ معماری کلی پردازنده در سطح RTL ترسیم شده است.



شکل ۱- معماری کلی پردازنده MIPS ساده شده





جلسه اول أزمايش:

• در جلسه اول باید تمامی Pipe-line، مراحل واکشی و بخشی از کدگشایی به همراه مجموعه ثباتهای عمومی پیادهسازی گردد، که در زیر هر کدام از قسمت ها به ترتیب توضیح داده شده اند.

۱- ایجاد پنج مرحله Pipe-line

در این مرحله به ازای تمامی مراحل پردازنده (پنج مرحله) و رجیسترهای پشت هر مرحله یک ماژول با ورودی خروجی های زیر ایجاد کنید. سیگنالهایی که از مرحله قبل وارد می شود را بدون تغییر به خروجی متصل نمایید و مقادیری که در هر مرحله ایجاد می شود (مانند ALU_Result در مرحله اجرا) را برابر صفر قرار دهید. مقادیر PC را به تمامی مراحل پایپ ارسال نمایید. ۴ بیت کمارزش PC تمامی مراحل در Segment متناظر نمایش دهید و حرکت دستورات را مشاهده نمایید.

الف- مرحله واکشی و رجیستر پس از آن

```
module IF Stage reg
     module IF_Stage
   3
                                                  input clk,
3
            input clk,
                                       4
                                                  input rst,
            input rst,
                                       5
                                                  input flush,
5
            input Br taken,
                                                  input [31:0] PC in,
                                       6
            input [15:0] Br_offset,
6
                                                  input [31:0] Instruction_in,
                                       7
7
            output [31:0] PC,
                                                  output reg [31:0] PC,
            output [31:0] Instruction 9
8
                                                  output reg [31:0] Instruction
        );
                                               );
```





ب- مرحله دیکد و رجیستر پس از آن

```
module ID_Stage
                                          module ID Stage reg
        (
 3
            input clk,
                                      3
                                                  input clk,
            input rst,
 4
                                                  input rst,
 5
            //From IF
                                                  //to stage registers
            input[31:0] Instruction, 6
 6
                                                  input[4:0] Dest in,
 7
            //From Registers file
                                      7
                                                  input[31:0] Reg2 in,
            input[31:0] regl,
                                                  input[31:0] Val2 in,
 8
                                      8
9
            input[31:0] reg2,
                                      9
                                                  input[31:0] Vall in,
10
            //to registers file
                                     10
                                                 input[31:0] PC in,
11
            output[4:0] srcl,
                                                 input Br taken in,
12
            output[4:0] src2,
                                                 input[3:0] EXE_CMD_in,
                                     12
13
            //to IF stage registers 13
                                                 input MEM_R_EN_in,
14
            output IF flush,
                                                  input MEM W EN in,
                                     14
15
            //to stage registers
                                     15
                                                 input WB EN in;
            output[4:0] Dest,
16
                                     16
                                                 //to stage registers
17
            output[31:0] Reg2,
                                     17
                                                 output
                                                         reg[4:0] Dest,
18
            output[31:0] Val2,
                                     18
                                                           reg[31:0] Reg2,
19
                                     19
            output[31:0] Vall,
                                                 output
                                                           reg[31:0] Val2,
20
                                     20
                                                 output
                                                           reg[31:0] Vall,
            output Br_taken,
21
            output[3:0] EXE CMD,
                                     21
                                                  output
                                                           reg[31:0] PC out,
                                     22
                                                           reg Br_taken,
22
            //MEM Signals
                                                  output
23
                                     23
                                                  output
                                                           reg [3:0] EXE CMD,
            output MEM R EN,
                                                          reg MEM R EN,
24
            output MEM W EN,
                                                  output
                                     25
                                                  output
                                                          reg MEM W EN,
25
                                     26
                                                  output
                                                          reg WB EN
26
            output WB_EN
         );
```

ج- مرحله اجرا و رجيستريس از آن

```
module EXE stage reg
                                     2
                                         3
                                                 input clk,
                                      4
                                                 input rst,
                                                 input WB en in,
                                      6
                                                 //MEM Signals
                                     7
                                                 input MEM_R_EN_in,
                                     8
                                                 input MEM W EN in,
                                     9
                                     10
                                                 input [31:0] PC in,
                                     11
                                                 input [31:0] ALU result in,
                                    12
                                                 input [31:0]ST_val_in,
                                     13
                                                 input [31:0] Dest in,
                                     14
     module EXE stage
                                    15
                                                 output
                                                         reg WB_en,
   16
                                                 //MEM Signals
3
            input clk,
                                    17
                                                 output
                                                         reg MEM R EN,
4
            input[3:0] EXE CMD,
                                    18
                                                          reg MEM W EN,
                                                 output
            input [31:0] val1,
5
                                    19
                                                 output
                                                          reg[31:0]PC,
            input [31:0] val2,
6
                                    20
                                                         reg[31:0]ALU result,
                                                 output
7
                                     21
                                                         reg[31:0] ST val,
                                                 output
            output [31:0]ALU_result22
8
                                                 output reg[31:0] Dest
        );
```



module MEM stage reg



د- مرحله حافظه و رجیستر پس از آن

```
input clk,
                                          4
                                                      input rst,
                                          5
                                                      input WB en in,
                                                      //MEM Signals
                                          6
                                          7
                                                      input MEM_R_EN_in,
                                          8
                                                      //memory Address
                                          9
                                                      input [31:0]ALU_result_in,
                                         10
     module MEM stage
                                         11
                                                      input [31:0] Mem_read_value_in,
                                                      input [4:0] Dest in,
 3
            input clk,
                                         13
            //MEM Signals
 4
                                         14
                                                      output reg WB en,
 5
            input MEM_R_EN_in,
                                                      //MEM Signals
                                         15
 6
            input MEM W EN in;
                                                      output reg MEM R EN,
            input [31:0] ALU_result_in, 17
                                                      //memory Address
 8
                                         18
                                                      output reg [31:0] ALU_result,
 9
            input [31:0]ST_val,
                                         19
10
11
                                         20
                                                      output reg [31:0]Mem_read_value,
            //MEM Signals
            output[31:0] Mem_read_value 21
                                                      output reg [4:0]Dest
12
13
         );
```

2

ه- مرحله بازنویسی

```
module WB_stage
2
    3
            input clk,
4
            input WB en in,
5
            //MEM Signals
6
            input MEM R EN,
7
            //memory Address
8
            input [31:0] ALU result,
9
            input [31:0] Mem_read_value,
10
11
            input [4:0] Dest in,
12
13
            output WB en,
            output [31:0] Write value,
14
15
            output [4:0] Dest
16
         );
```





۲- پیادهسازی مرحله واکشی

در مرحله واکشی دستورالعمل به یک ثبات برای نگه داری شماره برنامه (PC) نیاز است. همانطور که در شکل ۱ دیده می شود، این ثبات با توجه به نوع دستور، به اندازه ۱ دستور (* بایت) و یا به اندازه ۱ دستور (* بایت) افزایش می یابد. همچنین از یک حافظه دستور العمل ناهمگام (Instruction Memory) برای نگه داری دستورالعمل ها استفاده می شود.

*** نکته: در صورتی که از حافظهای استفاده می کنید که دارای ثبات است، باید این ثبات را به جای ثبات خط لوله در نظر بگیرید.

```
module IF Stage reg
     module IF Stage
                                         2
                                            3
                                                    input clk,
3
            input clk,
                                         4
                                                   input rst,
            input rst,
                                         5
                                                   input flush,
5
            input Br taken,
                                         6
                                                    input [31:0] PC in,
            input [15:0] Br offset,
6
                                         7
                                                    input [31:0] Instruction in,
7
            output [31:0] PC,
                                                   output reg [31:0] PC,
8
            output [31:0] Instruction 9
                                                    output reg [31:0] Instruction
        );
                                        10
                                                );
```

۳- پیادهسازی مرحله کدگشایی (دیکد)

در مرحله کدگشایی میبایست دستور به صورت کامل دیکد گردد، سیگنالهای کنترلی ایجاد و مقادیر رجیستر خوانده شود. در این بخش از آزمایش نیازی به ایجاد سیگنالهای کنترلی نیست و تنها بیتهای src را به رجیسترفایل ارسال نمایید و مقادیر دو رجیستر را از رجیستر فایل به مرحله اجرا ارسال نمایید.

```
module ID_Stage
    3
            input clk,
 4
            input rst,
 5
 6
            input[31:0] Instruction,
7
             //From Registers file
8
            input[31:0] regl,
 9
            input[31:0] reg2,
10
            //to registers file
11
            output[4:0] srcl,
            output[4:0] src2,
```





٤- پیادهسازی مجموعه ثباتهای عمومی

یک آرایه 77 تایی با ثباتهای 77 بیتی، که دارای یک پورت نوشتن همگام با لبه پایین رونده و دو پورت خواندن ناهمگام است. **نکته:** در این پردازنده ثبات شماره صفر همواره مقدار 0 را در خود نگهداری می کند.

لیست پورتها مجموعه ثباتها در زیر نشان داده شده است.

```
1 module Registers_file
2 🖃
           input clk,
           input rst,
5
           input [4:0] srcl,
6
           input [4:0] src2,
           input [4:0] dest,
8
           input [31:0] Write_Val,
9
           input Write EN,
10
           output [31:0] regl,
11
           output [31:0] reg2
```





جلسه دوم أزمايش:

• در این جلسه از آزمایشگاه باید مرحله کدگشایی را تکمیل و مرحله اجرا را پیادهسازی نمایید.

۱- تکمیل مرحله کدگشایی

در این مرحله دستور به صورت کامل کدگشایی می گردد به گونهای که دیگر در هیچ مرحلهای به Op-code نیازی نخواهد بود. از قسمتهای اصلی این بخش پیاده سازی Control Unit به منظور ایجاد تمامی سیگنالهای کنترلی پردازنده است. در مرحله کد گشایی همچنین کارهایی مانند تعیین سیگنال پرش، تعیین ورودی اول و دوم ALU، خواندن از رجیستر یا ارسال داده Immediate و تعیین آدرس رجیستر مقصد می بایست انجام گردد. پورتهای ورودی مرحله کدگشایی و رجیسترهای پس از آن به شکل زیر است.

```
module ID Stage
                                      1
                                            module ID_Stage_reg
    3
            input clk,
                                                  input clk,
            input rst,
                                       4
                                                  input rst,
 5
            //From IF
                                                  //to stage registers
 6
            input[31:0] Instruction,
                                                  input[4:0] Dest in,
 7
            //From Registers file
                                       7
                                                  input[31:0] Reg2 in,
 8
            input[31:0] regl,
                                       8
                                                  input[31:0] Val2_in,
 9
            input[31:0] reg2,
                                       9
                                                  input[31:0] Vall_in,
10
            //to registers file
                                      10
                                                  input[31:0] PC in,
11
            output[4:0] srcl,
                                                  input Br taken in,
                                      11
12
            output[4:0] src2,
                                                 input[3:0] EXE CMD in,
                                      12
13
            //to IF stage registers
                                      13
                                                 input MEM R EN in,
14
                                                  input MEM_W EN in,
            output IF flush,
                                      14
15
            //to stage registers
                                      15
                                                  input WB EN in;
16
            output[4:0] Dest,
                                                  //to stage registers
                                      16
17
                                      17
            output[31:0] Reg2,
                                                  output
                                                           reg[4:0] Dest,
18
            output[31:0] Val2,
                                                            reg[31:0] Reg2,
                                      18
                                                  output
19
            output[31:0] Vall,
                                      19
                                                  output
                                                           reg[31:0] Val2,
20
            output Br taken,
                                      20
                                                  output
                                                            reg[31:0] Vall,
21
            output[3:0] EXE_CMD,
                                      21
                                                           reg[31:0] PC_out,
                                                  output
                                      22
22
            //MEM_Signals
                                                            reg Br_taken,
                                                  output
23
            output MEM R EN,
                                      23
                                                            reg [3:0] EXE_CMD,
24
            output MEM_W_EN,
                                      24
                                                            reg MEM R EN,
                                                  output
                                                           reg MEM W EN,
25
                                      25
                                                  output
                                      26
                                                  output
                                                           reg WB EN
26
            output WB_EN
                                               );
```

۲- پیادهسازی مرحله اجرا

واحد اجرا شامل پورت های ورودی و خروجی زیر است.





در پردازندههای مختلف مرحله اجرا شامل واحدهایی همچون واحد حساب و منطق (ALU)، X87، FMA دارای دو ورودی داده، module و... است. در پردازنده مورد نظر در این آزمایش مرحله اجرا فقط شامل ALU خواهد بود. ALU دارای دو ورودی داده، یک خروجی داده و یک ورودی چهار بیتی است که توسط Control Unit تولید شده و تعیین کننده عملیات ALU است. این ورودی کنترلی در جدول ۲ مشخص شده است.

Op-code	Instruction	ALU Command	Operation
0	NOP	XXXX	Not matter
1	ADD	0000	result = in1 + in2
3	SUB	0010	result = in1 - in2
5	AND	0100	result = in1 And in2
6	OR	0101	result = in1 Or in2
7	NOR	0110	result = in1 Nor in2
8	XOR	0111	result = in1 Xor in2
9	SLA	1000	result = in1 << in2
10	SLL	1000	result = in1 << in2
11	SRA	1001	result = in1 >>> in2
12	SRL	1010	result = in1 >> in2
32	ADDI	0000	result = in1 + in2
33	SUBI	0010	result = in1 - in2
36	LD	0000	result = in1 + in2
37	ST	0000	result = in1 + in2
40	BEZ	XXXX	Not matter
41	BNE	XXXX	Not matter
42	JMP	XXXX	Not matter

جدول ۲- ریز دستورهای واحد حساب و منطق

لیست پورت های ماژول ALU نیز در شکل زیر نشان داده شده است.





جلسه سوم أزمايش:

 در این جلسه مراحل حافظه و باز نویسی باید پیاده سازی شوند و برای تست پردازنده یک برنامه محک را اجرا نمایید.

1- ييادهسازي مرحله حافظه

در مرحله حافظه دادهها از یک حافظه RAM شبیه سازی شده با سیگنالهای MEM_R_EN و MEM_W_EN به ترتیب خوانده و در آن نوشته می شود. این سیگنالها در مرحله گدگشایی توسط Control unit تولید و همراه با دستور در پایپ به جلو حرکت ارسال می شود. حافظه داده از آدرس ۴۰۲۴ شروع می شود و آدرس دهی براساس بایت خواهد بود. در هر مرحله خواندن از حافظه ۳۲ بیت داده خوانده یا نوشته می شود و دسترسی به تک بایت امکانپذیر نیست.

- ⇒ خواندن و نوشتن فقط از آدرسهای مضرب ۴ (به دلیل ۳۲ بیتی بودن معماری) انجام می شود. به طور مثال: در ازای خواندن از آدرسهای ۱۰۲۴، ۱۰۲۵، ۱۰۲۶ و ۱۰۲۷ نتایج یکسانی خوانده می شود یعنی ۴ بایت از آدرس ۱۰۲۴.
 - 💠 حجم حافظه را ۲۵۶ بایت در نظر بگیرید.

۲- پیادهسازی مرحله بازنویسی

در این مرحله با سیگنال WB_EN داده ارسالی از مرحله حافظه یا اجرا در ثبات مقصد از ثباتهای عمومی نوشته خواهد. سیگنال WB_EN_EN توسط واحد کنترل همراه با دستور به جلو ارسال می گردد. همچنین به کمک سیگنال MEM_R_EN نیز نوع دستور(حافظهای یا محاسباتی) تشخیص داده می شود و مقدار خوانده شده از حافظه یا مقدار محسابه شده از ALU در ثبات مقصد نوشته می شود.

۳- اجرای برنامه محک

در این مرحله باید برنامه محک در Instruction Memory قرار گیرد و نتایج اجرا به همراه تعداد سیکلهای اجرا ثبت شود. به علت نداشتن واحد تشخیص هازاد دادهای (Hazard Detection Unit) میبایست در قسمتهایی از کد که هازارد دادهای وجود دارد دستور NOP به تعداد کافی اضافه گردد. همچنین توجه داشته باشید که پس از اجرای دستور ** پرش به دستور ** انجام می شود پس در صورت اضافه نمودن دستورات NOP به برنامه محک آدرس پرش را به درستی جایگزاری نمایید. به طور مثال برای پرش به دستور ** آدرس ** آدرس در دستور ** آدرس در دستور ** آدرس در ستور ** آدرس در اجرا آمود. میدهیم. پس از اجرای دستور ** نیز در صورت برقراری شرط پرش می بایست ادامه اجرا میبایست از دستور ** اجرا شود.

\ - Benchmark





نكات:

- دستور SRA شیفت به راست محاسباتی می باشند و میبایست علامت در آن حفظ شود (بیت علامت وارد می شود).
 - دستور SRL عملوند اول را به اندازه عملوند دوم را شیفت به راست می دهد و بیت صفر وارد می شود.
 - دستور SL عملوند اول را به اندازه عملوند دوم به چپ شیفت می دهد، بیت صفر وارد می شود.
- سیگنال ریست (rst) کل ثبات ها (Register File, PC, Instruction Register, Pipeline Registers) را صفر می کند.

پیش گزارش

- 🗸 معماری پردازنده، نحوه کار خط لوله و عملکرد دستورها را به طور کامل یاد بگیرد.
- ◄ قبل از حضور در کلاس کد Verilog ماژولهای گفته شده را نوشته و شبیه سازی کنید.
 - که هسته اصلی کد

گزارش کار

- در ابتدای گزارش کار باید مدار طراحی شده در سطح عملکردی توضیح داده شود، سپس معماری آن در سطح RTL را با توضیحات کامل نوشته شود.
- در قسمت بعد کد Verilog معادل با RTL طراحی شده توضیح داده شود و نتایج شبیه سازی برای نشان دادن درستی کد آورده شود.
- پس از آن نتایج سنتز آورده شود و مدار RTL استخراج شده از Quartus II با مدار RTL طراحی شده در قسمت اول مقایسه شود و
 تفاوت ها را توضیح دهید.
 - 🕨 نتایج برنامه ریزی روی برد را توضیح دهید.
- در قسمت آخر گزارش کار باید مشکلاتی که هنگام کدنویسی داشتهاید، همچنین خطاهای زمان کامپایل و سنتز نوشته شود و راهکارهایی که این مشکلات و خطاها را برطرف نمودهاید را بیان کنید.

موفق باشید یزدان پناه





پیوست: برنامه محک

1.	32'b100000_00001_00000_00000_0000001010;// Addi	r1,r0,10
2.	32'b000001_00010_00000_00001_00000000000;// Add	r2,r0,r1
3.	32'b000011_00011_00000_00001_00000000000;// sub	r3,r0,r1
4.	32'b000101_00100_00010_00011_00000000000;// And	r4,r2,r3
5.	32'b100001_00101_00000_00000_01000110100;// Subi	r5,r0,564
6.	32'b000110_00101_00101_00011_00000000000;// or	r5,r5,r3
7.	32'b000111_00110_00101_00000_00000000000;// nor	r6,r5,r0
8.	32'b001000_00000_00101_00001_0000000000;// xor	r0,r5,r1
9.	32'b001000_00111_00101_00001_00000000000;// xor	r7,r5,r0
10.	32'b001001_00111_00100_00010_0000000000;// sla	r7,r4,r2
11.	32'b001010_01000_00011_00010_0000000000;// sl1	r8,r3,r2
12.	32'b001011_01001_00110_00010_0000000000;// sra	r9,r6,r2
13.	32'b001100_01010_00110_00010_0000000000;// srl	r10,r6,r2
	32'b100000_00001_00000_00000_10000000000;// Addi	r1,r0,1024
15.	32'b100101_00010_00001_00000_00000000000;// st	r2,r1,0
	32'b100100_01011_00001_00000_0000000000;// ld	r11,r1,0
17.	32'b100101_00011_00001_00000_00000000100;// st	r3,r1,4
18.	32'b100101_00100_00001_00000_00000001000;// st	r4,r1,8
19.	32'b100101_00101_00001_00000_00000001100;// st	r5,r1,12
20.	32'b100101_00110_00001_00000_00000010000;// st	r6,r1,16
21.	32'b100101_00111_00001_00000_00000010100;// st	r7,r1,20
22.	32'b100101_01000_00001_00000_00000011000;// st	r8,r1,24
23.	32'b100101_01001_00001_00000_00000011100;// st	r9,r1,28
24.	32'b100101_01010_00001_00000_00000100000;// st	r10,r1,32
25.	32'b100101_01011_00001_00000_00000100100;// st	r11,r1,36
26.	32'b100000_00001_00000_00000_00000000011;// Addi	r1,r0,3
27.	32'b100000_00100_00000_00000_10000000000;// Addi	r4,r0,1024
28.	32'b100000_00010_00000_00000_0000000000;// Addi	r2,r0,0
29.	32'b100000_00011_00000_00000_00000000001;// Addi	r3,r0,1
30.	32'b100000_01001_00000_00000_00000000010;// Addi	r9,r0,2
31.	32'b001010_01000_00011_01001_00000000000;// sll	r8,r3,r9
32.	32'b000001_01000_00100_01000_0000000000;// Add	r8,r4,r8
33.	32'b100100_00101_01000_00000_00000000000;// ld	r5,r8,0
34.	32'b100100_00110_01000_11111_111111111100;// ld	r6,r8,-4
35.	32'b000011_01001_00101_00110_00000000000;// sub	r9,r5,r6
36.	32'b100000_01010_00000_10000_00000000000;// Addi	r10,r0,0x8000
37.	32'b100000_01011_00000_00000_0000010000;// Addi	r11,r0,16
38.	32'b001010_01010_01010_01011_00000000000;// sll	r10,r10,r11
39.	32'b000101_01001_01001_01010_00000000000;// And	r9,r9,r10
40.	32'b101000_00000_01001_00000_00000000010;// Bez	r9,2
41.	32'b100101_00101_01000_11111_111111111100;// st	r5,r8,-4





42.	32'b100101_00110_01000_00000_00000000000;// st	r6,r8,0
43.	32'b100000_00011_00011_00000_00000000001;// Addi	r3,r3,1
44.	32'b101001_00011_00001_11111_1111111110001;// BNE	r3,r1,-15
45.	32'b100000_00010_00010_00000_00000000001;// Addi	r2,r2,1
46.	32'b101001_00010_00001_11111_111111101110;// BNE	r2,r1,-18
47.	32'b100000_00001_00000_00000_10000000000;// Addi	r1,r0,1024
48.	32'b100100_00010_00001_00000_00000000000;// ld	r2,r1,0
49.	32'b100100_00011_00001_00000_00000000100;// ld	r3,r1,4
50.	32'b100100_00100_00001_00000_00000001000;// ld	r4,r1,8
51.	32'b100100_00101_00001_00000_00000001100;// ld	r5,r1,12
52.	32'b100100_00110_00001_00000_00000010000;// ld	r6,r1,16
53.	32'b100100_00111_00001_00000_00000010100;// ld	r7,r1,20
54.	32'b100100_01000_00001_00000_00000011000;// ld	r8,r1,24
55.	32'b100100_01001_00001_00000_00000011100;// ld	r9,r1,28
56.	32'b100100_01010_00001_00000_00000100000;// ld	r10,r1,32
57.	32'b100100_01011_00001_00000_00000100100;// ld	r11,r1,36
58.	32'b101010_00000_00000_11111_111111111100;// JMP	-4