



دستور کار پیاده سازی پردازنده MIPS

فهرست مطالب

۲	اهداف
۲	توضیحات کلی
۳	دستور کار:
۴	۱- مشخصات پردازنده
۵	۲- معماری پردازنده
۶	جلسه اول آزمایش:
۶	۱- ایجاد پنج مرحله Pipe-line
۹	۲- پیاده سازی مرحله واکنشی
۹	۳- پیاده سازی مرحله کدگذاری (دیکد)
۱۰	۴- پیاده سازی مجموعه ثبات های عمومی
۱۱	جلسه دوم آزمایش:
۱۱	۱- تکمیل مرحله کدگذاری
۱۱	۲- پیاده سازی مرحله اجرا
۱۳	جلسه سوم آزمایش:
۱۳	۱- پیاده سازی مرحله حافظه
۱۳	۲- پیاده سازی مرحله بازنویسی
۱۳	۳- اجرای برنامه محک
۱۴	نکات
۱۴	پیش گزارش
۱۴	گزارش کار
۱۵	پیوست: برنامه محک



اهداف

- ۱- یادگیری مفاهیم اصلی معماری کامپیوتر
- ۲- یادگیری مفاهیم خط لوله در پردازنده
- ۳- تأثیرات اجزای مختلف پردازنده در کارایی آن و نحوه افزایش آن
- ۴- یادگیری طراحی سخت افزار و کدنویسی هافمن
- ۵- نحوه کدنویسی Verilog با قابلیت سنتز
- ۶- نحوه عیب‌یابی و تست مدارهای سخت افزاری طراحی شده

توضیحات کلی

- ۱- در این آزمایش باید یک پردازنده MIPS ساده که دارای ۱۸ دستور العمل اصلی است، پیاده‌سازی گردد.
- ۲- معماری اصلی این پردازنده را طراحی و کد Verilog آن را (با توضیحات کامل) به طور سنتز شدنی نوشته شود.
- ۳- ابتدا کد را با استفاده از ModelSim شبیه سازی و نتایج آن را در آزمایشگاه نشان دهید. سپس کد را با استفاده از Quartus II سنتز کنید (نتایج سنتز باید در گزارش کار بیاید) و سپس برد را برنامه‌ریزی کنید.
- ۴- برای هر قسمت از این پردازنده (هر ماژول) باید یک ماژول تست نوشته و آن را شبیه‌سازی و تست نمایید.
- ۵- پس از طراحی تمامی ماژول‌های پردازنده، ماژول‌ها را به یکدیگر متصل نمایید و کل پردازنده را شبیه‌سازی و تست نمایید.
- ۶- برای تست نهایی پردازنده یک ماژول سطح بالا (Testbench) طراحی کنید که کد دودویی یک عملیات (مانند حاصلضرب دو عدد) را داخل Program ROM قرار دهید و آن را خط به خط اجرا نمایید. تا در نهایت جواب نهایی حاصل شود. برای تبدیل کد اسمبلی به کد ماشین می‌توانید از برنامه‌ای که به شما داده می‌شود استفاده کنید.
- ۷- همچنین برای تست باید یک کلاک دستی به سیستم اضافه کنید، به طوری که با هر بار فشردن KEY[0] یک کلاک زده می‌شود، که از این کلاک برای تست استفاده می‌شود. بدین شکل که اگر SW[0] صفر باشد پردازنده با کلاک برد (حالت عادی) و اگر SW[0] یک باشد با کلاک دستی (حالت تست) کار می‌کند. هنگامی که در حالت تست قرار می‌گیرد باید دستوری که داخل هر پایپ از پردازنده قرار دارد را بر روی 7-Segment‌های متناظر (5-Seg 7 به ترتیب) نشان دهید.



آزمایش دوم: پیاده سازی پردازنده MIPS

گرد آورنده: علیرضا یزدان پناه

دستور کار

پردازنده‌ای که در این آزمایش طراحی و پیاده سازی می گردد، یک پردازنده MIPS ساده شده است که دارای ۱۸ دستور العمل اصلی است. این پردازنده قابلیت انجام عملیات های ریاضی (ADD, ADDI, SUB, SUBI)، عملیات های منطقی (AND, OR, NOR, XOR)، عملیات های شیفت (SLA, SLL, SRA, SRL)، عملیات خواندن و نوشتن در حافظه (LD, ST)، عملیات پرش شرطی (BEZ, BNE) و پرش غیرشرطی (JMP) را دارد. لیست عملیات ها به همراه جزئیات آنها در جدول ۱ آورده شده است.

R-type Instructions		Description	Bits				
			31:26	25:21	20:16	15:11	11:00
			OP Code	RD	RS1	RS2	--
0	NOP	No Operation	000000	rd (0)	rs1 (0)	rs2 (0)	000000000000
1	ADD	Addition	000001	rd	rs1	rs2	000000000000
3	SUB	Subtraction	000011	rd	rs1	rs2	000000000000
5	AND	And	000101	rd	rs1	rs2	000000000000
6	OR	Or	000110	rd	rs1	rs2	000000000000
7	NOR	Nor	000111	rd	rs1	rs2	000000000000
8	XOR	Xor	001000	rd	rs1	rs2	000000000000
9	SLA	Shift left arithmetic	001001	rd	rs1	rs2	000000000000
10	SLL	Shift left logical	001010	rd	rs1	rs2	000000000000
11	SRA	Shift right arithmetic	001011	rd	rs1	rs2	000000000000
12	SRL	Shift right logical	001100	rd	rs1	rs2	000000000000
I-type Instructions		Description	bits				
			31:26	25:21	20:16	15:00	
32	ADDI	Add Immediate	100000	rd	rs1	immediate	
33	SUBI	Sub Immediate	100001	rd	rs1	immediate	
36	LD	Load	100100	rd	rs1	offset	
37	ST	Store	100101	rd(rs)	rs1	offset	
40	BEZ	Branch Equal Zero	101000	00000	rs1	offset	
41	BNE	Branch Not Equal	101001	rd(rs)	rs1	offset	
42	JMP	Jump	101010	00000	00000	offset	

جدول ۱- لیست دستورهای پردازنده



دستور کار آزمایشگاه معماری کامپیوتر
بخش سخت افزار، دانشکده برق و کامپیوتر، دانشگاه تهران
آزمایش دوم: پیاده سازی پردازنده MIPS
گرد آورنده: علیرضا یزدان پناه



نکته: دستورات ADDI/SUBI/LD/ST/BEZ/BNE/JMP که دارای مقدار immediate یا offset هستند، مقدار آن بین $2^{16}-1$ تا $2^{16}-1$ هستند.
 $(-2^{16} \leq \text{Immediate (Offset)} \leq +2^{16}-1)$

مشخصات پردازنده:


- ۱- پهنای خط داده: ۳۲ بیت
- ۲- تعداد مراحل خط لوله: ۵ مرحله‌ای
- ۳- تعداد دستورات: ۱۸ دستور، به علاوه دستور NOP است.
- ۴- میزان تأخیر انشعاب: ۱ مرحله
- ۵- ۳۲ ثبات همه منظوره (ثبات صفر خاص است، براساس معماری MIPS همواره مقدار آن صفر خواهد بود)
- ۶- آدرس‌دهی برحسب بایت و فضای آدرس دستورات (Instructions) و داده (Data) تفکیک شده می‌باشد.
- (آدرس ۰ تا ۱۰۲۳ به Instruction Memory اختصاص دارد و آدرس ۱۰۲۴ به بعد به Data Memory تعلق دارد).
- ۷- تمامی پرش‌ها از نوع محلی تعریف شده است و پس از پرش مقدار رجیستر شمارنده دستور به شکل زیر خواهد بود.

$$PC = PC + (\text{Offset} \ll 2) + 4$$

- ۸- قابلیت تشخیص و جلوگیری هازاد داده‌ای (Hazard Detection Unit) و واحد ارسال به جلو (Forwarding Unit) ندارد.

معماری پردازنده

در شکل ۱ معماری کلی پردازنده در سطح RTL ترسیم شده است.



شکل ۱- معماری کلی پردازنده MIPS ساده شده



جلسه اول آزمایش:

- در جلسه اول باید تمامی Pipe-line، مراحل واکنشی و بخشی از کدگذاری به همراه مجموعه ثبات های عمومی پیاده سازی گردد، که در زیر هر کدام از قسمت ها به ترتیب توضیح داده شده اند.

۱- ایجاد پنج مرحله Pipe-line

در این مرحله به ازای تمامی مراحل پردازنده (پنج مرحله) و رجیسترهای پشت هر مرحله یک مازول با ورودی خروجی های زیر ایجاد کنید. سیگنال هایی که از مرحله قبل وارد می شود را بدون تغییر به خروجی متصل نمایید و مقادیری که در هر مرحله ایجاد می شود (مانند ALU_Result در مرحله اجرا) را برابر صفر قرار دهید. مقادیر PC را به تمامی مراحل پایپ ارسال نمایید. ۴ بیت کم ارزش PC تمامی مراحل در 7-Segment متناظر نمایش دهید و حرکت دستورات را مشاهده نمایید.

الف- مرحله واکنشی و رجیستر پس از آن

<pre>1 module IF_Stage 2 (3 input clk, 4 input rst, 5 input Br_taken, 6 input [15:0] Br_offset, 7 output [31:0] PC, 8 output [31:0] Instruction 9);</pre>	<pre>1 module IF_Stage_reg 2 (3 input clk, 4 input rst, 5 input flush, 6 input [31:0] PC_in, 7 input [31:0] Instruction_in, 8 output reg [31:0] PC, 9 output reg [31:0] Instruction 10);</pre>
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------	------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------



دستور کار آزمایشگاه معماری کامپیوتر
بخش سخت افزار، دانشکده برق و کامپیوتر، دانشگاه تهران
آزمایش دوم: پیاده سازی پردازنده MIPS
گرد آورنده: علیرضا یزدان پناه



ب- مرحله دیکد و رجیستر پس از آن

```
1 module ID_Stage
2   (
3     input clk,
4     input rst,
5     //From IF
6     input[31:0] Instruction,
7     //From Registers file
8     input[31:0] reg1,
9     input[31:0] reg2,
10    //to registers file
11    output[4:0] src1,
12    output[4:0] src2,
13    //to IF stage registers
14    output IF_flush,
15    //to stage registers
16    output[4:0] Dest,
17    output[31:0] Reg2,
18    output[31:0] Val2,
19    output[31:0] Val1,
20    output Br_taken,
21    output[3:0] EXE_CMD,
22    //MEM_Signals
23    output MEM_R_EN,
24    output MEM_W_EN,
25    //
26    output WB_EN
27  );
```

```
1 module ID_Stage_reg
2   (
3     input clk,
4     input rst,
5     //to stage registers
6     input[4:0] Dest_in,
7     input[31:0] Reg2_in,
8     input[31:0] Val2_in,
9     input[31:0] Val1_in,
10    input[31:0] PC_in,
11    input Br_taken_in,
12    input[3:0] EXE_CMD_in,
13    input MEM_R_EN_in,
14    input MEM_W_EN_in,
15    input WB_EN_in;
16    //to stage registers
17    output reg[4:0] Dest,
18    output reg[31:0] Reg2,
19    output reg[31:0] Val2,
20    output reg[31:0] Val1,
21    output reg[31:0] PC_out,
22    output reg Br_taken,
23    output reg [3:0] EXE_CMD,
24    output reg MEM_R_EN,
25    output reg MEM_W_EN,
26    output reg WB_EN
27  );
```

ج- مرحله اجرا و رجیستر پس از آن

```
1 module EXE_stage
2   (
3     input clk,
4     input[3:0] EXE_CMD,
5     input [31:0]val1,
6     input [31:0]val2,
7
8     output [31:0]ALU_result
9  );
```

```
1 module EXE_stage_reg
2   (
3     input clk,
4     input rst,
5     input WB_en_in,
6     //MEM_Signals
7     input MEM_R_EN_in,
8     input MEM_W_EN_in,
9
10    input [31:0] PC_in,
11    input [31:0] ALU_result_in,
12    input [31:0]ST_val_in,
13    input [31:0] Dest_in,
14
15    output reg WB_en,
16    //MEM_Signals
17    output reg MEM_R_EN,
18    output reg MEM_W_EN,
19    output reg[31:0]PC,
20    output reg[31:0]ALU_result,
21    output reg[31:0] ST_val,
22    output reg[31:0] Dest
23  );
```



دستور کار آزمایشگاه معماری کامپیوتر
بخش سخت افزار، دانشکده برق و کامپیوتر، دانشگاه تهران
آزمایش دوم: پیاده سازی پردازنده MIPS
گرد آورنده: علیرضا یزدان پناه



د- مرحله حافظه و رجیستر پس از آن

```
1 module MEM_stage
2   (
3     input clk,
4     input rst,
5     input WB_en_in,
6     //MEM_Signals
7     input MEM_R_EN_in,
8     //memory Address
9     input [31:0]ALU_result_in,
10
11     input [31:0] Mem_read_value_in,
12     input [4:0] Dest_in,
13
14     output reg WB_en,
15     //MEM_Signals
16     output reg MEM_R_EN,
17     //memory Address
18     output reg [31:0] ALU_result,
19
20     output reg [31:0]Mem_read_value,
21     output reg [4:0]Dest
22   );
```

ه- مرحله بازنویسی

```
1 module WB_stage
2   (
3     input clk,
4     input WB_en_in,
5     //MEM_Signals
6     input MEM_R_EN,
7     //memory Address
8     input [31:0] ALU_result,
9
10     input [31:0] Mem_read_value,
11     input [4:0] Dest_in,
12
13     output WB_en,
14     output [31:0] Write_value,
15     output [4:0] Dest
16   );
```




۲- پیاده سازی مرحله واکشی

در مرحله واکشی دستورالعمل به یک ثابت برای نگه داری شماره برنامه (PC) نیاز است. همانطور که در شکل ۱ دیده می شود، این ثابت با توجه به نوع دستور، به اندازه ۱ دستور (۴ بایت) و یا به اندازه $offset+1$ دستور ($4 \times offset+4$) افزایش می یابد. همچنین از یک حافظه دستورالعمل (Instruction Memory) برای نگه داری دستورالعمل ها استفاده می شود.

*** نکته: در صورتی که از حافظه ای استفاده می کنید که دارای ثابت است، باید این ثابت را به جای ثابت خط لوله در نظر بگیرید.

<pre>1 module IF_Stage 2 (3 input clk, 4 input rst, 5 input Br_taken, 6 input [15:0] Br_offset, 7 output [31:0] PC, 8 output [31:0] Instruction 9);</pre>	<pre>1 module IF_Stage_reg 2 (3 input clk, 4 input rst, 5 input flush, 6 input [31:0] PC_in, 7 input [31:0] Instruction_in, 8 output reg [31:0] PC, 9 output reg [31:0] Instruction 10);</pre>
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------	---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

۳- پیاده سازی مرحله کدگشایی (دیکد)

در مرحله کدگشایی می بایست دستور به صورت کامل دیکد گردد، سیگنال های کنترلی ایجاد و مقادیر رجیستر خوانده شود. در این بخش از آزمایش نیازی به ایجاد سیگنال های کنترلی نیست و تنها بیت های sfc را به رجیسترفایل ارسال نمایید و مقادیر دو رجیستر را از رجیستر فایل به مرحله اجرا ارسال نمایید.

```
1 module ID_Stage
2   (
3     input clk,
4     input rst,
5     //From IF
6     input [31:0] Instruction,
7     //From Registers file
8     input [31:0] reg1,
9     input [31:0] reg2,
10    //to registers file
11    output [4:0] src1,
12    output [4:0] src2,
```



۴- پیاده سازی مجموعه ثبات های عمومی

یک آرایه ۳۲ تایی با ثبات های ۳۲ بیتی، که دارای یک پورت نوشتن همگام با لبه پایین رونده و دو پورت خواندن ناهمگام است.

نکته: در این پردازنده ثبات شماره صفر همواره مقدار 0 را در خود نگهداری می کند.

لیست پورتهای مجموعه ثبات ها در زیر نشان داده شده است.

```
1  module Registers_file
2  (
3      input clk,
4      input rst,
5      input [4:0] src1,
6      input [4:0] src2,
7      input [4:0] dest,
8      input [31:0] Write_Val,
9      input Write_EN,
10     output [31:0] reg1,
11     output [31:0] reg2
12 );
```



جلسه دوم آزمایش:

- در این جلسه از آزمایشگاه باید مرحله کدگشایی را تکمیل و مرحله اجرا را پیاده سازی نمایید.

۱- تکمیل مرحله کدگشایی

در این مرحله دستور به صورت کامل کدگشایی می گردد به گونه ای که دیگر در هیچ مرحله ای به Op-code نیازی نخواهد بود. از قسمت های اصلی این بخش پیاده سازی Control Unit به منظور ایجاد تمامی سیگنال های کنترلی پردازنده است. در مرحله کد گشایی همچنین کارهایی مانند تعیین سیگنال پرش، تعیین ورودی اول و دوم ALU، خواندن از رجیستر یا ارسال داده Immediate و تعیین آدرس رجیستر مقصد می بایست انجام گردد. پورت های ورودی مرحله کدگشایی و رجیسترهای پس از آن به شکل زیر است.

```
1 module ID_Stage
2 (
3     input clk,
4     input rst,
5     //From IF
6     input[31:0] Instruction,
7     //From Registers file
8     input[31:0] reg1,
9     input[31:0] reg2,
10    //to registers file
11    output[4:0] src1,
12    output[4:0] src2,
13    //to IF stage registers
14    output IF_flush,
15    //to stage registers
16    output[4:0] Dest,
17    output[31:0] Reg2,
18    output[31:0] Val2,
19    output[31:0] Val1,
20    output Br_taken,
21    output[3:0] EXE_CMD,
22    //MEM_Signals
23    output MEM_R_EN,
24    output MEM_W_EN,
25    //
26    output WB_EN
27 );
```

```
1 module ID_Stage_reg
2 (
3     input clk,
4     input rst,
5     //to stage registers
6     input[4:0] Dest_in,
7     input[31:0] Reg2_in,
8     input[31:0] Val2_in,
9     input[31:0] Val1_in,
10    input[31:0] PC_in,
11    input Br_taken_in,
12    input[3:0] EXE_CMD_in,
13    input MEM_R_EN_in,
14    input MEM_W_EN_in,
15    input WB_EN_in;
16    //to stage registers
17    output reg[4:0] Dest,
18    output reg[31:0] Reg2,
19    output reg[31:0] Val2,
20    output reg[31:0] Val1,
21    output reg[31:0] PC_out,
22    output reg Br_taken,
23    output reg[3:0] EXE_CMD,
24    output reg MEM_R_EN,
25    output reg MEM_W_EN,
26    output reg WB_EN
27 );
```

۲- پیاده سازی مرحله اجرا

واحد اجرا شامل پورت های ورودی و خروجی زیر است.



```
1 module EXE_stage
2   (
3     input clk,
4     input[3:0] EXE_CMD,
5     input [31:0] val1,
6     input [31:0] val2,
7
8     output [31:0] ALU_result
9   );
```

در پردازنده‌های مختلف مرحله اجرا شامل واحدهایی همچون واحد حساب و منطق (ALU)، FMA، X87، Cryptography module و... است. در پردازنده مورد نظر در این آزمایش مرحله اجرا فقط شامل ALU خواهد بود. ALU دارای دو ورودی داده، یک خروجی داده و یک ورودی چهار بیتی است که توسط Control Unit تولید شده و تعیین کننده عملیات ALU است. این ورودی کنترلی در جدول ۲ مشخص شده است.

Op-code	Instruction	ALU Command	Operation
0	NOP	XXXX	Not matter
1	ADD	0000	result = in1 + in2
3	SUB	0010	result = in1 - in2
5	AND	0100	result = in1 And in2
6	OR	0101	result = in1 Or in2
7	NOR	0110	result = in1 Nor in2
8	XOR	0111	result = in1 Xor in2
9	SLA	1000	result = in1 << in2
10	SLL	1000	result = in1 << in2
11	SRA	1001	result = in1 >>> in2
12	SRL	1010	result = in1 >> in2
32	ADDI	0000	result = in1 + in2
33	SUBI	0010	result = in1 - in2
36	LD	0000	result = in1 + in2
37	ST	0000	result = in1 + in2
40	BEZ	XXXX	Not matter
41	BNE	XXXX	Not matter
42	JMP	XXXX	Not matter

جدول ۲- ریز دستورهای واحد حساب و منطق

لیست پورت های ماژول ALU نیز در شکل زیر نشان داده شده است.

```
1 module ALU(
2   input [31:0] in1,
3   input [31:0] in2,
4   input [3:0] cmd,
5   output [31:0] result,
6 );
```



جلسه سوم آزمایش:

- در این جلسه مراحل حافظه و باز نویسی باید پیاده سازی شوند و برای تست پردازنده یک برنامه محک^۱ را اجرا نمایید.

۱- پیاده سازی مرحله حافظه

در مرحله حافظه داده ها از یک حافظه RAM شبیه سازی شده با سیگنال های MEM_R_EN و MEM_W_EN به ترتیب خوانده و در آن نوشته می شود. این سیگنال ها در مرحله گدگشایی توسط Control unit تولید و همراه با دستور در پایپ به جلو حرکت ارسال می شود. حافظه داده از آدرس ۱۰۲۴ شروع می شود و آدرس دهی براساس بایت خواهد بود. در هر مرحله خواندن از حافظه ۳۲ بیت داده خوانده یا نوشته می شود و دسترسی به تک بایت امکانپذیر نیست.

❖ خواندن و نوشتن فقط از آدرس های مضرب ۴ (به دلیل ۳۲ بیتی بودن معماری) انجام می شود. به طور مثال: در ازای خواندن از آدرس های ۱۰۲۴، ۱۰۲۵، ۱۰۲۶ و ۱۰۲۷ نتایج یکسانی خوانده می شود یعنی ۴ بایت از آدرس ۱۰۲۴.

❖ حجم حافظه را ۲۵۶ بایت در نظر بگیرید.

۲- پیاده سازی مرحله باز نویسی

در این مرحله با سیگنال WB_EN داده ارسالی از مرحله حافظه یا اجرا در ثبات مقصد از ثبات های عمومی نوشته خواهد. سیگنال WB_EN توسط واحد کنترل همراه با دستور به جلو ارسال می گردد. همچنین به کمک سیگنال MEM_R_EN نیز نوع دستور (حافظه ای یا محاسباتی) تشخیص داده می شود و مقدار خوانده شده از حافظه یا مقدار محاسبه شده از ALU در ثبات مقصد نوشته می شود.

۳- اجرای برنامه محک

در این مرحله باید برنامه محک در Instruction Memory قرار گیرد و نتایج اجرا به همراه تعداد سیکل های اجرا ثبت شود. به علت نداشتن واحد تشخیص هازاد داده ای (Hazard Detection Unit) می بایست در قسمت هایی از کد که هازارد داده ای وجود دارد دستور NOP به تعداد کافی اضافه گردد. همچنین توجه داشته باشید که پس از اجرای دستور ۴۴ پرش به دستور ۳۰ انجام می شود پس در صورت اضافه نمودن دستورات NOP به برنامه محک آدرس پرش را به درستی جایگزاری نمایید. به طور مثال برای پرش به دستور ۳۰ آدرس ۱۵- ($-15 = (44 + 1) - 30$) را به عنوان آدرس در دستور پرش قرار می دهیم. پس از اجرای دستور ۴۶ نیز در صورت برقراری شرط پرش می بایست ادامه اجرا می بایست از دستور ۲۹ اجرا شود.

^۱ - Benchmark



نکات:

- دستور SRA شیفت به راست محاسباتی می باشند و می بایست علامت در آن حفظ شود (بیت علامت وارد می شود).
- دستور SRL عملوند اول را به اندازه عملوند دوم را شیفت به راست می دهد و بیت صفر وارد می شود.
- دستور SL عملوند اول را به اندازه عملوند دوم به چپ شیفت می دهد، بیت صفر وارد می شود.
- سیگنال ریست (rst) کل ثبات ها (Register File, PC, Instruction Register, Pipeline Registers) را صفر می کند.

پیش گزارش

- معماری پردازنده، نحوه کار خط لوله و عملکرد دستورها را به طور کامل یاد بگیرید.
- قبل از حضور در کلاس کد Verilog ماژول های گفته شده را نوشته و شبیه سازی کنید.
- هسته اصلی کد

گزارش کار

- در ابتدای گزارش کار باید مدار طراحی شده در سطح عملکردی توضیح داده شود، سپس معماری آن در سطح RTL را با توضیحات کامل نوشته شود.
- در قسمت بعد کد Verilog معادل با RTL طراحی شده توضیح داده شود و نتایج شبیه سازی برای نشان دادن درستی کد آورده شود.
- پس از آن نتایج سنتز آورده شود و مدار RTL استخراج شده از Quartus II با مدار RTL طراحی شده در قسمت اول مقایسه شود و تفاوت ها را توضیح دهید.
- نتایج برنامه ریزی روی برد را توضیح دهید.
- در قسمت آخر گزارش کار باید مشکلاتی که هنگام کدنویسی داشته اید، همچنین خطاهای زمان کامپایل و سنتز نوشته شود و راهکارهایی که این مشکلات و خطاها را برطرف نموده اید را بیان کنید.

موفق باشید

یزدان پناه



پیوست : برنامه محک

```
1. 32'b100000_00001_00000_00000_00000001010;/-- Addi    r1,r0,10
2. 32'b000001_00010_00000_00001_00000000000;/-- Add      r2,r0,r1
3. 32'b000011_00011_00000_00001_00000000000;/-- sub      r3,r0,r1
4. 32'b000101_00100_00010_00011_00000000000;/-- And      r4,r2,r3
5. 32'b100001_00101_00000_00000_01000110100;/-- Subi     r5,r0,564
6. 32'b000110_00101_00101_00011_00000000000;/-- or       r5,r5,r3
7. 32'b000111_00110_00101_00000_00000000000;/-- nor      r6,r5,r0
8. 32'b001000_00000_00101_00001_00000000000;/-- xor      r0,r5,r1
9. 32'b001000_00111_00101_00001_00000000000;/-- xor      r7,r5,r0
10. 32'b001001_00111_00100_00010_00000000000;/-- sla      r7,r4,r2
11. 32'b001010_01000_00011_00010_00000000000;/-- sll      r8,r3,r2
12. 32'b001011_01001_00110_00010_00000000000;/-- sra      r9,r6,r2
13. 32'b001100_01010_00110_00010_00000000000;/-- srl      r10,r6,r2
14. 32'b100000_00001_00000_00000_10000000000;/-- Addi     r1,r0,1024
15. 32'b100101_00010_00001_00000_00000000000;/-- st       r2,r1,0
16. 32'b100100_01011_00001_00000_00000000000;/-- ld       r11,r1,0
17. 32'b100101_00011_00001_00000_00000000100;/-- st       r3,r1,4
18. 32'b100101_00100_00001_00000_00000001000;/-- st       r4,r1,8
19. 32'b100101_00101_00001_00000_00000001100;/-- st       r5,r1,12
20. 32'b100101_00110_00001_00000_00000010000;/-- st       r6,r1,16
21. 32'b100101_00111_00001_00000_00000010100;/-- st       r7,r1,20
22. 32'b100101_01000_00001_00000_00000011000;/-- st       r8,r1,24
23. 32'b100101_01001_00001_00000_00000011100;/-- st       r9,r1,28
24. 32'b100101_01010_00001_00000_00000100000;/-- st       r10,r1,32
25. 32'b100101_01011_00001_00000_00000100100;/-- st       r11,r1,36
26. 32'b100000_00001_00000_00000_00000000011;/-- Addi     r1,r0,3
27. 32'b100000_00100_00000_00000_10000000000;/-- Addi     r4,r0,1024
28. 32'b100000_00010_00000_00000_00000000000;/-- Addi     r2,r0,0
29. 32'b100000_00011_00000_00000_00000000001;/-- Addi     r3,r0,1
30. 32'b100000_01001_00000_00000_00000000010;/-- Addi     r9,r0,2
31. 32'b001010_01000_00011_01001_00000000000;/-- sll      r8,r3,r9
32. 32'b000001_01000_00100_01000_00000000000;/-- Add      r8,r4,r8
33. 32'b100100_00101_01000_00000_00000000000;/-- ld       r5,r8,0
34. 32'b100100_00110_01000_11111_11111111100;/-- ld       r6,r8,-4
35. 32'b000011_01001_00101_00110_00000000000;/-- sub      r9,r5,r6
36. 32'b100000_01010_00000_10000_00000000000;/-- Addi     r10,r0,0x8000
37. 32'b100000_01011_00000_00000_00000010000;/-- Addi     r11,r0,16
38. 32'b001010_01010_01010_01011_00000000000;/-- sll      r10,r10,r11
39. 32'b000101_01001_01001_01010_00000000000;/-- And      r9,r9,r10
40. 32'b101000_00000_01001_00000_00000000010;/-- Bez      r9,2
41. 32'b100101_00101_01000_11111_11111111100;/-- st       r5,r8,-4
```



دستور کار آزمایشگاه معماری کامپیوتر
بخش سخت افزار، دانشکده برق و کامپیوتر، دانشگاه تهران
آزمایش دوم: پیاده سازی پردازنده MIPS
گرد آورنده: علیرضا یزدان پناه



42. 32'b100101_00110_01000_00000_000000000000;/-- st	r6,r8,0
43. 32'b100000_00011_00011_00000_000000000001;/-- Addi	r3,r3,1
44. 32'b101001_00011_00001_11111_1111110001;/-- BNE	r3,r1,-15
45. 32'b100000_00010_00010_00000_000000000001;/-- Addi	r2,r2,1
46. 32'b101001_00010_00001_11111_11111101110;/-- BNE	r2,r1,-18
47. 32'b100000_00001_00000_00000_100000000000;/-- Addi	r1,r0,1024
48. 32'b100100_00010_00001_00000_000000000000;/-- ld	r2,r1,0
49. 32'b100100_00011_00001_00000_00000000100;/-- ld	r3,r1,4
50. 32'b100100_00100_00001_00000_00000001000;/-- ld	r4,r1,8
51. 32'b100100_00101_00001_00000_00000001100;/-- ld	r5,r1,12
52. 32'b100100_00110_00001_00000_00000010000;/-- ld	r6,r1,16
53. 32'b100100_00111_00001_00000_00000010100;/-- ld	r7,r1,20
54. 32'b100100_01000_00001_00000_00000011000;/-- ld	r8,r1,24
55. 32'b100100_01001_00001_00000_00000011100;/-- ld	r9,r1,28
56. 32'b100100_01010_00001_00000_00000100000;/-- ld	r10,r1,32
57. 32'b100100_01011_00001_00000_00000100100;/-- ld	r11,r1,36
58. 32'b101010_00000_00000_11111_11111111100;/-- JMP	-4