به نام خدا

معماری کامپیوتر نیمسال دوم ۹۹-۰۰ استاد: دکتر اسدی



تمرین سری هشتم

- پاسخ تمرین های تئوری را به صورت فایل تایپ شده در فرمت PDF در قسمت مربوطه در سامانه CW بار گزاری نمایید.
 - پرسشهای خود را می توانید در فروم ایجاد شده در سایت درس مطرح کنید.
 - هر دانشجو مي تواند حداكثر دو تمرين را با دو روز تاخير بدون كاهش نمره ارسال نمايد.

سوال ۱ – فرض کنید یک حافظه نهان ٔ 2-way set associative داریم که کلمات ٔ آن ۴ بایتی هستند. آدرس دهی به بایت ها صورت می گیرد. هر بالاک داده ۵۱۲ بایت است و در کل ۱۰۲۴ بلاک در حافظه نهان خود داریم. اگر آدرس های فیزیکی ۳۲ بیتی باشند، با استفاده از دستور Oxfab12389 بلاک داده نام tag و index مربوطه را پیدا کند و بگویید به کدام مجموعه ٔ اشاره می کند ؛

سوال ۲ – بعضی از نسخه های ریزپردازنده Pentium 4 دو حافظه نهان RB ه، یکی برای داده و یک برای دستور دارند. یک تیم میخواهد از یک حافظه نهان B KB ای بجای این دو حافظه نهان استفاده کند که مشخصات آن به شرح زیر است:

- هر بلاک داده ۳۲ بایتی است.
- حافظه نهان 2-way set associative است.
 - آدرسهای فیزیکی ۳۲ بیتیاند.
- داده ها با کلمه آدرس می شوند و کلمات ۳۲ بیتی هستند.

با توجه به موارد بالا به سوالات زیر پاسخ دهید:

الف) تعداد بلاكها در اين حافظه نهان چندتا است؟

ب) برای هر بلاک داده تعداد بیتهای برچسپ⁴ چندتا است؟

سوال ۳ - یک پردازنده حافظهی نهان سه لایهای دارد در صورتی که میزان نرخ برخورد الایهها به ترتیب از اول به سوم، ۸۰٪، ۸۷٪ و ۹۵٪ باشند و زمان لازم برای ارسال داده از لایه دوم حافظهی نهان به لایهی اول ۱۵ سیکل و زمان لازم برای ارسال داده از لایهی سوم حافظهی نهان به لایهی سوم حافظهی زمان لازم برای ارسال داده از حافظهی اصلی به لایهی سوم حافظهی نهان به سوم حافظهی اصلی به لایهی سوم حافظهی اصلی به لایهی سوم حافظهی اصلی به لایهی سوم حافظهی نهان به سوم لات زیر پاسخ دهید.

الف) میزان میانگین زمان دسترسی به حافظه (AMAT) را برای این پردازنده بدست آورید.

ب) در صورتی که با افزایش اندازهی لایههای حافظهی نهان میزان hit rate لایهها به ترتیب از اول به سوم به ۸۵٪، ۹۲٪ و ٪۹۸ افزایش یابند میزان AMAT را برای پردازنده با حافظهی نهان جدید را بدست آورید.

ج) در صورتی که بخواهیم میزان AMAT پردازنده در حالت الف را به اندازه ۱ سیکل کاهش دهیم، میزان نرخ برخورد لایهی سوم چه مقدار باید افزایش یابد.

[\] Cache Memory

[₹] Words

[&]quot; Set

^⁵ Tag

۵ Hit Rate

سوال که – یک پردازنده به هنگام اجرای برنامهای نیاز به داده هایی که آدرس آن ها به ترتیب از چپ به راست در زیر آمدهاند، دارد. در صورتی که بدانیم داده ها یک بایتی و آدرس داده ها با اندازه ی بلاک ۴ بایت دارد، در هر یک بایتی و آدرس داده ها با اندازه ی بلاک ۴ بایت دارد، در هر یک از حالت های حافظه ی نهان زیر hit یا miss شدن داده ها و میزان hit-rate حافظه ی نهان را بدست آورید.

235, 521, 232, 519, 523, 736, 739, 747, 648, 744, 651, 522, 520, 840, 839, 843, 521

الف) حافظهی نهان به صورت direct mapped باشد.

ب) حافظهی نهان به صورت 2-way associative باشد. (سیاست جایگزینی LRU)

سوال ۵ – یک سیستم byte-addressable که آدرسهایی ۱۶ بیتی دارد، در کنار یک حافظه نهان byte-addressable که آدرسهایی ۱۶ بیتی دارد، در کنار یک حافظه نهان لاک ک حافظه نهان لاک خافظه نهان لاک خافظه نهان لاک خافظه نهان لاک خافظه نهان لاک ک عافظه نهان لاک که داری می شوند. (راهنمایی: ۴۳۲۵ = 2¹² + 2⁸)

سوال ٦ - يک برنامه داريم که از جريان داده زير هنگام اجراي خود استفاده مي کند. (از چپ به راست)

 $A,\,B,\,A,\,H,\,B,\,G,\,H,\,H,\,A,\,E,\,H,\,D,\,H,\,G,\,C,\,C,\,G,\,C,\,A,\,B,\,H,\,D,\,E,\,C,\,C,\,B,\,A,\,D,\,E,\,F$

این دادهها در نقاط مختلفی از حافظه قرار گرفتهاند و لزوما پشت سر هم نیستند.

الف) یک پردازنده داریم که از یک حافظه نهان fully-associative با سیاست LRU استفاده می کند. اندازه حافظه نهان ۱۲۸ بایت است و اندازه بلوک حافظه نهان ۳۲ بایت است. وضعیت miss/hit شدن حافظه نهان به ازای جریان داده بالا را مشخص کنید. همچنین مشخص کنید در هر لحظه ترتیب داده ها در حافظه نهان بر حسب آخرین زمان استفاده از آن ها چگونه است؟

ب) قسمت قبل را در حالتي حل كنيد كه حافظه نهان 2-way associative باشد.

سوال ۷ - یک پردازنده فضای آدرس فیزیکی ۵بیتی دارد به همراه حافظه نهان. حافظه byte addressable است و حافظه نهان از سیاست جای گذاری LRU استفاده می کند. فرض کنید در ابتدا هیچ داده معتبری در حافظه نهان وجود ندارد.

فرض کنید یک برنامه جریان داده تولید کرده است و وضعیت حافظه نهان در این جریان به صورت زیراست:

Address	نتيجه
5	Miss
2	Miss
0	Miss
4	Hit
25	Miss
9	Miss
1	Hit
25	Hit
16	Miss

9	Miss
1	Miss

الف) Associativity حافظه نهان چگونه است؟

ب) اندازه حافظه نهان چند بایت است؟

سوال ۸- دو پردازنده P1 و P2 در اختیار داریم که از دو L1 Cache متفاوت استفاده کرده و قصد بررسی عملکرد آنها را داریم. برای تمامی قسمتهای این سوال فرض کنید که ۳۶ درصد کل دستورات ما دسترسی به حافظه هستند و دسترسی مستقیم به حافظه نیاز به ۷۰ns زمان دارد.

	L1 Size	L1 Miss Rate	L1 Hit Time
P1	1 KB	11.4%	• ۶ tns
P2	2 KB	٨.٠%	• ۶۶ ns

با توجه به جدول به سوالات پاسخ بدهید:

الف) با فرض این که Hit-Time حافظه نهان L1 تعیین کننده زمان کلاک پردازنده ها باشند. بر این اساس فرکانس این دو پردازنده را مشخص کنید.

ب) مقدار AMAT را برای هر دو پردازنده بدست آورید.

ج) فرض کنید بدون در نظر گرفتن زمانی که برای بدست آوردن دادهها ۱٫۰ باشد. با در نظر گرفتن زمانی که برای بدست آوردن دادهها مجددا از روی حافظه لازم است، CPI واقعی هر دو پردازنده را بدست آورید.

فرض کنید یک حافظه نهان L2 هم به پردازنده ۱ اضافه می کنیم. مشخصات این حافظه نهان به صورت زیر است:

L2 Size	L2 Miss Rate	L2 Hit Time
۵۱۲KiB	ዓ ለ%	r.rrns

به دو سوال زیر براساس وجود این حافظه نهان پاسخ بدهید.

د) میزان AMAT را برای P1 بدست آورید.

ه) فرض کنید بدون در نظر گرفتن Memory Stall ها میزان CPI پردازنده دقیقا ۱٫۰ باشد. با در نظر گرفتن زمانی که برای به دست آوردن داده ها
مجددا از روی مموری لازم است، CPI واقعی P1 را بدست آورید.

سوال ۹ – فرض کنید که سه حافظه نهان با ۴ بلاک تک کلمهای (۴ بایتی) در اختیار داریم. یکی از آنها Direct Map، دیگری Two-Way Set دیگری Associative و آخری Fully Associative است.

فرض كنيد دنباله آدرسهاي بلاك زير براي خوانده شدن به آن داده مي شوند:

0,8,0,6,8

برای هر یک از این حافظه های نهان وضعیت درونی حافظه نهان و اطلاعات قرار گرفته در آن بعد از هر کدام از درخواستها را مشخص کرده و معین کنید که هر کدام چه تعداد Miss دارد.

(در مواردی که لازم است نحوه جایگزینی را LRU در نظر بگیرید.)

سوال عملي:

در تمرین قبل شما یک پردازنده تک-سیکلی طراحی کردید که از یک سری دستورات خاص پشتیبانی می کرد. در این تمرین هدف این است که پردازنده ای که طراحی کردید را به گونه ای تغییر دهید که به صورت چند-سیکلی و خط لوله کار کند. بدیهی است که برای اینکار می بایست واحد کنترل کننده به نحو مناسبی تغییر کند و ثباتهای ۱۰ میانی را به طراحی خود اضافه کنید.

باید طراحی شما مطابق صفحه ۲۸ اسلاید ۸ باشد، به گونهای که برای دستورات branch تنها از دو حباب در خط لوله استفاده شود.

توجه کنید که می توانید حافظه دستور و داده را یکی کنید اما این تصمیم به طراحی شما بازمی گردد.

در نهایت، برنامهای که در تمرین قبل نوشتید که تا جمله ۲۰ام فیبوناچی را محاسبه کند، را میبایست روی پردازنده جدیدتان اجرا کنید.

در گزارشی شیوه ی پیاده سازی قسمت های مختلف پر دازنده ی خود را توضیح دهید علاوه بر توضیحات بخش های مختلف پر دازنده با تهیه ی waveform از صحت اجرای تمامی دستورات اطمینان حاصل کنید.

تصاویر waveform مربوط به اجرای آن را در انتهای گزارشتان پیوست کنید.

⁵ Single-Cycle

Y Multi-Cycle

[^] Pipeline

¹ Controller

^{\.} Register