

به نام خدا




معماری کامپیوتر تمرین 6

جناب آقای دکتر اسدی

سارا آذرنوش

98170668

Multi cycle



1) رجیستری‌های اضافه برای ذخیره کردن مقادیر در مولتی ساسیکل نیاز است.

2) در مولتی ساسیکل به یک alu به جای 2 alu و یک adder در سینگل ساسیکل نیاز است.

3) در سینگل ساسیکل به instruction memory و datamemory جداگانه نیاز است اما در مولتی ساسیکل یک memory نیاز است.

(2)

اگر در یک گیر کند دستوراتی که با 0 انجام میشوند انجام نمیشوند و بالعکس و مقدار هر سیگنال در دستورات و کلاک‌های متفاوت به شکل زیر است.

T0: instruction fetch

T1: id/ register fetch

T2: execution, address computation, branch/jump

T3: memory access or R-type

T4: memory read

Ex = execute wb= write back m= memory

T	lorD	Mem Read	Mem Write	IR Write	Reg Dst	Mem toReg	Reg Write	Ext Op	ALU SrcA	ALU SrcB	ALU Op	PC Src	PC WrCd	PC Wr	
T0	0	1	0	1	x	x	0	x	0	1	add	0	0	1	IF
T1	x	0	0	0	x	x	0	1	1	3	add	x	0	0	ID
T2	x	0	0	0	x	x	0	x	1	0	fun	x	0	0	Ex R-T
T3	x	0	0	0	1	0	1	x	x	x	x	x	0	0	Wb R-T
T2	x	0	0	0	x	x	0	0	1	2	or	x	0	0	Ex ORI
T3	x	0	0	0	0	0	1	x	x	x	x	x	0	0	Wb ORI
T2	x	0	0	0	x	x	0	1	1	2	add	x	0	0	Ex LW
T3	1	1	0	0	x	x	0	x	x	x	x	x	0	0	M LW
T4	x	0	0	0	0	1	1	x	x	x	x	x	0	0	Wb LW
T2	x	0	0	0	x	x	0	1	1	2	add	x	0	0	Ex SW
T3	1	0	1	0	x	x	0	x	x	x	x	x	0	0	M SW
T2	x	0	0	0	x	x	0	x	x	x	sub	1	1	0	Ex BEQ
T2	x	0	0	0	x	x	0	x	x	x	x	2	0	1	Ex J

	1	0
Regwrite:	بقیه به جز 3 حالت	T3 wb r-t/ t4 wb lw/ t3 wb ori
Memread:	بقیه به جز 2 حالت	T0 if/ t3 m lw
Memwrite:	حالت 1 بقیه به جز	T3 m sw
Irwrite:	بقیه به جز 1 حالت	T0 if
Pcwrite:	بقیه به جز 1 حالت	T0 if /t2 exj
Pcwritecond:	بقیه به جز 1 حالت	T2 ex beq

(3)

	I-cache	Decode, R-Read	ALU	PC update	D-cache	R-Write	Total
R-type	1	1	.9	-	-	.8	3.7
Load	1	1	.9	-	1	.8	4.7
Store	1	1	.9	-	1	-	3.9
beq	1	1	.9	.1	-	-	3.0

(setup time = hold time = 0.15 ns)

	Instruction-cache	Register-Read	ALU	PC update	Data-cache	Register-Write
Delay	3 ns	2 ns	1.5 ns	0.5 ns	3 ns	2.5 ns

Setup + hold = .3

الف) کلاک به اندازه بیشترین زمان دستور است که lw بیشترین زمان را دارد <=

$$Cct \Rightarrow lw = 3 + 2 + 1.5 + 3 + 2.5 = 12 \Rightarrow +.3 = 12.3$$

(ب)

	Instruction-cache	Register-Read	ALU	PC update	Data-cache	Register-Write
Delay	3 ns	2 ns	1.5 ns	0.5 ns	3 ns	2.5 ns

$$Cct = 3 + .3 = 3.3$$

$$r\text{-type} = \text{total} = 3 + 2 + 1.5 + 2.5 = 9$$

$$\text{clk} = 4$$

$$4 * 3.3 = 13.2$$

$$\text{lw} = 3 + 2 + 1.5 + 3 + 2.5 = 12$$

$$\text{clk} = 5$$

$$5 * 3.3 = 16.5$$

$$\text{sw} = 3 + 2 + 1.5 + 3 = 9.5$$

$$\text{clk} = 4$$

$$4 * 3.3 = 13.2$$

$$\text{beq} = 3 + 2 + 1.5 + .5 = 7$$

$$\text{clk} = 3$$

$$3 * 3.3 = 9.9$$

(ج)

خیر بسته به نوع و تعداد دستورات و زمان آن ها میتواند هر یک بهتر باشد برای مثال اگر cpi را مانند کلاس 4.1 بگیریم و از کلاک سایکل های بدست آمده استفاده کنیم single cycle بهتر خواهد بود.

$$\text{Time/inst} = 1 * 12.3 = 12.3$$

$$\text{Cpi} = 4.1$$

$$\text{Time /inst} = 4.1 * 3.3 = 13.53$$

(4)


با توجه به اعمالی که باید صورت بگیرد سیگنال های کنترلی به شکل زیر خواهند بود.

2 کلاک ابتدایی برای همه مشترک و کلاک بعدی دستورات به صورت زیر خواهند بود.

Addi => 3: $\text{aluSrcA} = 1$, $\text{aluSrcb} = 100$, $\text{aluOp} = 00$

4: $\text{regDest} = 0$, $\text{memtoReg} = 0$ regwrite

Jump => pcSrc = 10 pcWrite




(5)

Jmem rt, offset(rs)

Memory[R[rs]+offset] = PC+4;


PC = Memory[R[rt]];

یک سیم باید از مقدار خوانده شده از رجیستر b که شامل $r[rs] + \text{offset}$ است باید به ماکس متصل به ادرس نوشتن memdata وجود داشته باشد و یک سیم از مقدار pc که به قسمت نوشتن آن متصل است ایجاد میکنیم و یک سیم که محتویات نوشته شده در memory data register را به مقدار جدید pc بدهد



در چرخه 3 مقدار خوانده شده در $rf+4$ شده و مقدار b در memory نوشته میشود بنابراین سیگنال های مرتبط به آن فعال هستند.

در چرخه 4 مقدار pc در ماکس جدید در آدرس $aluout$ نوشته میشود و مقدار mdr در pc میرود و آن سیگنال ها فعال هستند.



(6)



Jal => jump and link

$\text{Reg}[31] = \text{pc} + 4$

$\text{Pc} = \text{pc}[31:28] \mid \mid (\text{ir}[25:0] \ll 2)$

به 3 سیکل نیاز است دیکود، اینکود و پرش و لینک.

در اینجا لینک نیز انجام میشود بنابراین مقدار به عنوان ادرس وارد rf میشود و نیاز است mux 3 تایی شود.



$\$r0 \leftarrow \text{MEM}[\text{MEM}[(\text{Base}, \text{IMM})]]$

Ldi مقدار را لود کرده و سپس همان را به عنوان ادرس داده و لود میکند.

Lw در پیاده سازی موجود است و یکبار مقدار را لود و در رجیستر مینویسد. پس برای خواندن مجدد از آدرس خوانده شده یه دستور lw یک سیکل برای خواندن آن ادرس جدید از memory پیش از نوشتن در رجیستر و پس از خواندن از ادرس (که در lw نیز موجود است) اضافه میکنیم تا پس از خواندن اولیه دوباره با آن ادرس مقدار را بخواند و ذخیره کند .

برای اینکار mdr را به ماکس متصل به memdata وصل کرده و 3 ورودی و با دوبیت سیگنال میشود در واقع (lorD) نیز 2 بیتی میشود و به شکل زیر با مقادیر زیر در می آید.

T0 : IR \leftarrow M[PC]

PC \leftarrow PC + 4

T1:A \leftarrow RF[rs]


B \leftarrow RF[rt]


T2: ALUOut \leftarrow A + Ext(imm)

T3 : MDR \leftarrow M[ALUOut]

T4: MDR \leftarrow M[MDR]

T5: RF[rt] \leftarrow MDR





(8)

اگر به درستی خواسته مسئله را متوجه شده باشیم در واقع یک ورودی برای نوشتن داریم اگر 2 تا باشد ممکن است ادرس ها برابر باشد و از یک رجیستر بخواند و توانایی همزمان خواندن از یک ثبات ندارد بنابراین در کلاک دوم که دیکود است و در هر حالتی که دو مقدار وارد میشوند خواندن را یک کلاک بین کلاک 1 و 2 اضافه کنیم و یک ماکس در ورودی گذاشته تا مقدار صحیح را انتخاب کند و یک دیکودر در خروجی که متناسب ورودی به رجیستر دهد.

