امتحان پایانترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نیمسال دوم ۱۳۹۹–۱۴۰۰	دانشکده مهندسی کامپیوتر	مدرس: اسدی

کل نمره: ۱۰۰ مدت امتحان: ۶۰ + ۶۰ دقیقه نام و نام خانوادگی: شماره دانشجوئی:

- ۱. در یک سیستم، CPI بدون در نظر گرفتن تاخیر حافظه برابر ۱.۵ میباشد. در صورتی که نرخ فقدان (miss rate) برای دستور برابر
 ۲٪ و برای داده ٪۳ و miss penalty برابر با ۱۰۰ باشد، برای مجموعه دستوراتی که ٪۳۰ آنها را دستورات دسترسی به حافظه (store) تشکیل میدهد، مقادیر زیر را حساب کنید.
 - الف) CPI را محاسبه كنيد.
 - ب) اگر clock rate را دو برابر کنیم و با فرض ثابت ماندن سرعت دسترسی به حافظه، تسریع (speed-up) را محاسبه کنید.

امتحان پایان ترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نیمسال دوم ۱۳۹۹–۱۴۰۰	دانشکده مهندسی کامپیوتر	مدرس: اسدی

۲. دو برنامه A و B به ترتیب بر روی ۲ ماشین ۱ و ۲ اجرا می شوند. نرخ ساعت ماشینهای ۱ و ۲ به ترتیب برابر ۸۰ و ۱۰۰ مگاهرتز است. جدول زیر تعداد کلاسها، CPI هرکلاس و تعداد دستورات موجود از هر کلاس را در دو برنامه ی A و B نشان می دهـد. بـرای این که سرعت اجرای برنامه A حداقل ۱/۲ برابر سرعت اجرای برنامه ی B باشد، حداکثر تعداد دستوراتی که از کلاس C در برنامه A قابل استفاده است، چقدر است؟

	A	
class	Ci	CPI
C1	2	1
C2	?	2
C3	3	3
C4	1	4

]	В
class	Ci	CPI
C1	2	2
C2	3	1
C3	5	3

امتحان پایانترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نیمسال دوم ۱۳۹۹–۱۴۰۰	دانشکده مهندسی کامپیوتر	مدرس: اسدی

- ۳. میخواهیم برای بهینه سازی یک پردازنده، از یک واحد floating-point سریعتر بجای قبلی استفاده کنیم.
- أ) اگر این واحد عملیات floating-point را بطور میانگین دو برابر سریعتر انجام دهد و ۲۰٪ از زمان اجرای برنامه به عملیات floating-point اختصاص داده شود، میزان بهبود سرعت را بیابید.
- ب) حال فرض کنید که این بهبود سرعت ایجاد شده توسط این واحد باعث کاهش سرعت 1.5 برابری در دسترسی به حافظه نهان شود. اگر ۱۰ درصد از زمان اجرای برنامه به دسترسی به حافظه نهان سپری شود، میزان بهبود سرعت در این حالت چقدر است؟
- ج) پس از پیادهسازی عملیاتهای floating-point جدید، چه درصدی از زمان اجرای برنامه صرف عملیات مربوط -floating و چه درصدی صرف دسترسی به حافظه نهان می شود؟

امتحان پایان ترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نيمسال دوم ١٣٩٩ –١۴٠٠	دانشکده مهندسی کامپیوتر	مدرس: اسدی

۴. با بدست آوردن زمان اجرایی برنامه ی زیر برای هر یک از پردازنده های زیر، سریع ترین پردازنده را مشخص کنید. (مقدار اولیه ثباتها را صفر در نظر بگیرید.)

الف) پردازندهی تک سیکلی که زمان اجرای هر کلاک آن 5ns است.

ب) پردازنده ی چند سیکلی که زمان اجرای هر کلاک آن 1.3ns است.

ج) پردازندهی خط لولهای که زمان اجرای هر کلاک آن 2ns است. (تعداد حبابها برای مخاطرات کنترلی را ۱ و برای مخاطرات دادهای را ۲ در نظر بگیرید، علاوه بر این فرض کنید پردازنده از حالت always-not-taken برای پیشبینی branchها استفاده می کند.)


addi \$s0, \$s0, 27 L1: add \$s1, \$s3, \$s1 sll \$s2, \$s1, 2 sw \$s3, 0(\$s2) addi \$s3, \$s3, 1 bne \$s3, \$s0, L1

امتحان پایانترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نیمسال دوم ۱۳۹۹–۱۴۰۰	دانشکده مهندسی کامپیوتر	مدرس: اسدی

مرحلهای ۳۲ بیتی مقدار k را به گونهای بدست آورید تا حاصل ضرب هزینه در تاخیر -k Carry Select مرحلهای ۳۲ بیتی مقدار -k Carry Select مرحلهای شود، میزان تاخیر و هزنیه یاین جمع کننده در این حالت را محاسبه کنید. $(D_{FA}=7\mu s\ D_{MUX}=4\mu s, C_{FA}=5\ , C_{MUX}=3)$

امتحان پایانترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نيمسال دوم ١٣٩٩ –١۴٠٠	دانشکده مهندسی کامپیوتر	مدرس: اسدی

۶. جمع کنندهی زیر از نوع carry select adder میباشد که اندازه بلوکهای جمع کنندهاش متغیر است:



الف) متغیر بودن اندازه بلوکها چه مزیتی نسبت به حالت ثابت دارد؟ توضیح دهید.

ب) هزینهی سخت افزاری و تاخیر مسیر بحرانی جمع کنندهی شکل بالا را محاسبه نمایید.

امتحان پایانترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نيمسال دوم ١٣٩٩ –١۴٠٠	دانشکده مهندسی کامپیوتر	مدرس: اسدی

۷. به ازای چه مقدار از k برای یک Multi-Stage Carry Select Adder هشت بیتی با مشخصات زیر، حاصل ضرب Cost در Delay کمینه می شود؟

$$DFA = 4$$
, $DMUX = 3$, $FA = 4$, $MUX = 5$

امتحان پایان ترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نيم سال دوم ١٣٩٩ –١۴٠٠	دانشکده مهندسی کامپیوتر	مدرس: اسدی

«Fa بیت)، تاخیر و مساحت (از نظر تعداد αrry select با اندازه بلوک های ثابت ۸ بیتی جمع کننده αrry select با اندازه بلوک های ثابت ۸ بیتی با اندازه بلوک های ثابت ۱ بیتی با اندازه بلوک های ثابت ۱ بیتی با اندازه بلوک های ثابت ۱ بیتی با تابی با اندازه بلوک های ثابت با اندازه بلوک های با تابی ب

ب) برای جمع کننده ۴۴ carry select بیتی برای حالتی که اندازه بلوکها یکی یکی افزایش یابد، تاخیر و مساحت را بدست آورید.

امتحان پایان ترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نيم سال دوم ١٣٩٩ –١۴٠٠	دانشکده مهندسی کامپیوتر	مدرس: اسدی

۹. در یک ضرب کننده ترتیبی به روش Add & shift، با فرض اینکه عمل جمع به ۱۰ نانوثانیه و عمل شیفت به ۴ نانوثانیه زمان نیاز داشته باشد و همچنین عملیات جمع و شیفت در دو کلاک متوالی انجام شود، انجام ضرب 1011 * 0110 برحسب نانوثانیه چقدر زمان نیاز دارد؟


امتحان پایان ترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نيم سال دوم ١٣٩٩ –١۴٠٠	دانشکده مهندسی کامپیوتر	مدرس: اسدی

۱۰. ضرب دو عدد علامتدار زیر را به روش booth انجام دهید و سپس محاسبه کنید برای ضرب این دو عدد علامتدار چند پالس ساعت زمان لازم است. (فرض کنید بارشدن ورودیها و ارسال خروجیها نیاز به پالس ساعت ندارد.)

 $0111010 \\ \times 1010011$

امتحان پایان ترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نیمسال دوم ۱۳۹۹–۱۴۰۰	دانشکده مهندسی کامپیوتر	مدرس: اسدی

۱۱. یک ضرب کننده carry-save بصورت زیر پیادهسازی می شود:



مسیر بحرانی و بیشترین تاخیر را محاسبه کنید. (تاخیر گیت ها را d_G در نظر بگیرید.)

امتحان پایان ترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نيم سال دوم ١٣٩٩ –١۴٠٠	دانشکده مهندسی کامپیوتر	مدرس: اسدی

۱۲. فرض کنید یک ضرب کننده بوث داریم که دو عدد ۸ بیتی را در یکدیگر ضرب می کند. فرض کنید که واحدهای جمع کننده و تفریق کننده آن به صورت CSA ۴ مرحلهای هستند. اگر

$$D_{FA} = 4ns$$
, $D_{gate} = 1ns$, $D_{shift} = 2ns$

فرکانس کاری یک عملیات ضرب را محاسبه کنید. (منظور از گیت، گیتهای پایه هستند) (توجه کنید برای ساختن اجزایی که نیاز دارید و تاخیر آنها داده نشده است تنها مجاز به استفاده از گیتهای پایه با ۱ یا ۲ ورودی هستید).

امتحان پایان ترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نيمسال دوم ١٣٩٩–١۴٠٠	دانشکده مهندسی کامپیوتر	مدرس: اسدی

۱۳. کد RTL یک ضرب کننده با روش جمع متوالی را بنویسید. فرض کنید ورودیها در ثباتهای R1 و R2 موجود هستند و در ضرب کننده خود، سیگنالهای start و reset را به عنوان ورودی و سیگنال done را به عنوان خروجی در نظر بگیرید. همچنین از حالت overflow صرفنظر کنید.

امتحان پایانترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نیمسال دوم ۱۳۹۹–۱۴۰۰	دانشکده مهندسی کامپیوتر	مدرس: اسدی

۱۴. با فرض این که در RTL زیر M بیانگر حافظه و R و AC تنها ثباتهای موجود در RSی سیستم باشند، ابتدا مسیر داده مربوط به RTL داده شده را رسم کنید. سپس با استفاده از سیگنالهای X در سمت چپ RTL سیگنالهای کنترلی مسیر داده را مقداردهی کنید.

 $\overline{X_3}X_1:R \leftarrow M[AR]$ (Read Memory word to R)

 $\overline{X_1}X_2:R \leftarrow AC \ (Transfer \ AC \ to \ R)$

 $\overline{X_1}X_3$: $M[AR] \leftarrow R$ (Write R to Memory)

امتحان پایان ترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نيمسال دوم ١٣٩٩ –١۴٠٠	دانشکده مهندسی کامپیوتر	مدرس: اسدی

۱۵. در مجموعه دستورات RT زیر، R R R R R ثباتهای R بیتی هستند و فلیپفلاپهای R و R و R در سیستم وجود دارند. مجموعه دستورات نشان داده شده چه عملی را انجام می دهد؟ با یک مثال ساده نشان دهید.

$$\begin{split} S: R3 \leftarrow 0, S \leftarrow 0, E \leftarrow 0, F_0 \leftarrow 1, R_1 \leftarrow R_0 \\ F_0: R_1 \leftarrow \overline{R_1}, \ F_0 \leftarrow 0, F_1 \leftarrow 1 \\ F_1: R_1 \leftarrow R_1 + 1, F_1 \leftarrow 0, F_2 \leftarrow 1 \\ F_2: R_2 \leftarrow R_2 + R_1, F_2 \leftarrow 0, F_3 \leftarrow 1 \\ F_3: F_3 \leftarrow 0, IF(R_2 < 0) \ then \ [R_2 \leftarrow R_2 + R_0, E \leftarrow 1] \ else \ [R_3 \leftarrow R_3 + 1, F_2 \leftarrow 1] \end{split}$$

امتحان پایانترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نیمسال دوم ۱۳۹۹–۱۴۰۰	دانشکده مهندسی کامپیوتر	مدرس: اسدی

R و R و R و R و R میخواهیم مداری حاوی دو ثبات R بیتی R و R طراحی کنیم که عملیات زیر را با مشخص کردن سیگنالهای R و R انجام می دهد. کد R این مدار را بنویسید.


S0	S 1	S2	عمليات
0	X	X	ACC = ACC
1	1	0	ACC = R
1	1	1	ACC = ACC + R
1	0	1	ACC = ACC + 1
1	0	0	ACC = 1

امتحان پایانترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نيمسال دوم ١٣٩٩ –١۴٠٠	دانشکده مهندسی کامپیوتر	مدرس: اسدی

۱۷. در شکل زیر معماری پردازنده MIPS دیده میشود.


الف) با اضافه کردن یک سیگنال کنترلی شکل زیر را طوری تغییر دهید که دستور bne را نیز پشتیبانی کند.

ب) این بار بدون اضافه کردن سیگنال کنترلی و با تغییر عملکرد ALU کاری کنید که دستور bne را پشتیبانی کند. تغییرات انجام شده را توضیح دهید.



امتحان پایان ترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نيمسال دوم ١٣٩٩ –١۴٠٠	دانشکده مهندسی کامپیوتر	مدرس: اسدی

۱۸. مسیرداده و واحد کنترلی پردازندهی Single-Cycle زیر را به گونهای تغییر دهید تا این پردازنده قابلیت اجرای دستور الله این دستور و واحد کنترلی استفاده شده در اجرای این دستور را مشخص کنید.



.


¹ branch on less equal

امتحان پایان ترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نيمسال دوم ١٣٩٩ –١۴٠٠	دانشکده مهندسی کامپیوتر	مدرس: اسدی

۱۹. فرض کنید میخواهیم دستور جدیدی را به معماری زیر اضافه کنیم به نام storepc که مقدار فعلی pc را در خانه مشخصی از حافظه ذخیره میکند. مثلا:

storepc 0xffc000

الف) فرمت این دستور العمل را طراحی کنید (ISA) و مشخص کنید هر بخش از دستورالعمل چه چیزی را مشخص می کند. ب) تغییرات لازم در مسیر داده را بگونهای تغییر دهید که از این دستور پشتیبانی شود



امتحان پایان ترم	دانشگاه صنعتی شریف	معماری کامپیوتر
نیمسال دوم ۱۳۹۹–۱۴۰۰	دانشکده مهندسی کامپیوتر	مدرس: اسدی

۲۰. پردازنده تکچرخه MIPS را در نظر بگیرید. فرض کنید میخواهیم یک دستور I-type جدید به آن اضافه کنیم. دستور به شکل روبرو است:

getpc \$rt

این دستور مقدار PC را در ثبات rt میریزد. تغییرات لازم را در datapath داده شده برای اجرای این دستور را نشان دهید. به طور شفاف همه تغییرات لازم را مشخص کنید. همچنین مقدار سیگنالهای کنترلی را نیز تعیین کنید.

