به نام خدا

سرکار جناب آقای دکتر اسدی سارا آذرنوش 98170668 تمرین 2 درس معماری کامپیوتر

با توجه به تعریف BUS به 3 کلاک برای اجرای دستورات نیاز است.

BUS→ single source multiple destination

T0: R1 -> R2, R1 -> R4

T1: R5 -> R3, R5 -> R1

T2: R6 -> R5

خیر با 2 باس میتوان 2 جابجایی اطلاعات از 1 مبدا مشخص را انجام داد و یکی از دستورات باقی میماند.

(2

S0': ACC <- ACC + 0

S0S1S2': ACC <- R + 0

 $SOS1S2: ACC \leftarrow ACC + R$ 

S0S1'SS2: ACC <- ACC + 1

S0S1'S2': ACC <- 1 + 0

(رنگها برای بدست آوردن نحوه رسم مدار است)

با توجه به الگو زير طراحي ميكنيم:

کافی است یکی از عبارات جمع با استفاده از ماکس 4 ورودی با S1 و S0 و دیگری با ماکس 4 ورودی S0 و S2 و S3 بدست آورد.

----

S1=0 -> 1

S1=1 => R

\_\_\_\_

S2=0 => 0


S2=1 => ACC

## عبارت اول جمع

S0	S1	MUX
0	0	0
0	1	0
1	0	1
1	1	R

## عبارت دوم جمع

S0	S2	MUX
0	0	ACC
0	1	ACC
1	0	0
1	1	ACC



سیم ها در شکل، 1 بیت نیستند بلکه 4 بیت را جابه جا میکنند ( 1 و 0 نیز به صورت 4 بیتی میباشند)

 $R6 \le S_{in}$ 

 $R5 \le (R1 XOR R0) XOR R3$ 

R3 <= R4

R2 <= R3

 $R1 \leq R2$ 

R0 <= R1

S0': R4 <= R5

S0: R4 <= R6


(S0 = R2')

(4

X	y	Z	X+yz
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1
0	1	1	1
0	0	1	0
0	1	0	0
0	0	0	0

یکی از عوامل جمع مقدار AR است و دیگری را BR AND و شرط قرار میدهیم تا اگر شرط برقرار نبود همان مقدار وارد وارد AR شود (AR+0).

x+yz: AR <- AR + BR




(5

در هر یک از عملیات ها یک A با عبارت دیگری جمع شده است یکی از ورودی ها را A قرار داده و دیگری را با استفاده از MUX بنا بر شروط داده شده بدست می آوریم.

$$(A-1 = A+1110+1=A+1)$$

S	Cin	D
0	0	A+B
0	1	A+1
1	0	A-1=A+1
1	1	A+B+1=A-B



(6

11110010+11111111 = 01111110001

2 عملیات زیر در 1 کلاک هستند پس مقدار قبلی را میگیرند و مقدار جدید که بدست می آید نمیباشد.

 $10111001 \, AND \, 11101010 = 10101000$ 

10111001 + 1 = 10111010

01111110001 - 10101000 = 0101001001

AR = 0101001001

BR = 10111010

CR = 10101000

DR = 11101010