

معماری کامپیوتر مدرس: اسدی	دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر	امتحان پایان ترم نیم‌سال دوم ۱۳۹۹-۱۴۰۰
-------------------------------	---	---

نام و نام خانوادگی:
شماره دانشجویی:

کل نمره: ۱۰۰
مدت امتحان: ۶۰ + ۶۰ دقیقه

۱. در یک سیستم، CPI بدون در نظر گرفتن تاخیر حافظه برابر ۱.۵ می‌باشد. در صورتی که نرخ فقدان (miss rate) برای دستور برابر ۲٪ و برای داده ۳٪ و miss penalty برابر با ۱۰۰ باشد، برای مجموعه دستوراتی که ۳۰٪ آن‌ها را دستورات دسترسی به حافظه (load و store) تشکیل می‌دهد، مقادیر زیر را حساب کنید.
- الف) CPI را محاسبه کنید.
- ب) اگر clock rate را دو برابر کنیم و با فرض ثابت ماندن سرعت دسترسی به حافظه، تسریع (speed-up) را محاسبه کنید.

معمراری کامپیوتر مدرس: اسدی	دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر	امتحان پایان ترم نیمسال دوم ۱۳۹۹-۱۴۰۰
--------------------------------	---	--

۲. دو برنامه A و B به ترتیب بر روی ۲ ماشین ۱ و ۲ اجرا می‌شوند. نرخ ساعت ماشین‌های ۱ و ۲ به ترتیب برابر ۸۰ و ۱۰۰ مگاهرتز است. جدول زیر تعداد کلاس‌ها، CPI هر کلاس و تعداد دستورات موجود از هر کلاس را در دو برنامه‌ی A و B نشان می‌دهد. برای این که سرعت اجرای برنامه A حداقل ۱/۲ برابر سرعت اجرای برنامه‌ی B باشد، حداکثر تعداد دستوراتی که از کلاس C2 در برنامه A قابل استفاده است، چقدر است؟

	A	
class	Ci	CPI
C1	2	1
C2	?	2
C3	3	3
C4	1	4

	B	
class	Ci	CPI
C1	2	2
C2	3	1
C3	5	3

معماری کامپیوتر مدرس: اسدی	دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر	امتحان پایان ترم نیم‌سال دوم ۱۳۹۹-۱۴۰۰
-------------------------------	---	---

۳. می‌خواهیم برای بهینه‌سازی یک پردازنده، از یک واحد floating-point سریع‌تر بجای قبلی استفاده کنیم.

ا) اگر این واحد عملیات floating-point را بطور میانگین دو برابر سریع‌تر انجام دهد و ۲۰٪ از زمان اجرای برنامه به عملیات floating-point اختصاص داده شود، میزان بهبود سرعت را بیابید.

ب) حال فرض کنید که این بهبود سرعت ایجاد شده توسط این واحد باعث کاهش سرعت ۱.۵ برابری در دسترسی به حافظه نهان شود. اگر ۱۰ درصد از زمان اجرای برنامه به دسترسی به حافظه نهان سپری شود، میزان بهبود سرعت در این حالت چقدر است؟

ج) پس از پیاده‌سازی عملیات‌های floating-point جدید، چه درصدی از زمان اجرای برنامه صرف عملیات مربوط floating-point و چه درصدی صرف دسترسی به حافظه نهان می‌شود؟

امتحان پایان ترم نیمسال دوم ۱۳۹۹-۱۴۰۰	دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر	معماری کامپیوتر مدرس: اسدی
--	---	-------------------------------

۴. با بدست آوردن زمان اجرایی برنامه‌ی زیر برای هر یک از پردازنده‌های زیر، سریع‌ترین پردازنده را مشخص کنید. (مقدار اولیه ثبات‌ها را صفر در نظر بگیرید.)

الف) پردازنده‌ی تک سیکلی که زمان اجرای هر کلاک آن $5ns$ است.

ب) پردازنده‌ی چند سیکلی که زمان اجرای هر کلاک آن $1.3ns$ است.

ج) پردازنده‌ی خط لوله‌ای که زمان اجرای هر کلاک آن $2ns$ است. (تعداد حباب‌ها برای مخاطرات کنترلی را ۱ و برای مخاطرات داده‌ای را

۲ در نظر بگیرید، علاوه بر این فرض کنید پردازنده از حالت `always-not-taken` برای پیش‌بینی `branch`ها استفاده می‌کند.)


```
addi $s0, $s0, 27
L1: add $s1, $s3, $s1
    sll $s2, $s1, 2
    sw $s3, 0($s2)
    addi $s3, $s3, 1
    bne $s3, $s0, L1
```

امتحان پایان ترم نیمسال دوم ۱۳۹۹-۱۴۰۰	دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر	معماری کامپیوتر مدرس: اسدی
--	---	-------------------------------

۵. برای یک جمع کننده k -مرحله‌ای k Carry Select 32 بیتی مقدار k را به گونه‌ای بدست آورید تا حاصل ضرب هزینه در تاخیر برای این جمع کننده کمینه شود، میزان تاخیر و هزینه‌ی این جمع کننده در این حالت را محاسبه کنید.
 $(D_{FA} = 7\mu s, D_{MUX} = 4\mu s, C_{FA} = 5, C_{MUX} = 3)$

امتحان پایان ترم نیمسال دوم ۱۳۹۹-۱۴۰۰	دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر	معماری کامپیوتر مدرس: اسدی
--	---	-------------------------------

۶. جمع کننده‌ی زیر از نوع carry select adder می‌باشد که اندازه بلوک‌های جمع کننده‌اش متغیر است:



- الف) متغیر بودن اندازه بلوک‌ها چه مزیتی نسبت به حالت ثابت دارد؟ توضیح دهید.
- ب) هزینه‌ی سخت افزاری و تاخیر مسیر بحرانی جمع کننده‌ی شکل بالا را محاسبه نمایید.

امتحان پایان ترم نیم‌سال دوم ۱۳۹۹-۱۴۰۰	دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر	معماری کامپیوتر مدرس: اسدی
---	---	-------------------------------

۷. به ازای چه مقدار از k برای یک Multi-Stage Carry Select Adder هشت بیتی با مشخصات زیر، حاصل ضرب Cost در Delay کمینه می‌شود؟

$$DFA = 4, DMUX = 3, FA = 4, MUX = 5$$

امتحان پایان ترم نیم‌سال دوم ۱۳۹۹-۱۴۰۰	دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر	معماری کامپیوتر مدرس: اسدی
---	---	-------------------------------

۸. الف) برای برای جمع‌کننده carry select با اندازه بلوک های ثابت ۸ بیتی (جمعا ۶۴ بیت)، تاخیر و مساحت (از نظر تعداد Fa، Mux و Ha) را بدست آورید.

ب) برای جمع‌کننده carry select ۶۴ بیتی برای حالتی که اندازه بلوک‌ها یکی یکی افزایش یابد، تاخیر و مساحت را بدست آورید.

امتحان پایان ترم نیم‌سال دوم ۱۳۹۹-۱۴۰۰	دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر	معماری کامپیوتر مدرس: اسدی
---	---	-------------------------------

۹. در یک ضرب‌کننده ترتیبی به روش Add & shift، با فرض اینکه عمل جمع به ۱۰ نانوثانیه و عمل شیف‌ت به ۴ نانوثانیه زمان نیاز داشته باشد و همچنین عملیات جمع و شیف‌ت در دو کلاک متوالی انجام شود، انجام ضرب $1011 * 0110$ برحسب نانوثانیه چقدر زمان نیاز دارد؟


معماری کامپیوتر مدرس: اسدی	دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر	امتحان پایان ترم نیمسال دوم ۱۳۹۹-۱۴۰۰
-------------------------------	---	--

۱۰. ضرب دو عدد علامتدار زیر را به روش booth انجام دهید و سپس محاسبه کنید برای ضرب این دو عدد علامتدار چند پالس ساعت لازم است. (فرض کنید بارشیدن ورودی‌ها و ارسال خروجی‌ها نیاز به پالس ساعت ندارد.)

$$\begin{array}{r} 0111010 \\ \times 1010011 \\ \hline \end{array}$$

معماري کامپیوتر مدرس: اسدي	دانشگاه صنعتي شريف دانشکده مهندسي کامپیوتر	امتحان پايان ترم نيم سال دوم ۱۳۹۹-۱۴۰۰
-------------------------------	---	---

۱۱. يك ضرب كننده carry-save بصورت زير پياده سازي مي شود:



مسير بحراني و بيشتري تاخير را محاسبه كنيد. (تاخير گيت ها را d_g در نظر بگيريد.)

معماری کامپیوتر مدرس: اسدی	دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر	امتحان پایان ترم نیم سال دوم ۱۳۹۹-۱۴۰۰
-------------------------------	---	---

۱۲. فرض کنید یک ضرب کننده بوث داریم که دو عدد ۸ بیتی را در یکدیگر ضرب می کند. فرض کنید که واحدهای جمع کننده و تفریق کننده آن به صورت CSA ۴ مرحله ای هستند. اگر

$$D_{FA} = 4ns, D_{gate} = 1ns, D_{shift} = 2ns$$

فرکانس کاری یک عملیات ضرب را محاسبه کنید. (منظور از گیت، گیت های پایه هستند) توجه کنید برای ساختن اجزایی که نیاز دارید و تاخیر آن ها داده نشده است تنها مجاز به استفاده از گیت های پایه با ۱ یا ۲ ورودی هستید).

امتحان پایان ترم نیم‌سال دوم ۱۳۹۹-۱۴۰۰	دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر	معماری کامپیوتر مدرس: اسدی
---	---	-------------------------------

۱۳. کد RTL یک ضرب‌کننده با روش جمع متوالی را بنویسید. فرض کنید ورودی‌ها در ثبات‌های R1 و R2 موجود هستند و در ضرب‌کننده خود، سیگنال‌های start و reset را به عنوان ورودی و سیگنال done را به عنوان خروجی در نظر بگیرید. همچنین از حالت overflow صرف‌نظر کنید.

امتحان پایان ترم نیم‌سال دوم ۱۳۹۹-۱۴۰۰	دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر	معماری کامپیوتر مدرس: اسدی
---	---	-------------------------------

۱۴. با فرض این که در RTL زیر M بیانگر حافظه و R و AC تنها ثبات‌های موجود در ISAی سیستم باشند، ابتدا مسیر داده مربوط به RTL داده شده را رسم کنید. سپس با استفاده از سیگنال‌های X در سمت چپ RTL سیگنال‌های کنترلی مسیر داده را مقداردهی کنید.

$\overline{X_3}X_1: R \leftarrow M[AR]$ (*Read Memory word to R*)

$\overline{X_1}X_2: R \leftarrow AC$ (*Transfer AC to R*)

$\overline{X_1}X_3: M[AR] \leftarrow R$ (*Write R to Memory*)

امتحان پایان ترم نیمسال دوم ۱۳۹۹-۱۴۰۰	دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر	معماری کامپیوتر مدرس: اسدی
--	---	-------------------------------

۱۵. در مجموعه دستورات RTL زیر، R_0, R_1, R_2 و R_3 ثبات‌های n بیتی هستند و فلیپ‌فلاپ‌های E, S, F_0, F_1, F_2 و F_3 در سیستم وجود دارند. مجموعه دستورات نشان داده شده چه عملی را انجام می‌دهد؟ با یک مثال ساده نشان دهید.

$$\begin{aligned}
 S: & R_3 \leftarrow 0, S \leftarrow 0, E \leftarrow 0, F_0 \leftarrow 1, R_1 \leftarrow R_0 \\
 & F_0: R_1 \leftarrow \overline{R_1}, F_0 \leftarrow 0, F_1 \leftarrow 1 \\
 & F_1: R_1 \leftarrow R_1 + 1, F_1 \leftarrow 0, F_2 \leftarrow 1 \\
 & F_2: R_2 \leftarrow R_2 + R_1, F_2 \leftarrow 0, F_3 \leftarrow 1 \\
 & F_3: F_3 \leftarrow 0, IF(R_2 < 0) \text{ then } [R_2 \leftarrow R_2 + R_0, E \leftarrow 1] \text{ else } [R_3 \leftarrow R_3 + 1, F_2 \leftarrow 1]
 \end{aligned}$$

معماری کامپیوتر مدرس: اسدی	دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر	امتحان پایان ترم نیم‌سال دوم ۱۳۹۹-۱۴۰۰
-------------------------------	---	---


۱۶. می‌خواهیم مداری حاوی دو ثبات ۴ بیتی ACC و R طراحی کنیم که عملیات زیر را با مشخص کردن سیگنال‌های S_0 , S_1 و S_2 انجام می‌دهد. کد RTL این مدار را بنویسید.

عملیات	S_2	S_1	S_0
$ACC = ACC$	X	X	0
$ACC = R$	0	1	1
$ACC = ACC + R$	1	1	1
$ACC = ACC + 1$	1	0	1
$ACC = 1$	0	0	1


۱۷. در شکل زیر معماری پردازنده MIPS دیده می‌شود.

الف) با اضافه کردن یک سیگنال کنترلی شکل زیر را طوری تغییر دهید که دستور `bne` را نیز پشتیبانی کند.

ب) این بار بدون اضافه کردن سیگنال کنترلی و با تغییر عملکرد `ALU` کاری کنید که دستور `bne` را پشتیبانی کند. تغییرات انجام شده را توضیح دهید.



۱۸. مسیره داده و واحد کنترلی پردازنده‌ی Single-Cycle زیر را به گونه‌ای تغییر دهید تا این پردازنده قابلیت اجرای دستور ^۱ble را داشته باشد. مراحل اجرای این دستور و سیگنال‌های کنترلی استفاده شده در اجرای این دستور را مشخص کنید.




¹ branch on less equal

معمری کامپیوتر مدرس: اسدی	دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر	امتحان پایان ترم نیمسال دوم ۱۳۹۹-۱۴۰۰
------------------------------	---	--

۱۹. فرض کنید می‌خواهیم دستور جدیدی را به معماری زیر اضافه کنیم به نام `storepc` که مقدار فعلی `pc` را در خانه مشخصی از حافظه ذخیره می‌کند. مثلاً:

`storepc 0xffc000`

الف) فرمت این دستور العمل را طراحی کنید (ISA) و مشخص کنید هر بخش از دستور العمل چه چیزی را مشخص می‌کند.
ب) تغییرات لازم در مسیر داده را بگونه‌ای تغییر دهید که از این دستور پشتیبانی شود



معمراری کامپیوتر مدرس: اسدی	دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر	امتحان پایان ترم نیمسال دوم ۱۳۹۹-۱۴۰۰
--------------------------------	---	--

۲۰. پردازنده تک‌چرخه MIPS را در نظر بگیرید. فرض کنید می‌خواهیم یک دستور I-type جدید به آن اضافه کنیم. دستور به شکل روبرو است:

getpc \$rt

این دستور مقدار PC را در ثبات \$rt می‌ریزد. تغییرات لازم را در datapath داده‌شده برای اجرای این دستور را نشان دهید. به طور شفاف همه تغییرات لازم را مشخص کنید. همچنین مقدار سیگنال‌های کنترلی را نیز تعیین کنید.

