به نام خدا

معماری کامپیوتر نیمسال دوم ۹۹-۰۰ استاد: دکتر اسدی



تمرین سری سوم

- پاسخ تمرین های تئوری را به صورت فایل تایپ شده در فرمت PDF در قسمت مربوطه در سامانه CW بارگزاری نمایید.
 - پرسشهای خود را می توانید در فروم ایجاد شده در سایت درس مطرح کنید.
 - هر دانشجو مي تواند حداكثر دو تمرين را با دو روز تاخير بدون كاهش نمره ارسال نمايد.

سوال ۱ – فرض کنید برای ساخت یک جمع کننده ۴۴ بیتی با دو لایه carry look-ahead بین ماژولها، از ماژولهای جمع کننده ۴۴ بیتی با دو لایه carry look-ahead استفاده کرده ایم. اگر تاخیر گیتهای پایه (and, or, not) ۲ نانوثانیه باشد، بیشترین تاخیر ممکن برای این جمع کننده ۶۴ بیتی چند نانوثانیه است؟

سوال ۲ – اگر دو عدد m و 2+m بیتی در شیوه مکمل دو را با استفاده از الگوریتم ضرب بوث بخواهیم در هم ضرب کنیم، حداقل و حداکثر تعداد جمع و تفریقهای مورد نیاز چقدر خواهد شد؟

سوال ۳ – پنج رقم انتهای شماره دانشجویی خود را بعد از تبدیل به مبنای دو، در عدد ۱۰۰۱۰ با استفاده از روش بوث ضرب کنید و مراحل کار را نشان و توضیح دهید.

> سوال ٤ – يكى از انواع جمع كننده ها، carry skip adder نام دارد. در مورد اين جمع كننده تحقيق كنيد. با توجه به جدول زير كه در آن تاخير گيت هاى استفاده شده در carry skip adder داده شده است به سوالات زير پاسخ دهيد.

TNAND2	TNAND3	TNAND4
2	3	4

الف) با فرض این که مدار FA به صورت دو سطحی NAND-NAND پیاد سازی شده است، تاخیر تولید بیتهای حاصل جمع و بیت نقلی خروجی یک FA را به دست آورید.

ب) تاخیر یک جمع کنندهی ۲۰ بیتی carry skip adder را در حالتی که اندازه گروهها ثابت و برابر ۴ باشد را به دست آورید.

سوال ۵ – روند مرحله به مرحله ضرب اعداد زیر را طبق الگوریتم بوث نشان دهید. اعداد در رجیسترهای ۵ بیتی قرار دارند. در هر دو حالت عدد ۱۵ را مضروب^۲ در نظر بگیرید.

الف) 13 × 15

 $15 \times (-13)$ (\sim

سوال ٦ – به ازای چه ۱۸ی، حاصل Cost * Delay برای یک جمع کننده Carry Select Adder بیتی با ثباتهای زیر کمینه می شود؟

DFA=3, CFA = 3, DMUX=3, CMUX=6


[\] booth

^r multiplicand

سوال ۷ – تعداد AND و Half Adder مورد استفاده در یک Combinational Multiplexer برای ضرب کننده دو عدد n بیتی را به دست آورید.

سوال عملي:

با استفاده از گیتهای اولیه، FFها و مالتی پلکسرها یک شیفت رجیستر ۴ بیتی با قابلیت بارگذاری موازی بسازید. ورودی ها و خروجی های شیفت رجیستر باید مطابق با شکل زیر باشند



دو بیت انتخاب طبق جدول زیر مشخص می کند که با رسیدن کلاک چه عملی باید انجام شود:

S1S0	Operation	
00	NOP	
01	Parallel Load	
10	Shift Right	
11	Shift Left	

ب) با استفاده از شیفت رجیستر مرحله قبل یک ضرب کننده ی ۴ بیت در ۴ بیت بسازید که بر مبنای الگوریتم بوث کار کند.

پس از ساخت طرح شماتیک نهایی هر بخش یک فایل waveform درست کنید که صحت عملکرد مدار را بررسی کند.

تمرین عملی باید با ابزار کوارتوس انجام شود.

3

[™] Select