

# آزمایشگاه معماری کامپیوتر

گزارش آزمایش پنچم

عنوان آزمایش : واحد محاسبه با امکان انتخاب ثبات مبدا و مقصد

دکتر حمید سربازی آزاد

سارا آذرنوش — ۹۸۱۷۰۶۶۸

کسری امانی — ۹۸۱۰۱۱۷۱

پارسا محمدیان — ۹۸۱۰۲۲۸۴

۹ شهریور ۱۴۰۰

# آزمایش پنچم فهرست مطالب

۲	دمه															قدم	م	1																		
۲																														(	ۺ	ماب	، آز	دف	A	۲
٢																													ز	نيا	رد	مو	ت	طعا	ق	٣
4 4 4 9																	٠	ب	١	ن	A دو	d. ود	de ور	er,	/S با	ul سر	ot ک	ra پلاً	ct لتى	مار or موا	، فر می می	الب را- را-	ق ط ط	رح ۱. ۲. ۴.	۴ ۴	۴
<b>,</b>																															يشر	زما ست	آ ه ت	يجا ١.	نت ۵	۵

#### ۱ مقدمه

کامپیوترهای امروزی از بخشهای مختلفی تشکیل شدند که یکی از بخشهای اصلی آنها -CPU (Cen انهای اصلی آنها tral Processing Unit) آست که مسئول پردازش است. یکی از بخشهای اصلی و جدا نشدنی واحد پردازنده مرکزی، (Arithmetic and Logic Unit) است. همانطور که از اسم واحد محاسبه و منطق مشخص است، یردازشهای محاسباتی در واحد یردازنده مرکزی بر عهده این بخش میباشد. ورودیهای واحد محاسبات با توجه به معماری پردازنده تعیین میشوند. برای نمونه پردازندههای تک عملونده، دو عملونده، و سه عملونده، داریم که عدد موجود در هر کدام تعداد عملوندهای Explicit یا صریح را مشخص میکند. در مقابل عملوند Implicit یا ضمنی در دستور ماشین مشخص نمیشود و به صورت پیشفرض در نظر گرفته شده است مانند ماشین انباشتگر یا Accumulator که در آن یک ثبات در نظر گرفته میشود و به عنوان مقصد، و یکی از مبداهای محاسبات استفاده میشود. حال اگر به شکل ۱ نگاه کنیم، معماری واحد محاسبات به گونهای است که یکی از عملوندهای مبدا به صورت ضمنی است و دیگر عملوند مبدا و عملوند مقصد به صورت صریح مشخص می شوند. در ادامه مشاهده  $R_0$ میکنیم که در این معماری سه عملوند Immediate نیز وجود دارد. این اعداد، اعداد پرکاربردی هستن که به دلیل کاربرد فراوانشان به صورت غیرقابل تغییر در مدار موجود هستند. همچنین Multiplexer موجود یک ورودی دیگر دارد که در این آزمایش استفاده نمیشود ولی بعدها برای Flag استفاده میشود. Flagها مجموعه بیتهایی هستند که پس از پایان عملیات حسابی بر اساس نتیجه عملیات پر میشوند. این پرچمها معمولاً شامل موارد زیر هستند:

Carry: C.1

Zero: Z.Y

Sign: S.

Overflow: O . F


# ۲ هدف آزمایش

در این آزمایش قصد داریم بخشی از یک کامپیوتر ساده را طراحی کنیم. این بخش شامل یک Register در این آزمایش قصد دارای ۴ ثبات ۸ بیتی است، و یک File Proteus این بخش از نرمافزار Proteus و پیادهسازی این بخش از نرمافزار است. برای طراحی و پیادهسازی این بخش از نرمافزار استفاده میکنیم.

# ۳ قطعات مورد نیاز

قطعات مورد استفاده در این آزمایش در زیر آمده اند:

- گىت XOR
- گىت NOT
- گىت OR
- گیت AND



شكل ١: معماري واحد محاسبات

- LOGICPROBE •
- LOGICPROBE (BIG)
  - LOGICSTATE
    - SWITCH •
    - **BUTTON** •
- $74S139 \text{ IC} \rightarrow 2 \text{ to 4 Decoder} \bullet$ 
  - 74198 IC  $\rightarrow$  8-Bit Register  $\bullet$ 
    - 3WATT10K Resistor •
- $74157 \rightarrow \text{Quadruple 1-of-2 Multiplexer} \ \bullet$

# ۴ شرح آزمایش

همانطور که گفته شد قسمت محاسباتی یک CPU ساده را طراحی میکنیم. برای ساخت مدار از طراحی موجود در شکل ۱ استفاده میکنیم. این معماری امکان انجام جمع و تفریق با انتخاب یکی از ثباتهای مبدا و ثبات نگهدارنده نتیجه (مقصد) را دارد.

#### 1.۴ قالب فرمانهای واحد محاسبات


دستورات این واحد محاسبات ۶ بیتی هستند و فرمت دستورات در شکل ۲ آمده است. عملوندها در ۴ رجیستر ۸ بیتی  $R_0$  تا  $R_0$  قرار دارند. مقدار هر یک از رجیسترها به یک Multiplexer عملوندها در ۴ رجیستر ۸ بیتی وارد می شود که با توجه به سه بیت آخر دستور ورودی مناسب به خروجی وصل می شود و وارد Adder/Subtractor می گردد. همچنین ورودی دیگر آن نیز به صورت ضمنی ثبات  $R_0$  است. با توجه به بیت اول دستور، نوع عملیات (جمع/تفریق) مشخص می گردد (اگر ۱ باشد جمع و اگر ۱ باشد تفیق راست).

خروجی Adder/Subtractor به همه ثباتها متصل است. پایهی لود کردن موازی ثبات مطلوب به وسیله یک Decoder و توسط دو بیت وسط دستور فعال می گردد و در نهایت نتیجه محاسبات در آن دخیره می شود.


### ۲.۴ طواحی ۲.۴

با توجه به ۸ بیتی بودن اعداد نیاز به یک جمع/تفریق کننده ۸ بیتی داریم. برای ساخت آن مانند آزمایش قبل عمل میکنیم. یک جمع کننده کامل (Full Adder) با گیت های پایه میسازیم. مدار تمام جمعکننده در شکل ۳ آمده است.

سپس با استفاده از  $\Lambda$  جمع کننده کامل و اتصال متوالی آنها میتوانیم Ripple-Carry Adder بسازیم. می دانیم عملیات تفریق در مبنای دو همان عملیات جمع با مکمل  $\Upsilon$  یک عدد است. پس برای اضافه کردن عملیات تفریق، یک بیت عملیات به عنوان ورودی ماژول در نظر می گیریم، در صورتی که  $\Upsilon$  بود تمام بیتهای عدد دوم را معکوس می کنیم و کل عدد را با یک جمع می کنیم. عملیات معکوس کردن  $\Upsilon$ 




شكل ٢: فرمت دستورات واحد محاسبه



شكل ٣: مدار تمام جمعكننده

بیت عدد دوم با استفاده از ۸ گیت XOR انجام شده است و عملیات جمع کردن با یک، با پاس دادن رقم نقلی اولیه انجام شده است. به این صورت هر وقت  $\operatorname{func}$  یک باشد عملیات تفریق (جمع با مکمل دو) انجام می شود. مدار این جمع/تفریق کننده در شکل ۴ قابل مشاهده است.



شكل ۴: مدار جمع/تفريق كننده


## ۳.۴ طراحی مولتیپلکسر با ۸ ورودی ۸ بیتی

برای ساختن مولتیپلکسر با ۸ ورودی ۸ بیتی، ابتدا ماژول مولتیپلکسری با ۲ ورودی ۸ بیتی میسازیم. این ماژول با استفاده از دو آی سی 74157 ساخته شده است. پیادهسازی مدار این ماژول را در شکل ۵ مشاهده میکنیم.


حال هفت عدد از ماژول ساخته شده را متوالی وصل می کنیم تا مولتی پلکسر مطلوب را بسازیم. این اتصال به گونهای است که از  $\mathbf 7$  لایه ماژول ساخته شده تشکیل شده است. لایه اول بیت  $S_0$  به ماژول ها داده می شود، لایه دوم بیت  $S_1$  و لایه آخر بیت  $S_2$ . مدار نهایی این ماژول نیز در شکل  $S_1$  قابل مشاهده است.

#### ۴.۴ کلید Enable

مدار با بستن کلید Enable فعال می شود و یا توجه به دستور داده شده، شروع به کار می کند. کلید الله Enable از یک سمت به مقاومت و مقدار ۱، و از سمت دیگر به زمین متصل است. با بستن کلید چون به زمین وصل می شود مقدار آن ، می شود و با استفاده از نات آن مقدار Enable یک می شود و مدار فعال می شود. دقت شود که این سیگنال در پردازنده نیاز نیست و صرفا برای انجام تست اضافه شده است. چون در پردازنده در هر سیکل ساعت پردازش انجام می شود.




شكل ۵: مدار دروني مولتي پلكسر



شكل 6: مدار مولتي پلكسر

# ۵ نتیجه آزمایش

در آخر مدار یک واحد محاسبات را داریم که قابلیت انتخاب ثبات یکی از ورودیها و خروجی را دارد. مدار نهایی در شکل ۷ قابل مشاهده است.




شکل ۷: مدار نهایی


برای تست مدار چندین ورودی مختلف را تست میکنیم.

#### 1.0


در این تست ابتدا دو بار  $R_0=R_0+1$  انجام شده که در شکل ۸ و ۹ قابل مشاهد است. سپس  $R_1=R_0+R_0$  انجام شده است که در شکل ۱۰ قابل مشاهده است. پس از آن  $R_0=R_0+R_0$  انجام شده است که در شکل ۱۱ نمایان است. بعد از آن  $R_2=R_0+R_0$  اجرا شده است که در شکل ۱۲ مشخص است. سپس  $R_3=R_1+R_0$  اجرا شده است که در شکل ۱۳ آمده است. در آخر برای اطمینان از صحت عملگر تفریق  $R_3=R_3-R_0$  اجرا شده است که در شکل ۱۴ نتیجه مشاهده می شود.




شکل ۸




شکل ۹




شکل ۱۰




شکل ۱۱



شکل ۱۲



شکل ۱۳



شکل ۱۴