

# آزمایشگاه معماری کامپیوتر

گزارش آزمایش اول

عنوان آزمایش: جمعکننده دهدهی

دکتر حمید سربازی آزاد

سارا آذرنوش — ۹۸۱۷۰۶۶۸

کسری امانی — ۹۸۱۰۱۱۷۱

پارسا محمدیان — ۹۸۱۰۲۲۸۴

۵ مرداد ۱۴۰۰

	سرا	1	ه 🚄	7
مييوبر	ی دا	معمار	یشگاه	ارما

#### آزمایش اول

لب	مطا	ست	فص
$\overline{}$		-	$\overline{}$

۲	قدمه	۱ ه
٢	<b>عدف آزمایش</b>	<b>5</b>
٢	نرح آزم <b>ای</b> ش	<del>ئ</del> ٣
٢	تيجه آزمايش	۴ ذ

#### ۱ مقدمه


در این آزمایش با استفاده از ابزار Proteus یک مدار جمعکننده ۳ رقمی دهدهی (BCD) طراحی و پیادهسازی میکنیم.

### ۲ هدف آزمایش

هدف این آزمایش آشنایی با جمع کننده BCD سه رقمی و پیاده سازی آن به کمک Full Adder می باشد. در آخر باید بتوانیم دو عدد ۳ رقمی که با فرمت Binary Coded Decimal وارد می شوند را با یکدیگر جمع، و سپس توسط Seven Segment نمایش دهیم.

## ۳ شرح آزمایش


در این آزمایش ابتدا به کمک گیتهای منطقی Full Adder را طراحی کردیم. تصویر این مدار را در شکل ۱ مشاهده میکنید. سپس به کمک ۸ عدد از همین Full Adderها جمعکننده ۱ رقمی عدد از دهدهی را طراحی کردیم. شکل این بخش هم در شکل ۲ مشاهده میکنید. در آخر با بستن ۳ عدد از این جمعکنندههای دهدهی، یک جمعکننده ۳ رقمی BCD ساختیم. تصویر مدار اصلی در شکل ۳ قابل مشاهده است.




شكل ١: تمام جمعكننده

### ۴ نتیجه آزمایش


نتیجه نهایی آزمایش همان مداری است که در شکل  $^{\alpha}$  مشاهده میکنید. برای اطمینان از صحت عملکرد مدار، دو ورودی مختلف (یکی با رقم نقلی و دیگری بدون رقم نقلی) را به مدار میدهیم و خروجی را بررسی میکنیم. همانطور که در شکل  $^{\alpha}$  و شکل  $^{\alpha}$  قابل مشاهده است، مدار به درستی حاصل جمع را نمایش میدهد.




شکل ۲: جمعکننده ۱ رقمی دهدهی



شکل ۳: جمعکننده ۳ رقمی دهدهی



1+888+888=1777 شکل  $\mathbf{7}$ : تست اول



0+530+319=849 شکل ۵: تست دوم