

Εθνικό Μετσοβίο Πολυτέχνειο

ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧ. ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ

ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟϔΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΣΥΣΤΗΜΑΤΑ ΜΙΚΡΟϔΠΟΛΟΓΙΣΤΩΝ

1η ΑΣΚΗΣΗ

Αχλάτης Στέφανος-Σταμάτης (03116149)
<el16149@central.ntua.gr>
Καπερώνη Φρειδερίκη (03116685)

 $<\!el16685@central.ntua.gr\!>$

Απρίλιος 2020

Περιεχόμενα

1η	Άσκηση	2
2η	Άσκηση	6
Зη	Άσκηση	7
4η	Άσκηση	8
5η	Άσκηση	12
6η	Άσκηση	15
7 ŋ	Άσκηση	18

Στην πρώτη άσκηση μας δίνονται εντολές μηχανής και καλούμαστε να τις μετατρέψουμε σε εντολές Assembly. Παραθέτουμε τον τελικό κώδικα, όπως αυτός εκτελέστηκε στον MicroLab Simulator 8085. (εκτενής ανάλυση και σχολιασμός άσκηση στο αντίστοιχο παράρτημα παρακάτω)

```
BEGIN:
       MVI B, 01H
       LDA 2000H
       CPI 00H
       JZ GOTOEND
MYLOOP:
       RAR
       JC BEFOREND
       INR B
       JNZ MYLOOP
BEFOREND:
       MOV A, B
GOTOEND:
       CMA
       STA 3000H
       RST 1
       END
```

Παρακάτω παραθέτουμε και το μεταφρασμένο πρόγραμμα, όπως προέκυψε από τον MicroLab Simulator 8085 όπου φαίνεται η αντιστοιχία των εντολών με τον κώδικα της μηχανής που δόθηκε και στην εκφώνηση.

```
BEGIN:
0800 06
              MVI B. 01H
0801
       01
              LDA 2000H
0802
      3A
0803
      0.0
0804
       20
0805
      FE
             CPI 00H
0806
      00
0807
      CA
              JZ GOTOEND
0808
      13
0809
      08
MYLOOP:
080A 1F
080B DA
              RAR
              JC BEFOREND
080C
      12
      08
080D
080E 04
              INR B
080F
      C2
              JNZ MYLOOP
0810 OA
0811
      08
BEFOREND:
0812 78
             MOV A, B
GOTOEND:
0813 2F
0814 32
              CMA
              STA 3000H
0815 00
0816 30
0817 CF
              RST 1
```

ΑΝΑΛΥΤΙΚΆ ΣΧΟΛΙΆ:

- Εκτελώντας το πρόγραμμα στον προσομοιωτή, διαπιστώνουμε ότι ο συσσωρευτής A (accumulator) περιέχει την τιμή υποδεικνύουν οι διακόπτες (8-bit) ο καταχωρητής Β και αρχικοποιείται στην τιμή του δεκαεξαδικού 1. παρατηρούμε ότι για να εκτυπωθεί το περιεχόμενο καταχωρητή Α σε δυαδική μορφή στα leds του μικροϋπολογιστή, πρέπει πρώτα να αντιστρέψουμε το περιεχόμενο του, δηλαδή να κάνουμε το compliment του, και μετά να το τοποθετήσουμε στην θέση μνήμης του μικροϋπολογιστή με τιμή το δεκαεξαδικό 3000.
- Αρχικά γίνεται ο έλεγχος αν η τιμη που έχει δοθεί στον Α είναι το μηδέν. Αν είναι ίση με το μηδέν τότε προχωράμε στην εκτύπωση της τιμής του Α πάνω στα leds του μικροϋπολογιστή, με την διαδικασία που περιγράψαμε προηγμένος.
- Αν δεν είναι ίση με το μηδέν, κάνουμε δεξιά ολίσθηση του Α λαμβάνοντας υπόψην και το κρατούμενο, RAR, και τότε αν CY=1 φορτώνουμε στον Α το περιεχόμενο του Β και εκτυπώνουμε τον Α, αν όμως CY=0 τότε αυξάνουμε την τιμή του Β κατα ένα και επαναλαμβάνουμε την διαδικασία κάνοντας δεξια ολίσθηση κλπ.
- Με αυτόν τον τρόπο ο Β κρατάει την θέση του πρώτου μη μηδενικού bit του Α, δηλαδή για το lsb, αδιαφορόντας για όλα τα υπόλοιπα, και αυτή η θέση εκτυπώνεται στα leds εκτός από την περίπτωση που το Α είναι ίσο με το μηδεν όπου τότε εκτυπώνουμε απευθείας το μηδεν στα leds.
- Έτσι, λοιπόν αν περιγράψουμε το πρόγραμμα μας ως ένα σύστημα μπορούμε να πούμε ότι δέχεται έναν 8bit αριθμό μέσω των διακοπτών, όπου ο δεξιότερος αντιστοιχεί στο lsb και ο αριστερότερος στο msb και εκτυπώνει την θέση του lsb δηλαδή αναβει τα led που αντιστοιχούν στην θέση του lsb με βάση δυαδικό σύστημα αρίθμησης.

Ας δείξουμε δύο παραδείγματα!

Στο πρώτο βάζουμε την δεκαεξαδική τιμή F8 ή σε δυαδικό 11111000. Η θέση του lsb είναι η 4η θέση, σε δυαδικό σύστημα το 100 και αυτό βλέπουμε να εκτυπώνεται στα leds όπου δηλαδή ανάβει το τρίτο led και όλα τα άλλα είναι κλειστά. Αυτό το παράδειγμα το επιλέξαμε για να τονίσουμε ότι τα περισσότερα σημαντικά ψηφία του lsb μας είναι αδιάφορα.




Στο δεύτερο παράδειγμα βάζουμε τιμή δεκαεξαδική τιμή 10 ή σε δυαδικό 00010000. Η θέση του lsb είναι η 5η θέση, σε δυαδικό σύστημα το 101 και αυτό βλέπουμε να εκτυπώνεται στα leds όπου

δηλαδή ανάβει το πρώτο και το τρίτο led και όλα τα άλλα είναι κλειστά.



Πιο κατανοητή η λειτουργία του προγράμματος θα γίνει αν δώσουμε το διάγραμμα ροής το οποίο παρατίθεται εδώ:



Για να πετύχουμε συνεχής λειτουργία αντικαθιστούμε την εντολή RST 1 με την εντολή JMP BEGIN. Παρατίθεται ο κώδικάς που βάλαμε στον tsik εδώ:

```
BEGIN:
      MVI B,01H
      LDA 2000H
      CPI OOH
      JZ GOTOEND
MYLOOP:
      RAR
      JC BEFOREND
      INR B
      JNZ MYLOOP
BEFOREND:
      MOV A, B
GOTOEND:
      CMA
      STA 3000H
      JMP BEGIN
      END
```

Ζητείται να υλοποιηθεί πρόγραμμα το οποίο όταν το lsb απο τα dip switch είναι οη να ανάβει διαδοχικά τα led από δεξιά προς τα αριστερά και όταν φτάσουν στο αριστερότερο led τότε να ανάβουν διαδοχικά από αριστερά στα δεξιά. Οποιαδήποτε στιγμή το lsb των dip switch κλείσει τα led να ανάβουν με κυκλική κίνηση. Οποτεδήποτε το 20 lsb των dip switch ενεργοποιηθεί θα πρέπει να ανοίξει το πρώτο led και να παραμείνει ανοιχτό μέχρι να κλείσει το dip switch και όταν κλείσει να συνεχίσει την κίνηση του όπως το υποδεικνύει το 10 lsb των dip switch.

Παραθέτουμε τον τελικό κώδικα, όπως αυτός εκτελέστηκε στον MicroLab Simulator 8085:

```
START:
       IN 10H
       LXI B, 01FAH ; stall=500ms
       MVI D, 01H
                    ; to remeber state
                    ;to open led 1 when halt
      MVI E. 01H
      MVI H. OOH
                    ;to rem substate when ledl on
       MOV A, D
      JMP PRINT
CONTINUE:
      LDA 2000H
                    ; load the content of dipSwitch
                    ;2 right rotations
       RAR
       RAR
                    ;(CY) = 2 LSB
       JC HALT
                    ;if CY=1 GOTO HALT
       RAL
                    ; (CY)=1 LSB
       JC LSB ON
                    ; If CY =1 GOTO LSB_ON
                    ;ELSE GOTO LSB OF
LSB OF:
       MOV A, D
                    ; rem state of led
                    ;turn on the right led
       MOV D, A
                    ;store the new led state
       JMP PRINT
                    ;print the new led state
LSB ON:
       MOV A, H
                    ;load substate when ledl on
                    ; (CY) = 1 lsb of H
       JC GORIGHT
                    ; IF CY=1 GOTO GORIGHT
                    ;ELSE GOTO GOLEFT
GOLEFT:
      MVI H, 00H
                    ;GOLEFT state is 0
      MOV A, D
                    ; rem state of led
       RLC
                    ;turn on the left led
       JC GORIGHT
                    ;if this isn't >= l gorigth
      MOV D, A
                    ;store the new led state
                    ;print the new led state
       JMP PRINT
GORIGHT:
      MVI H, 01H
                    ;GORIGHT state is 1
      MOV A, D
                    :rem state of led
      RRC
                    ;turn on the rigth led
       JC GOLEFT
                    ;if this isn't <= 8 gotoleft
       MOV D.A
                    ;store the new led state
       JMP PRINT
                    ;print the new led state
HAT.T:
       MOV A, E
                    ;rem halt state =>led 1 open
       JMP PRINT
                    ;print halt state
PRINT:
      CMA
                    ;compilment of A
      STA 3000H
                    ;store A/print leds
      CALL DELB
                    ;wait 500ms
      JMP CONTINUE
FND
```

Οι αριθμοί δίνονται ως είσοδοι στα dip switch σε δυαδικη μορφη πχ ο αριθμός 2 είναι ο αριθμός: 00000010, αρά το δευτερο απο τα δεξιά switch είναι ανοιχτό και τα υπόλοιπα κλειστά. Θεωρούμε ότι οι αριθμοί είναι μέχρι και 299 και ότι ο χρήστης δεν προκειται να δώσει αριθμό μεγαλύτερο αυτού και γι αυτο δεν διαχειριζόμαστε τέτοιες καταστάσεις.

Το αποτέλεσμα να εμφανιστεί στην πόρτα εξόδου των LED ως εξής: οι μονάδες στα 4 LSB και οι δεκάδες 4 MSB.


Ο κώδικας όπως έτρεξε στον προσομοιωτή είναι ο εξής:

		,	, , , , , , , , , , , , , , , , , , , ,
START:			
	LXI	B, O1FAH	;delay 500ms
	LDA	2000H	;inputs
HERE:			500AW = 00030AW
	CPI	63H	;load 99 and compare with A
	JNC	EKATO	;If A is bigger than 99 goto
			;EKATO
	MVI	B, FFH	;B=-1
DECA:			
	INR	В	;B++
	SUI	OAH	; (A) = (A) -10 (10)
	JNC	DECA	;oso einai 8etiko epanalipsi
	ADI	OAH	; (A) = (A) + 10 (10) gia na to kanw
			;pali 8etiko kai exw sto A tis
			;dekades kai sto b monades
	MOV	C, A	;C=A sta 1sb tou C oi monades
	MOV	A,B	;A=B sta lsb toy A oi dekades
	RLC		
	RLC		
	RLC		;oi dekades erxontai sta msb
	RLC		;tou A
	ADD	С	;A=A+C, to A exei 10ades sta :msb kai monades sta 1sb
	CMA		;sumpilroma gt oi eksodoi
	orm		;exoun arnitiki logiki
	STA	3000H	;i dieu8nsi 3000H pairnei timi
			;tou A, gia ta led
	CAL	L DELB	;wait 500ms
		START	;ksana
EKATO:	-		
	SUI	64H	;afairw 100 apo ton reg
	JMP	HERE	;elegxw ksana an einai
			;megaliteros tou 100
END			The state of the s

Ας τρέξουμε ενδεικτικά κάποια παραδείγματα: π.χ. ο αριθμός 200:



π.χ. ο αριθμός 110:




Για την τεχνικο-οικονομική σύγκριση των 3 διαφορετικών τεχνολογιών υλοποίησης θα κατασκευάσουμε έναν πίνακα όπου θα κατατάξουμε στις αντίστοιχες κατηγορίες (διακριτών στοιχείων και ολοκληρωμένων μονάδων (Ι.C.), FPGAs, SoC) τα αντίστοιχα κόστη (Αρχικό κόστος σχεδίασης, Κόστος των Ι.C. ανά τεμάχιο, Κόστος κατασκευής πλακέτας και συναρμολόγησης των ΙCs). Ύστερα θα χαραχθούν οι αντίστοιχες καμπύλες κόστους ανά τεμάχιο συσκευής για τις 3 τεχνολογίες.


	Microprocessor Based	FPGAs	ASIC (SoC)
Αρχικό κόστος σχεδίασης	20.000€	10.000€	300.000€
Κόστος των Ι.C. ανά τεμάχιο	15€	60€	1€
Κόστος κατασκευής πλακέτας και συναρμολόγησης των ICs ανά τεμάχιο	κατασκευής πλακέτας και υναρμολόγησης των ICs ανά		1€


Έστω **χ το πλήθος των τεμαχίων.** Τότε σύμφωνα με τον παρακάτω τύπο - συνάρτηση κόστους ανά τεμάχιο, έχουμε για κάθε μία κατηγορία τεχνολογίας:


Κόστος = Αρχικό + (Κόστος-ICs + Κόστος-κατασκευής) *Πλήθος

- 1. K1 = 20.000 + (15 + 15) χ \rightarrow K1 = 20.000 + 30 χ
- 2. $K2 = 10.000 + (60 + 10)\chi \rightarrow K2 = 10.000 + 70\chi$
- 3. $K3 = 300.000 + (1 + 1)\chi \rightarrow K3 = 300.000 + 2\chi$
- \bigstar 20.000 + 30χ = 10.000 + 70χ \to χ = 250 τεμάχια
- \bigstar 10.000 + 70χ = 300.000 + 2χ \to χ = 4.264 τεμάχια
- \bigstar 300.000 + 2χ = 20.000 + 30χ \rightarrow χ = 10.000 τεμάχια









Παρατηρώντας την γραφική παράσταση με τις 3 τεχνολογίες συγκεντρωμένες εξάγουμε τα εξής συμπεράσματα:

- Για την παραγωγή έως και **250 τεμαχίων** προτιμητέα είναι η χρήση της **τεχνολογίας FPGAs** και μικρού αριθμού περιφερειακών.
- Για την παραγωγή από 250 έως και 10.000 τεμαχίων προτιμητέα είναι η χρήση της τεχνολογίας διακριτών στοιχείων και ολοκληρωμένων μονάδων (I.C.).
- Για την παραγωγή 10.000 τεμαχίων και άνω προτιμητέα είναι η χρήση της τεχνολογίας σχεδίασης ειδικού SoC με μια πολύ μικρή πλακέτα

Η τεχνολογία 1, συμφέρει όπως αποδείξαμε προηγουμένως για πλήθος τεμαχίων μεταξύ 250 και 10.000, όπου η 2η καλύτερη είναι η τεχνολογία FPGA, δηλαδή η 2η τεχνολογία. Άρα, πρέπει στη μεταβολή του κόστους ανά τεμάχιο των ΙC στην τεχνολογία των FPGA και έστω γ το νέο κόστος:


$$20.000 + 30x > 10.000 + (y+10)x$$

 $10.000 > (y-20)x$

Επειδή η παραπάνω σχέση πρέπει να ισχύει για: 250 < χ < 10.000, αντικαθιστώ στην ανισοτική σχέση όπου χ = 10.000 και έχω

Συνεπώς για $\mathbf{y}=\mathbf{21}$ για τα IC των FPGAs θα μπορούσε να εξαφανιστεί η επιλογή της 1ης τεχνολογίας.

Παρακάτω φαίνεται η αντίστοιχη γραφική παράσταση με την αλλαγή στα IC των FPGAs.



Να σημειωθεί ότι στις επόμενες ασκήσεις (5, 6, 7) η παρουσίαση των λογικών κυκλωμάτων πραγματοποιήθηκε με τη βοήθεια του προγράμματος "Logisim 2.7"

5η Άσκηση

i) <u>Περιγραφή σε επίπεδο πυλών</u>

```
1. F1 = A(CD + B) + BC'D'
```

Σε επίπεδο πυλών η περιγραφή της F1 είναι η εξής:

```
module 5i1(A, B, C, D, F)
  output F;
  input A, B, C, D;
  wire w1, w2, w3, w4, Cnot, Dnot;

and G1(w1, C, D);
  or G2(w2, w1, B);
  and G3(w3, A, w2);
  not G4(Cnot, C);
  not G5(Dnot, D);
  and G6(w4, B, Cnot, Dnot);
  or G7(F, w3, w4);
```

2. F2(A, B, C, D)= Σ (0, 2, 3, 5, 7, 8, 10, 11, 14, 15)

Με χρήση του χάρτη Karnaugh προκύπτει η βέλτιστη F2 σε άθροισμα γινομένων:

AB/CD	00	01	11	10
00	1	0	1	1
01	0	1	1	0
11	0	0	1	1
10	1	0	1	1

AB/CD	00	01	11	10
00	1	0	1	1
01	0	1	1	0
11	0	0	1	1
10	1	0	1	1

```
F2 (A, B, C, D)=\Sigma (0, 2, 3, 5, 7, 8, 10, 11, 14, 15) \rightarrow F2 = A'BD + D' + CD + AC
```

Σε επίπεδο πυλών η περιγραφή της F2 είναι η εξής:

```
module 5i2(A, B, C, D, F)
output F;
input A, B, C, D;
wire w1, w2, w3, Cnot, Dnot;

not
G1(Anot, A);
G2(Dnot, D);

and
G3(w1, Anot, B, D);
G4(w2, C, D);
G5(w3, A, C);

or G6(F, w1, Dnot, w2, w3);
```

endmodule

3. F3=ABC + (A + B)CD + (B+ CD)E

Σε επίπεδο πυλών η περιγραφή της F3 είναι η εξής:

```
module 5i3(A, B, C, D, E, F);
output F;
input A, B, C, D, E;
wire w1, w2, w3, w4, w5, w6;
and G1(w1, A, B, C);
or G2(w2, A, B);
and G3(w3, w2, C, D);
and G4(w4, C, D);
or G5(w5, B, w4);
and G6(w6, w5, E);
or G7(F, w1, w3, w6);
endmodule
```

```
4. F4=A(BC + D + E) + CDE
```

endmodule

```
Σε επίπεδο πυλών η περιγραφή της F4 είναι η εξής:

module 5i4(A, B, C, D, E, F);
    output F;
    input A, B, C, D, E;
    wire w1, w2, w3, w4;

and G1(w1, B, C);
    or G2(w2, w1, D, E);
    and G3(w3, C, D, E);
    and G4(w4, A, w2);
    or G5(F, w4, w3);
```

ii) <u>Περιγραφή σε Μοντελοποίηση ροής δεδομένων (data flow)</u>

```
1. F1 = A(CD + B) + BC'D'
module 5ii1 (F, A, B, C, D);
  output F;
  input A, B, C, D;
  assign F = (A && ((C && D) || B)) || (B && (!C) && (!D));
endmodule
```

```
2. F2(A, B, C, D)=Σ(0, 2, 3, 5, 7, 8, 10, 11, 14, 15) \rightarrow F2=A'BD+D'+CD+AC όπως βρήκαμε πριν. module 5ii2 (F, A, B, C, D); output F; input A, B, C, D; assign F=((!A) \&\& B\&\& D) || (!D) || (C \&\& D) || (A \&\& C); endmodule
```

3. F3=ABC + (A + B)CD + (B+ CD)E

```
module 5ii3 (F, A, B, C, D, E);
  output F;
  input A, B, C, D, E;
  assign F = (A && B &&C) || ((A || B) && C && D) || ((B || (C && D)) && E);
endmodule
```


4. F4=A(BC + D + E) + CDE

```
module 5ii4 (F, A, B, C, D, E);
  output F;
  input A, B, C, D, E;
  assign F = (A && ((B && C) || D || E)) || (C && D && E);
endmodule
```


Άσκηση 6

i) Λογικό διάγραμμα


a)



b)



C)




Εδώ, στο τρίτο παράδειγμα συμπεραίνουμε ότι οι δύο εντολές "and (y2, a, b);" και "assign y3 = a && b;" είναι ισοδύναμες, αφού παράγεται το ίδιο αποτέλεσμα (δημιουργείται μία πύλη AND με εισόδους Α, Β και παράγει προφανώς το άθροισμά τους AB)

ii) αθροιστής-αφαιρέτης τεσσάρων bit για μη προσημασμένους δυαδικούς αριθμούς

Παρατίθεται τμήμα από το βιβλίο "DIGITAL DESIGN FOURTH EDITION M. MORRIS MANO California State University, Los Angeles MICHAEL D. CILETTI University of Colorado, Colorado Springs", το σχήμα του αθροιστή-αφαιρέτη τεσσάρων bit για λόγους ευκολίας.

Η ιεραρχική περιγραφή HDL σε επίπεδο πύλης είναι η ακόλουθη. Να σημειωθεί ότι δεν προστέθηκε στην περιγραφή η αναγνώριση υπερχείλισης με έξοδο V (πύλη xor με εισόδους τα κρατούμενα C3, C3).



Four-bit adder-subtractor (with overflow detection)


```
module half adder (output S, C, input x, y);
    xor (S, x, y);
    and (C, x, y);
endmodule
module full adder (output S, C, input x, y, z);
    wire S1, C1, C2;
    half_adder HA1 (S1, C1, x, y); // Instantiate HAs
    half adder HA2 (S, C2, S1, z);
    or G1 (C, C2, C1);
endmodule
// Description of four-bit adder - substractor
module 4_bit_adder_subtractor ( output [3: 0] Sum,
    output C4, input [3: 0] A, B, input M);
    wire C1, C2, C3; // Intermediate carries
   wire [3: 0] B xor M; // Intermediate carries
   xor (B_xor_M[0], B[0], M);
    xor (B xor M[1], B[1], M);
    xor (B_xor_M[2], B[2], M);
    xor (B_xor_M[3], B[3], M);
// Instantiate chain of full adders
full_adder FA0 (Sum[0], C1, A[0], B_xor_M[0], M),
           FA1 (Sum[1], C2, A[1], B xor M[1], C1),
           FA2 (Sum[2], C3, A[2], B xor M[2], C2),
           FA3 (Sum[3], C4, A[3], B xor M[3], C3);
endmodule
```

iii) Περιγραφή ροής δεδομένων HDL ενός αθροιστή-αφαιρέτη τεσσάρων bits μη προσημασμένων αριθμών με χρήση του τελεστή υπό συνθήκη (? :)

```
// Dataflow description of four-bit adder-subtractor
module binary_adder_subtractor (Sum, Cout, A, B, sel); //sel = selector
   output [3: 0] Sum;
   output Cout;
   input [3: 0] A, B;
   input sel;
   assign {Cout, Sum} = sel ? A-B : A+B; //MUX 2:1 with 2 inputs (A-B, A+B) select input: selector
endmodule
```

7η άσκηση

i) Mealy FSM



Εφαρμόζουμε την κωδικοποίηση των καταστάσεων ως εξής:

a -> 00

b -> 01

c -> 10

d -> 11

Παρούσα κατάσταση F-F		Είσοδος χ	Επόμενη Κατάσταση F-F		Έξοδος γ
A_n	\mathbf{B}_n		A_{n+1}	\mathbf{B}_{n+1}	
0	0	0	0	1	1
0	0	1	1	0	0
0	1	0	1	0	0
0	1	1	1	1	1
1	0	0	0	1	0
1	0	1	1	1	1
1	1	0	1	0	1
1	1	1	0	0	0

Η περιγραφή συμπεριφοράς σε Verilog HDL, είναι ο παρακάτω:

```
// Mealy model FSM
module Mealy Zero Detector (
    output reg y,
    input x, clock, reset
);
    reg[1:0] state, next_state;
    parameter a = 2'b00, b = 2'b01, c = 2'b10, d = 2'b11;
    always @ ( posedge clock, negedge reset) // state transition
       if (reset == 0) state <= a; // Αρχικοποίηση στην a
        else state <= next_state;</pre>
    always @ (state, x) // Form the next state
        case (state)
            a: begin y = ~x; if (~x) next_state = b; else next_state = c; end
            b: begin y = x; if (\sim x) next state = c; else next state = d; end
            c: begin y = x; if (\sim x) next state = b; else next state = d; end
            d: begin y = ~x; if (~x) next state = c; else next state = a; end
        endcase
endmodule
```

1 Πίνακας μεταβάσεων (και καταστάσεων) του κυκλώματος του ερωτήματος 7ί

19

Παρατηρούμε ότι

1. στην κατάσταση a: y=x'


2. στην κατάσταση b: **y=x**

3. στην κατάσταση c: y=x

4. στην κατάσταση d: **y=x'**

Να σημειωθεί ότι συνδυάσαμε τις μεταβάσεις καταστάσεων και την έξοδο σε ένα block **always**.

ii) Moore FSM



Εφαρμόζουμε την κωδικοποίηση των καταστάσεων ως εξής:

a -> 00

b -> 01

c -> 10

d -> 11

Παρούσα κατάσταση F-F		Είσοδος χ	Επόμενη Κατάσταση F-F		Έξοδος γ
A_n	\mathbf{B}_n		A_{n+1}	\mathbf{B}_{n+1}	
0	0	0	0	1	0
0	0	1	1	0	0
0	1	0	1	0	1
0	1	1	1	1	1
1	0	0	0	1	1
1	0	1	1	1	1
1	1	0	1	0	0
1	1	1	0	0	0

2

Παρατηρούμε ότι με την αντίστοιχη είσοδο χ η επόμενη κατάσταση στην οποία μεταβαίνουμε είναι ίδια όπως στο προηγούμενο παράδειγμα με την μοναδική διαφορά ότι η έξοδος γ είναι διαφορετική, είναι σταθερή ανεξάρτητα της εισόδου, διαφοροποιείται ανάλογα με την κατάσταση στην οποία βρίσκεται. Συνεπώς και στο κομμάτι κώδικα της verilog η μόνη αλλαγή θα είναι ο ορισμός της εξόδου και προφανώς η ιδιότητα του Moore machine να εξαρτάται η έξοδος μόνο από την παρούσα κατάσταση και όχι και από την είσοδο.

_

² Πίνακας μεταβάσεων (και καταστάσεων) του κυκλώματος του ερωτήματος 7ί

```
// Moore model FSM
module Moore Zero Detector (
    output reg y,
    input x, clock, reset
);
    reg[1:0] state;
   parameter a = 2'b00, b = 2'b01, c = 2'b10, d = 2'b11;
    always @ ( posedge clock, negedge reset) // state transition
        if (reset == 0) state <= a; // Αρχικοποίηση στην a
        else case(state);
            a: begin y = 0; if (~x) state = b; else state = c; end
            b: begin y = 1; if (~x) state = c; else state = d; end
            c: begin y = 1; if (~x) state = b; else state = d; end
            d: begin y = 0; if (~x) state = c; else state = a; end
        endcase
endmodule
```

iii) Up-down counter των 4 bit που διαθέτει 2 εισόδους (Up/Down και Clear), με χρήση D-flip flop και εισόδους σύγχρονες (με το ρολόι).

Να σημειωθεί ότι το clear το θεωρήσαμε αρνητικά ακμοπυροδότητο. Όταν το clear μηδενίζεται, οι είσοδοι των flip flops είναι D = 0, άρα οι επόμενες καταστάσεις είναι μηδενικές, άρα η μέτρηση ξεκινάει από την αρχή πάλι (είτε πάνω είτε κάτω) από το "0000".

```
// up-down counter των 4 bit
module Up_Down_Counter_4bit (output reg [3: 0] A, input CLK, Up, Down, clear);
always @ (posedge CLK, negedge clear)
   if (clear ==0) A <= 4'b0000;
   else if (Up) A <= A + 4'b0001;
   else if (Down) A <= A - 4'b0001;
endmodule</pre>
```