# بررسی و طراحی فلیپ فلاپ تحریک شونده با پالس با توان مصرفی و تاخیر کم

رامین رزم دیده ٔ و محسن صانعی ٔ r.razmdideh@student.kgut.ac.ir ٔ دانشگاه تحصیلات تکمیلی صنعتی کرمان، msaneei@uk.ac.ir ٔ دانشگاه شهید باهنر کرمان،

چکیده – در این مقاله فلیپ فلاپ تحریک شونده با پالس جدیدی معرفی شده است که از تکنیک پیش دشارژ برای کاهش توان مصرفی و تاخیر و از تکنیک پیش دشارژ برای کاهش توان مصرفی استفاده شده است. طراحی این فلیپ فلاپ به گونهای صورت گرفته است تا گرههای شناور موجود در سایر فلیپ فلاپها را حذف کند. شبیه سازیها با استفاده از نرم افزار HSPICE در تکنولوژی ۴۵ س ۶۵ انجام شده است. نتایج حاصل از مقایسه فلیپ فلاپ پیشنهادی با سایر فلیپ فلاپهای معرفی شده نشان میدهد که مدار پیشنهادی نزدیک به ۳۳% بهبود PDP داشته است.

کلید واژه فلیپ فلاپ تحریک شونده با پالس، توان مصرفی، تاخیر

#### ۱- مقدمه

فلیپ فلاپ یک المان پرکاربرد در طراحی مدارات VLSI است و به صورت گسترده در شبکههای کلاک استفاده می-شوند[۱]، [۲] شبکههای کلاک یکی از بخشهای پر مصرف سیستمهای VLSI میباشد و حدود ۲۵ تا ۴۰ درصد کل توان مصرفی سیستم را مصرف میکند [۳]، [۴] در نتیجه میتوان با کاهش توان مصرفی و تاخیر فلیپ فلاپها، تاخیر و توان مصرفی کل سیستم را کاهش داد.

فلیپ فلاپها به دوسته، فلیپ فلاپ های پایه و پیرو و فلیپ فلاپهای تحریک شونده با پالس تقسیم می شوند. فلیپ فلاپهای پایه-پیرو از دو طبقه و فلیپ فلاپهای تحریک شونده با پالس از یک طبقه تشکیل شدهاند [۵]، [۶] این کاهش طبقات سبب می گردد فلیپ فلاپهای تحریک شونده با پالس حساسیت کمتری نسبت به لبه کلاک داشته باشند. این فلیپ فلاپها ساختار ساده تر و سرعت بالاتری نسبت به فلیپ فلاپ های پایه-پیرو دارند و به همین دلایل می توانند توان مصرفی کمتری نیز داشته باشند[۲]. مزیت دیگر فلیپ فلاپهای تحریک شونده با پالس زمان آمادگی (Setup Time) منفی آنهاست که سبب می شود تاخیر ورودی تا خروجی کاهش یابد. علاوه بر این فلیپ فلاپهای تحریک شونده با پالس حساسیت کمتری نیز نسبت به جیتر کلاک دارند[۷].

در ادامه این مقاله در بخش ۲ عوامل موثر در توان مصرفی و روشهای کاهش آن را بررسی میکنیم. در بخش ۳ مدارات ارائه شده در گذشته و اشکالات مربوط به آنها بررسی میشوند. مدار پیشنهادی ما در بخش ۴ این مقاله معرفی شده است و نتایج حاصل از شبیهسازی و مقایسه فلیپ فلاپها در بخش ۵ آورده شده شدهاست. در نهایت در بخش ۶ نتیجهگیری از بحث آورده شده است.

## ۲- توان مصرفی فلیپ فلاپ و روشهای کاهش آن

توان مصرفی فلیپ فلاپ از سه بخش توان سوئچینگ، توان اتصال کوتاه و توان نشتی تشکیل شده است  $[\Lambda]$ . بر اساس رابطه (1) عواملی مانند فرکانس، فعالیت کلید زنی، خازن و ولتاژ در توان مصرفی سوئچینگ موثر است  $[\Lambda]$ ، [P] توان نشتی براساس رابطه (T) تعیین میشود و عوامل زیادی باعث به وجود آمدن جریان نشتی میشود اما دو عامل اصلی در جریان نشتی، جریان نشتی زیر آستانه و تونل زدن گیت به زیر لایه میباشد  $[\Lambda]$  توان اتصال کوتاه که بر اساس رابطه (T) بدست میآید  $[\Lambda]$  زمانی اتفاق میافتد که شبکه بالاکش (T) و شبکه پایین (T) و شبکه پایین (T) و شبکه پایین (T)

$$P_{switching} = \alpha \times C \times V^2 \times f \tag{1}$$

$$P_{leakage} = I_{leakage} \times Vdd \tag{2}$$

$$P_{shortcircuit} = I_{shortcircuit} \times Vdd \tag{3}$$

براساس عوامل موثر در توان مصرفی روشهای متفاوتی برای کاهش توان مصرفی وجود داردکه در ادامه روشهای که تاثیر بیشتری دارند را توضیح میدهیم.

کاهش ولتاژ: همانطور که در رابطه یک مشاهده می کنید توان مصرفی با توان دوم ولتاژ نسبت دارد بنابراین کاهش ولتاژ تاثیر زیادی برای کاهش توان مصرفی دارد اما از طرف دیگر کاهش ولتاژ در مسیرهای بحرانی باعث افزایش تاخیر می گردد در نتیجه تکنیک چند منبع ولتاژ برای کاهش توان مصرفی استفاده می شود [۹]، [۱۱].


افزایش ولتاژ آستانه: افزایش ولتاژ آستانه باعث کاهش توان مصرفی می گردد اما استفاده از ترانزیستورهای با ولتاژ آستانه بالا در مسیرهای بحرانی باعث افزایش تاخیر می گردد [۱۲]- [۱۳]. کاهش فرکانس: با استفاده از فلیپ فلاپهای تحریک شونده با دو لبه کلاک می توان فرکانس کلاک را کاهش داد با این روش توان مصرفی در شبکه کلاک را کاهش داد. [۱۴].

کاهش دادن خازن کلاک: با توجه به این که ترانزیستورهای که سیگنال کلاک دریافت می کنند فعالیت کلید زنی زیادی دارند، بنابراین کاهش خازن ورودی کلاک فلیپ فلاپها تاثیر زیادی در کاهش توان مصرفی خواهد داشت[۱۵].

کاهش میزان فعالیت کلید زنی: روشهای زیادی برای کاهش میزان فعالیت کلید زنی: روشهای زیادی برای کاهش میزان فعالیت کلید زنی وجود دارد اما دو روش قطع دورهای کلاک و Conditional Data Mapping بیشتر از بقیه مورد استفاده قرار می گیرد. در روش قطع دورهای کلاک خروجی قبلی فلیپ فلاپ با ورودی مقایسه می شود اگر تغییر در ورودی باعث تغییر در خروجی گردد کلاک به مدار اعمال می شود در غیر اینصورت کلاک به مدار اعمال نمی شود واز به وجود آمدن شارژ و دشارژ اضافی جلوگیری می شود [۱۶]. اما در روش Conditional ورودی داده زمانی به مدار اعمال می گردد که باعث تغییر در خروجی مدار شود در غیر اینصورت ورودی دیتا به مدار اعمال نمی شود [۱۷].


## ۳ - بررسی کارهای قبلی

در این بخش تعدادی از فلیپ فلاپهای تحریک شونده با پالس که در ادامه با مدار پیشنهادی مقایسه خواهیم کرد را توضیح میدهیم. شکل ۱ فلیپ فلاپ IP-DCO را نشان میدهد[۱۹]. معکوس کنندههای II و IZ برای نگهداری داده خروجی و معکوس کنندهای I3 و I4 برای نگهداری حالت گره X به کار رفتهاند. در این مدار تعداد ترانزیستور -



های زیادی که به گره X متصل شده است باعث می شود خازن این گره افزایش یابد در نتیجه در هنگام شارژ و دشارژ خازن بزرگتری باید شارژ و دشارژ شود که باعث افزایش توان مصرفی می شود. تعداد ترانزیستورهایی که سیگنال کلاک دریافت می-کنند زیاد است و با توجه به اینکه ترانزیستورهای که سیگنال کلاک را دریافت می کنند فعالیت کلیدزنی بالای دارند، سبب می شود توان مصرفی این فلیپ فلاپ افزایش یابد.

شکل ۲ فلیپ فلاپ MHLFF را نشان می دهد [7]. ترانزیستور P1 که توسط خروجی کنترل می شود برای کاهش فعالیت کلید زنی گره X استفاده شده است. اما گره X زمانی که مقدار ورودی و خروجی برابر یک باشد برای مدت طولانی شناور می شود. همچنین گره C زمانی که مقدار کلاک صفر است برای مدت طولانی شناور می شود و نمی تواند ترانزیستور N2 را به صورت کامل خاموش گرداند در نتیجه جریان نشتی افزایش می- یابد. شناور شدن گره های X4 و X5 نویزپذیری مدار را به شدت افزایش می دهد. ترانزیستورهای X6 و X9 با سایز بزرگ توسط



شكل ۲: مدار MHLFF [۲۰].


گره X کنترل میشوند این سبب میشود خازن این گره افزایش یابد در نتیجه باعث افزایش توان مصرفی می گردد.

فلیپ فلاپ CDMFF را در شکل ۳ مشاهده می کنید [۱۸]. این فلیپ فلاپ از تکنیک Conditional Data Mapping برای کاهش توان مصرفی استفاده کرده است. ترانزیستور N2 زمانی روشن می شود که تغییر در مقدار ورودی باعث ایجاد تغییر در خروجی مدار گردد در غیر این صورت ترانزیستور P3 روشن نمی شود. ترانزیستورهای P1 و P2 که به ترتیب توسط CLK و شدی کنترل می شوند برای پیش دشارژ گره X می باشند. اما این ترانزیستورها سبب می شود خازن گره X افزایش یابد در این ترانزیستورهای که سیگنال کلاک دریافت می کند. همچنین تعداد ترانزیستورهای که سیگنال کلاک دریافت می کنند زیاد است که سبب افزایش بار خازنی کلاک می گردد.

### ۴- مدار پیشنهادی

فلیپ فلاپ پیشنهادی را در شکل \* مشاهده می کنید. این فلیپ فلاپ به گونه ای طراحی شده است تا مشکلات گفته شده در فلیپ فلاپهای بخش قبل را حذف کند. اولین مشکل حذف گرههای شناور میباشد، مشکل دوم کاهش بار خازنی گره X است و سومین مشکل کاهش تعداد ترانزیستورهای که سیگنال کلاک دریافت می کنند می باشد.

در فلیپ فلاپ MHLFF گرههای X و C در زمانهایی شناور میباشند. فلیپ فلاپ پیشنهادی برای رفع کردن شناور بودن گره C از ترانزیستور C استفاده کرده است. این ترانزیستور زمانی که مقدار کلاک صفر است بعد از مدتی تاخیر (به اندازه تاخیر معکوس کننده های C و C مقدار گره C را صفر می کند و از شناور شدن آن جلوگیری می کند. از ترانزیستور همیشه




شکل ۳: مدار CDMFF [۱۸].

روشن P1 برای برطرف کردن شناور بودن گره X و کاهش توان مصرفی و تاخیر (روش پیش دشارژ) استفاده شده است.

RAILFF و MHLFF و الله های و التوستورهای مشاهده کردید خازن گره X به خاطر تعداد ترانزیستورهای زیادی که به این گره متصل شده است زیاد است و این باعث افزایش توان مصرفی این فلیپ فلاپها می شود. اما در مدار پیشنهادی گره X توسط ترانزیستور همیشه روشن و ضعیف P1 کنترل می شود این باعث می شود خازن این گره کاهش پیدا کند و از طرفی دیگر فعالیت کلید زنی این گره به خاطر همیشه روشن بودن ترانزیستور X بسیار کاهش میابد که سبب کاهش توان مصرفی فلیپ فلاپ پیشنهادی می شود همچنین باعث افزایش پایداری فلیپ فلاپ پیشنهادی در برابر نویز می شود.

با توجه به این که ترانزیستورهایی که سیگنال کلاک دریافت می کنند فعالیت کلیدزنی بالایی دارند و با کاهش تعداد این ترانزیستورها می توان توان مصرفی را کاهش داد. همانطور که مشاهده می کنید در فلیپ فلاپهای CDMFF و DCO تعداد ترانزیستورهایی که به صورت مستقیم سیگنال کلاک دریافت می کنند زیاد می باشد و مدار پیشنهادی با کاهش تعداد این ترانزیستورها توان مصرفی را نیز کاهش داده است.

فلیپ فلاپ پیشنهادی از تکنیک Mapping برای کاهش توان مصرفی استفاده کرده است. در این روش اگر ورودی یک و خروجی صفر باشد ترانزیستور P3 روشن میشود و حال اگر لبه بالا رونده کلاک موجود باشد مقدار گره COMP یک شده و باعث میشود ترانزیستور N1 روشن گردد. در غیر اینصورت مقدار گره COMP صفر باقی خواهد ماند. برتری این روش نسبت به Conditional Data Mapping که در برتری این روش نسبت به COMFF بکار رفته است این است که در این مدار فقط زمانی که لبه کلاک موجود باشد و تغییر در ورودی باعث فقط زمانی که لبه کلاک موجود باشد و تغییر در ورودی باعث



شکل ۴: مدار پیشنهادی

تغییر در خروجی گردد، ورودی به مدار اعمال میشود. در غیر اینصورت مقدار گره COMP صفر باقی خواهد ماند. در حالی که در CDMFF زمانی که ورودی باعث تغییر در خروجی میشود ورودی به مدار اعمال میشود حتی اگر لبه کلاک موجود نباشد بنابراین فعالیت کلید زنی افزایش می یابد.


#### ۵ ختایج شبیهسازی

برای بررسی عملکرد فلیپ فلاپ پیشنهادی این فلیپ فلاپ را با فلیپ فلاپهای MHLFF, IP-DCO و CDMFF و That و CDMFF مقایسه کردهایم. شبیه سازیها در تکنولوژی ۶۵nm و با استفاده از نرم افزار HSPICE صورت گرفته است. مشخصات کاملی که برای شبیه سازی استفاده شده است در جدول ۱ آورده شده است. همانطور که در شکل ۵ مشاهده می کنید برای بدست آوردن نتایج واقعی تر سیگنالهای داده ورودی و کلاک ابتدا از یک بافر عبور داده شدهاند و سپس به مدار اعمال شدهاند. در خروجی نیز عدد معکوس کننده جهت مدل کردن بار خروجی قرار داده شده است.

اندازه ترانزیستورها به گونهای تعیین شده است که حاصلضرب توان در تاخیر (PDP) در فعالیت کلیدزنی ۵۰٪ حداقل گردد. منظور از تاخیر در این حالت تاخیر ورودی تا خروجی (TDQ) میباشد. شکل ۶ توان مصرفی را برحسب فعالیت

جدول ۱: پارامترهای شبیه سازی

تكنولوژى	
Lmin	60nm
Wmin	120nm
محيط	
Supply Voltage	1V
Temperature	27°C
سیگنال ارزیابی	
Data/Clock slope for source	10ps
Clock duty cycle	50%
Clock frequency	500MHZ
Data frequency(α=50%)	125MHZ
Data frequency(α=0)	0MHZ




شکل ۵: تنظیمات مورد استفاده برای شبیه سازی

کلید زنی داده نشان می دهد. فلیپ فلاپ پیشنهادی در همه میزان فعالیت کلید زنی داده کمترین توان مصرفی را دارا میباشد. برای مثال در فعالیت کلید زنی داده ۱۰۰ ٪ فلیپ فلاپ پیشنهادی ۱۴ ٪ بهبود توان نسبت به فلیپ فلاپ ها را دارا است، دارد. بهترین عملکرد را در بین سایر فلیپ فلاپ ها را دارا است، دارد. همچنین در فعالیت کلید زنی داده ۵۰ ٪ فلیپ فلاپ پیشنهادی همچنین در فعالیت کلید زنی داده ۵۰ ٪ فلیپ فلاپ پیشنهادی ۱۲ ٪ بهبود توان نسبت به فلیپ فلاپ فلاپ را داشته است.

برای اینکه یک مقایسه خوب بین فلیپ فلاپها داشته باشیم باید حاصلضرب تاخیر (TDQ) در توان (P) فلیپ فلاپها را مقایسه کنیم. به همین منظور شکل ۷، PDP فلیپ فلاپها را در فعالیت کلید زنی متفاوت نشان میدهد. مدار پیشنهادی در همه حالتها كمترين مقدار را دارا ميباشد. جدول ٢ مقايسه بين همه پارامترهای فلیپ فلاپ را نشان میدهد. پارامتر اول زمان برپای (Setup Time) میباشد. زمان برپای فلیپ فلاپها بر اساس تعریفی که در مرجع [۲۱] شده است محاسبه گردیده است. همانطور که مشاهده میفرماید فلیپ فلاپ پیشنهادی دارای زمان برپای منفی میباشد. پارامتر بعدی زمان نگهداری ( Hold Time) می باشد که براساس تعریفی که در مرجع [۲۱] شده است محاسبه گردیده است. پارامتر دیگر حداقل تاخیر بین ورودی داده تا خروجی است. فلیپ فلاپ پیشنهادی حدود ۲۰٪ تاخیر را نسبت به CDMFF که سریعتر از بقیه فلیپ فلاپ ها است بهبود داده است. یارامتر آخری که مشاهده می کنید PDP مى باشد. فليپ فلاپ پيشنهادى ٣٣ ٪ بهبود نسبت به فليپ فلاپ CDMFF را نشان می دهد.

شکل ۸ PDP را بر اساس گوشههای پروسس در فعالیت کلید زنی ۵۰ ٪ نشان می دهد که فلیپ فلاپ پیشنهادی در همه گوشههای پروسس عملکرد بهتری نسبت به سایر فلیپ فلاپها دار می باشد.




شكل ۶: توان مصرفي بر حسب فعاليت كليدزني


- [4] Y. T. Liu, L. Y. Chiou, and S. J. Chang, "Energy-efficient adaptive clocking dual edge sense-amplifier flip-flop," in Proc. IEEE Int. Symp. Circuits Systems (ISCAS 2006), May 2006, pp. 4329–4332.
- [5] Yu Chien-Cheng: "Low-Power Double Edge-Triggered Flip-Flop Circuit Design," The 3rd International Conference on Innovative Computing Informationand Control (ICICIC'08), Dalian, Aug 2008, pp.566.
- [6] Martin Hansson and Atila Alvandpour: "Comparative Analysis of Process Variation Impacton Flip-Flop Power-Performance," IEEE International Symposium on Circuits and Systems, New Orleans, May 2007, pp. 3744-3747.
- [7] F. Klass, C. Amir, A. Das, K. Aingaran, C. Truong, R.Wang, A.Mehta, R.Heald, and G.Yee, "A newfamily of semi-dynamic and dynamic flip flops with embedded logic for high-performance processors," IEEE J.Solid-State Circuits, vol. 34, no. 5, pp. 712– 716, May 1999.
- [8] Peiyi Zhao and Zhongfeng, "Low Power Design of VLSI Circuits and Systems", 8th International Conference on ASIC, 2009. ASICON '09. IEEE.pp. 17-20.
- [9] H.Karimiyan, S. M. Sayedi and H. Saidi, "Low power dual-edge triggered state-retention scan flip-flop", Computers & Digital Techniques, IET. pp.410-419.
- [10] A. Sanyal, A. Rastogi, Wei Chen, and S. Kundu, "An Efficient Technique or Leakage Current Estimation in Nanoscaled CMOS Circuits Incorporating Self-Loading Effects," proceedings of IEEE transaction on Computers, vol. 59, no. 7, pp. 922-932, July 2010.
- [11] Azam-Sadat Seyedi and Ali Afzali-Kusha "Double-edge Triggered Level Converter Flip-Flop With Feedback", International Conference on Microelectronics, ICM '06. 2006, p 44-47.
- [12] Yingbo hu, Zhaolin Li and Runde Zhou, "A New Type of High-Performance Low-Power Low Clock-Swing TSPC Flip-Flop", 7th International Conference on ASIC, 2007. ASICON '07.pp. 130-133.
- [13] Linfeng Li and Jianping Hu, "A Transmission Gate Flip-Flop Based on Dual-Threshold CMOS Techniques", International Midwest Symposium on Circuits and Systems, 2009. MWSCAS '09. 52nd IEEE. Pp 539-542.
- [14] P. Zhao, J. McNeely, P. Golconda, M. A. Bayoumi, R. A. Barcenas, and W. Kuang, "Low-Power Clock Branch Sharing Double-Edge Triggered Flip-Flop," IEEE Trans. Very Large Scale Integr. (VLSI) Syst. Vol. 15, No. 3, pp.338-344, March 2007.
- [15] M. Hamada, T. Terazawa, T. Higashi, S. Kitabayashi, S. Mita, Y. Watanabe, M. Ashino, H. Hara, T. Kuroda, "flip-flop Selection Technique for Power-Delay Trade-Off," IEEE International Solid-State Circuits Conference, pp 270-271, 1999.
- [16] Hossein Karimiyan Alidash, and Sayed Masoud Sayedi "Activity Aware Clock Gated Storage Element Design", 19th Iranian Conference on Electrical Engineering (ICEE), 2011.pp
- [17] Yeo Kiat Seng, Goh Wang Ling, Lim Hoe Gee and Zhang Wenle "New Conditional SamplingSense-Amplifier-Based Flip-Flop for High-Performance and Low-Power Application", International Symposium on Integrated Circuits, 2007. ISIC '07. pp. 204-207.
- [18] C. K. Teh, M. Hamada, T. Fujita, H. Hara, N. Ikumi, and Y. Oowaki, "Conditional Data Mapping Flip-Flops for Low-Power and High-Performance Systems," IEEE Trans. Very Large Scale Integr. (VLSI) Syst., Vol. 14, No. 12, pp.1379-1383, December 2006.
- [19] J. Tschanz, S. Narendra, Z. Chen, S. Borkar, M. Sachdev, and V. De, "Comparative delay and energy of single edge-triggered and dual edgetriggered pulsed flip-flops for high-performance microprocessors," in Proc. ISPLED, 2001, pp. 207–212.
- [20] Fatemeh Aezinia, Sara Najafzadeh, and Ali Afzali-Kusha: "Novel High Speed and Low Power Single and Double Edge-Triggered Flip-Flops," IEEE Asia Pacific Conference on Circuits and Systems, Singapore, Jun 2006, pp.1383-1386.C
- [21] M. Alioto, E. Consoli, and G. Palumbo, "Analysis and comparison in the energy-delay-area domain of nanometer CMOS flip-flops: Part I—Methodologies and design strategies," IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 19, no. 5, pp. 725–736, May 2011.

جدول ۲: مقایسه بین پارامترهای فلیپ فلاپ ها

Flip Flops	IP-	MHLF	CDM	proposed
	DCO	F	FF	
Setu Time(ps)	0	+5	-2	-4
Hold Time(ps)	54	60	44	48
Min TDQ(ps)	33	41	30.6	24
Power	4.8	4.5	3.7	3.1
$(\alpha = 50\%)(\mu W)$				
PDP	0.154	0.184	0.113	0.0745
$(\alpha = 50\%)$ (fj)				



شکل PDP :۷ در فعالیت کلیدزنی متفاوت



### ۶- نتیجه گیری

در این مقاله یک فلیپ فلاپ تحریک شونده با پالس جدید معرفی شده است در این فلیپ فلاپ از تکنیک Coditional معرفی و از تکنیک پیش Data mapping برای کاهش توان مصرفی و از تکنیک پیش دشارژ برای کاهش توان مصرفی و تاخیر استفاده شده است. شبیهسازیها در تکنولوژی ۶۵nm انجام شده و مدار پیشنهادی ۳۲۳ بهبود PDP نسبت به بهترین فلیپفلاپ را دارا میباشد.

#### مراجع

- M. W. Phyu and W. L. GOH, "A Low Power Static Dual Edge-Triggered Flip-Flop using an Output-Controlled Discharge Configuration", International Symposium on Circuits and Systems, 2005. ISCAS 2005. IEEE. Pp 2429-2432.
- [2] Aliakbar Ghadiri and Hamid Mahmoodi "Pre-Capturing Static Pulsed Flip-Flops", International Symposium on Circuits and Systems, 2005. ISCAS 2005. IEEE.pp, 2421-2424.
- [3] Seongmoo Heo and Ronny Krashinsky, "Activity-Sensitive Flip-Flop and Latch Selection for reduced Energy", Transactions on Very Large Scale Integration (VLSI) Systems, IEEE, Vol.15.No. 9, pp. 1060-1064, 2007.

This document was cr The unregistered vers	reated with Win2PDF a ion of Win2PDF is for e	vailable at http://www.daevaluation or non-comm	aneprairie.com. nercial use only.