FM6363 控制及编程指南

一 控制指令

芯片包含一个简单的 16bit 移位寄存器，灰度值和配置值都会锁存到移位寄存器里面。通过计数 LE 信号的长度来解析控制命令，不同的 LE 长度表示不同的命令。例如长度为 1 的LE 信号表示“Data Latch”命令，用来控制移位寄存器锁存灰度值，将移位寄存器里的16bit数据送给 SRAM。表 1 列出了所有命令及其释义。

表 1、控制指令：

指令名称	LE	指令描述
DATA_LATCH	1	锁存 16bit数据送给 SRAM
WR_DBG	2	写调试寄存器 写寄存器 5
VSYNC	3	更新显示数据
WR_CFG1	4	写配置寄存器 1
WR_CFG2	6	写配置寄存器 2
WR_CFG3	8	写配置寄存器 3
WR_CFG4	10	写配置寄存器 4
EN_OP	12	使能所有输出通道
DIS_OP	13	关闭所有输出通道
PRE_ACT	14	写使能
MBIST	15	使能 SRAM校验和读状态

备注 1：LE 的长度是指当 LE 为高电平时，DCLK 的上升沿个数。如图 2 所示，第一个 LE 信号的长度为 1， 亦即该命令为“Data Latch”命令。

备注 2：每帧先发 PRE_ACT 和 EN_OP，然后再配置寄存器，配置每个寄存器前也需要先发 PRE_ACT，LE 波形



LE 信号和 SDI 信号的建立保持时间如下表所示

信号名称	MIN	备注
T_{su_LE}	7ns	
T_{hd_LE}	7ns	
T_{sw_LE}	10ns	
T_{su_SDI}	3ns	
T_{hd_SDI},	3ns	

通过“Data Latch”命令锁存灰度数据，第 1 个 16bit 数据作为通道 15 的第一行数据，第 2 个 16bit 数据作为通道 14 的第一行数据，第 17 个 16bit 数据作为通道 15 的第二行数据。表 3 给出了全部 64 行数据的对应关系数据指令

Data Order	Line	Channel
1	Line 1	Channel 15（OUT15）
2		Channel 14（OUT14）
,,,,		,,,,
16		Channel 0（OUT0）
17	Line 2	Channel 15（OUT15）
18		Channel 14（OUT14）
,,,,		,,,,
32		Channel 0（OUT0）
,, ,,		
497	Line 64	Channel 15（OUT15）
498		Channel 14（OUT14）
,,,,		,,,,
512		Channel 0（OUT0）

显示时序



显示时序

显示时序如见上图：

a) 时刻 a->时刻 b，首先发送 VSYNC(3 个 DCLK 宽度的 LE 高电平)，换帧，时刻 b 之后可以开始锁存下一帧的数据；
b) 时刻 b->时刻 c，发送 4 个 GCLK；
c) 时刻 c->时刻 e，一行的显示时间，总共有 74 个 GCLK；
d) 时刻 d，换行时刻；
e) 时刻 d->时刻 e，换行时间，时刻 d 之后还需要连续发送 4 个 GCLK(包含在 74GCLK 之内)；
f) 时刻 e 为下一行开始。

配置寄存器时序



配置寄存器时序

配置寄存器时序见上图：

g) 时刻 a->时刻 b，发送 PRE_ACT(14 个 DCLK 宽度的 LE 高电平)；
h) 时刻 c->时刻 d，发送 EN_OP(12 个 DCLK 宽度的 LE 高电平)；
i) 时刻 e->时刻 f，发送 PRE_ACT；
j) 时刻 g->时刻 h，写寄存器 1(4 个 DCLK 宽度的 LE 高电平)；
k) 时刻 i->时刻 j，发送 PRE_ACT；
l) 时刻 k->时刻 l，写寄存器 2(6 个 DCLK 宽度的 LE 高电平)；
m) 按步骤 k)和 l)配置寄存器 3 和寄存器 4。

二 寄存器

寄存器 1

Bit	Name	Default	Description
15	OPEN_DET		开路检测 0:关闭 1:打开
14	GCLK_N		该位控制帧和行的 GCLK 个数 1:帧头 6 个 GCLK，后面每行 78 个 GCLK； 0:帧头 4 个 GCLK，后面每行 74 个 GCLK；
13:8	SCAN_LINE		扫描行数 0: 1行 1: 2行 2: 3行 …… 63: 64 行
7:6	OPT		低灰麻点/高亮耦合优化 00:测试模式 01:2 级优化（推荐值） 10:3 级优化（优化高亮耦合推荐值） 11:测试模式
5:4	TEST		CFG1<5:4>=01&CFG3<9:8>=11 使能 REG5<8：0> CFG1<5:4>=01 使能 REG4<3：1> CFG1<5:4>=01&CFG3<9:8>=01 使能 CFG_DBGX 的配置(未列出)
3	跨板 耦合		0: 关闭 1: 打开
2:0	TEST		强制最小灰度输出： 001~111 分别输出灰度 1~7

寄存器 2

Bit	Name	Default	Description
15	TEST		0：行扫配置 33~64 扫 （默认） 1：行扫配置 1~64 扫
14:10	ADJ		消隐控制寄存器 1-31 级分别对应寄存器 cfg2[14:10]=00000-11111 使能寄存器 cfg3[2] 推荐 R=31，G=28，B=23
9	I_DIV4N		电流档位调节 1:大电流档位 0:小电流档位
8:1	IGAIN		恒流源输出配置寄存器， IOUT=19*IGAIN/(Rext*256) @ I_DIV4N=1 IOUT=19*IGAIN/(Rext*1024)@ I_DIV4N=0 Igain≥64（必须）
0			消隐模式 0：固定消隐（默认） 1：脉冲消隐

寄存器 3

Bit	Name	Default	Description
15	Reserved	--	
14:12	TEST		调节 vds（用于 core 电路），范围 160mV~520mV 从 000~111，配置的 VDS 电平依次增加
11:10	TEST		PWM 输出延时 默认配置“00”
9:8	TEST		scan chain 配置 要先配置置 CFG1<5:4>=01 才可写入
7:4	PWM _ALL		低灰偏色补偿调节 1-16 级分别对应寄存器 cfg3[7:4]=1111-0000 使能寄存器 cfg4[14]
3	TEST		倍频开关 0：关 1：开

2	UP_SEL		消影开关： 1：打开 0：关闭
1:0	VLDO		VLDO 电压 4 挡电压可调

寄存器 4

Bit	Name	Default	Description
15	TEST		消隐加宽 1GCLK 0：关 1：开
14	PWM_ADD_EN		低灰偏色补偿开关 1:打开 0:关闭
13	TEST		SDI 到 SDO 延时控制 0：延时 1：不延时
12	Non_clp_en		0：关 1：开
11:10	TEST		通道关闭速度 00：最慢 11：最快
9:8	TEST		通道打开速度 00：最慢 11：最快
7	OPEN_SCAN		开路数据写入使能 0：不更新 1：可更新
6	TEST		钳位开关 0：关 1：开
5:4	TEST		消隐（V+）和钳位（V-）之间 的差值 VA 的高两位
3	TEST		强制 PWM 输出全亮灰度 0：关 1：开 配合开路使用
2	TEST		黑屏节能开关 0：关 1：开
1	VRG_BUF		VRG_BUF 偏置电流 0：默认 1：加倍

0	TEST		显示灰度减半 0：关（默认） 1：开

寄存器 5

Bit	Name	Default	Description
15	Reserved	/	--
14			钳位/消隐增强 0：不开启（默认） 1：开启
13	Non_clp_v_sel		0:（默认） 1:
11:12			消隐（V+）和钳位（V-）之间 的差值 VA 的低两位
10			消隐增强 0：不开启（默认） 1：开启
9			钳位增强 0：不开启（默认） 1：开启
8			CFG1~4 数值读取 0：关 1：开
7	Reserved	/	--
5:6	TEST		00：SDO 输出 SDI 01：SDO 输出恒为 0 10：SDO 输出 LDO 11：SDO 输出 VGR
4:2			010 自动电流档位调节 000/001/111 分别对应自动换挡的 4 挡
0:1			00/01 开路检测 11：强制开路 10：强制正常

主界面设置

1. 灰度级数

FM6363 采用的双沿显示，请在计算灰度级数的时候按 **GCLK** 的双沿计算

2. 刷新倍率

刷新倍率固定 8 倍，每行 74 个 GCLK，寄存器值 **cfg1[5:4]=11**，**cfg1[14]=0.**

3. 刷新频率

固定 8 倍频，推荐刷新频率 **3840Hz**

扩展界面建议

1. 消隐设置

开启消隐功能，使用勾选菜单。勾选时 cfg3[2]=1,不勾选 cfg3[2]=0。消隐能力调节，使用左右滑动条，右侧配合上下点选菜单。总共 32 级，0-31 级分别对应寄存器 cfg2[14:10]=00000-11111。

Default 值为勾选，等级为：**R=31**，**G=25**，**B=23**

2. 低灰白平衡调节

开启低灰白平衡调节，使用勾选菜单。勾选时 cfg4[14]=1,不勾选 cfg4[14]=0。低灰白平衡调节，使用左右滑动条，右侧配合上下点选菜单。总共 16 级，1-16 级分别对应寄存器 cfg3[7:4]=1111-0000。

Default 值为不勾选。

3. 低灰麻点优化

使用上下点选菜单，共 4 级。1-4 级分别对应寄存器 cfg1[7:6]=00-11

Default 值为 **2** 级。建议默认 2 级。

4. LED 开路十字架消除

1. 关闭 GCLK。
2. 写 reg1[15]=1，reg4[7]=1，发送 5 个 GCLK（用于清除原有的 open 状态）。
3. 发送 VSYNC 指令。
4. 对所有像素点发送 16’hffff(全1)数据。
5. 将行地址信ABCDE 中的A 信号从0->1，等待10 个clk，然后再将A 信号从1->0（防止 74LS74 锁 死）。
6. 发送 VSYNC 指令
7. 发送 16 个 GCLK
8. 等待 400us，发送的剩余 GCLK，换行
9. 重复步骤 7~步骤 8，发送完所有行的 GCLK，完成所有行的第一组数据显示
10. 写 reg4[7]=0，完成开路检测

FM6363 关闭开路检测：写 reg1[15]=0，reg4[7]=0

5. 电流增益

添加电流增益按钮，设置方式与外部的电流增益相同并联动。电流增益对应寄存器 cfg2[9:1]，Igain=DEC cfg2[8:1]。

当cfg2[9]=1，Iout=18.5x Igain/(Rext x 256

255≥Igain≥64 50%-200%

当 cfg2[9]=0，Iout=18.5x Igain/(Rext x 1024

255≥Igain≥64 12.5-50%



扩展高级设置

1.在扩展属性中添加高级设置按钮，点击按钮弹出高级设置界面。

2.放置一个‘默认设置’按钮，点击后所有寄存器值恢复默认值此项应添加确认菜单，防止误操作。

3.放置一个‘最近一次修改’按钮，记忆最近一次手动修改值，点击后恢复。

4.放置4 组寄存器填写框，16 进制。

5.此界面寄存器值应与扩展属性界面同步。

换行时序建议

1. 建议每帧写一组寄存器，四帧写完，或者在显示时间内配置寄存器
2. 尽量缩小帧间隔时间。建议调整合适的换行时间，从而使 1 帧内的空白显示时间尽量短。
3. 调整显示时序，发完 VSYNC 之后先发 2 个GCLK，然后再进行正常显示，在每行倒数的第 2 个GCLK 换行（或者将余辉控制信号提前 2 个 GCLK 开始发）