סיכומים למבחן בקורס מבנה מחשבים

(סמסטר א' 9-2008, פרופ' נתן אינטרטור, פרופ' יהודה אפק)

חלק ראשון (פרופ׳ נתן אינטרטור)

<u>הקדמה</u>:

.busses- כל מחשב מורכב (החשב מורכב בי input, output, memory, processor: control and datapath). כל מחשב מורכב מחמישה חלקים עיקריים: $instruction\ set\ architecture$. אבסטרקציית שלבי החומרה תחתיו הם:

circuit design .4 מעבד, זיכרון, מערכת הקלט/פלט

transistors .5 (מעבד) datapath and control .2

physics .6 digital design

assembler היא assembler שפת סף (assembly) שפת סף (assembly) שפת החומרה. ה-assemble שפת סף לבי המעבר מתוכנה לחומרה שפה גבוהה שפה אופן קריאת משפת מפונה (assembly ביטים. כלומר, assembly המכונה שמתורגמות בצורה ישירה משפת משפת מassembly לביטים. כלומר, המכונה את הפקודות.

: מושגים

- יחידת עיבוד מרכזית בסיסית. מבצע פעולות על: CPU (control processing unit">CPU (control processing unit)
 - של מידע. (<u>registers)</u>: רכיב חומרה המכיל 8/16/32/64 ביטים של מידע.
- באמור לעיל, אוסף הפקודות שמבצעת המכונה, שפת המכונה הממומשת על המחשב. <u>IS (instruction set)</u>
 - שיטת מיעון, כיצד מגיעים מהתוכנה למשתנים בזיכרון בחומרה: <u>Addressing modes</u>

: (compatibility) תאימות

- שנות ישנות לאחור (<u>backwards comp</u>): כל מחשב חדש צריך להיות מסוגל להריץ תוכנות ישנות
- תאימות קדימה ('forward comp'): תוכנה חדשה תהיה מסוגלת לרוץ על מחשב ישן (פחות קריטי מהראשון).
- (כמו IAVA למשל). III Iust in time compilation נקרון לפיו התוכנה מתקמפלת על כל מחשב ללא תלות בחומרה.

יעילות ומהירות CPU:

- שונים. CPU שונים להשוואת יעילות פעולת חוכנה ואלגוריתמים שונים שונים \bullet
- .(nsecב בים מודדים (CPU עבור כל פקודה (נמדד ב-CPI) כמה מחזורי שעון מבזבז ה-CPI ($Clock\ per\ instruction$)

: CPU time

: CPU- המטרה שלנו היא לצמצם את זמן

- הקטנת מחזור שעון (יותר מחזורי שעון לשניה).
- .(פחות מחזורי שעון לכל פעולה) CPI- הקטנת ה-
- . אפור הקומפיילר, תוכנה (instruction count ,IC-וה) instructions שמפר ה-say \bullet

אם ניתן לשפר רק חלק מהביצועים, נשאף לשפר את החלק הגדול יותר, כלומר השכיח ביותר בזמן ריצת תוכנית: Ahmdal's law חשיבות תכנות ה-ISA (פקודות שפת המכונה):

- גודל כל פקודה: יכול להשפיע על זמן הקריאה לפקודה ועל כמות הזיכרון הנדרשת כדי לשמור אותה
 - ו (מספר הפקודות): הפחת זמן הריצה עייי הפחתת מספר הפקודות.

לכן נשאף לשפת מכונה פשוטה ומינימלית, תוך שניתן למשש איתה את כל התוכניות הרצויות

שתי גישות לשפת המכונה - RISC vs. CISC שתי

- <u>CISC (complex IS computer)</u>: כדוגמת ה-286 של אינטל, מגוון פקודות גדול שלא כולן באותו אורך. המביא לזמן קריאה לפקודה המביא לזמן קריאה לפקודה ארוך (גם עבור פקודות פשוטות). בניגוד לחוק Ahmdal, דואג לטיפול במקרים הפחות שכיחים.
- * RISC (Reduced IS computer) כדוגמת ה-MIPS, מעט פקודות פשוטות בגודל קבוע, הגורר זמן CPU קצר יותר שכן זמן קריאה ופענות מסובכות להתבצע ע"י הקומפיילר דורש תחכום רב יותר בתוכנה. *Ahmdal, אך דורש מפקודות מסובכות להתבצע ע"י הקומפיילר דורש תחכום רב יותר בתוכנה. כיום שתי שיטות אלו רצות בערך באותה יעילות, ואף (CISC) x86) רצה מהר יותר.

חוק מור:

טען כי מספר הטרנזיסטורים שניתן להכניס ביחידת עיבוד קבועה גדל פי 2 מידי 1.5 שנים. חוק זה אכן התקיים זמן רב , אך גידול כמות הטרנזיסטורים נבלם בשל בעיית ה-power wall, שהיא חימום יתר של הטרנזיסטורים הגורם לשריפתם

גודל הטרנזיסטור משפיע על מהירותו – קטן יותר הוא מהיר יותר, ולכן גידול כמות הטרנזיסטורים מביא להגדלת מהירות המעבדים

לעומת קצב גידול מהירות המעבד הגבוה , קצב גידול מהירות ה <u>גישה לזיכרון</u> נמוך (9% בשנה) וכדי להתגבר על בעיה זו התפתח תחום ה- cache, להגברת מהירות העברת מידע מהזיכרון למעבד.

: טרנזיסטורים

. פיסת סיליקון $1.5 \times 1.5 cm^2$ עליה מסודרים מיליוני טרנזיסטורים : \underline{CPU}

שבבים של שבבים עותקים רבים של שבבים wafer מייצרים עותקים רבים של שבבים של שבבים של שבבים של שבבים.


: (nMOS-כיצד עובד הטרנסיסטור (יוסבר ל

- ה-src וה-drain מלוכלכים במטען שלילי (ריבוי אלקטרונים), לעומת שאר גוף src-ה הטרנזיסטור המלוכלך מטען חיובי (חורים).
 - . הטיליקון אוקסייד מבודד בין ה-gate העשוי פוליסיליקון (מוליך) לגוף.
- כאשר ב-gate זורם מתח מיובי, אלקטרונים נמשכים (אך לא עוברים, בגלל <math>gate הבידוד) ל-gate, וכך נוצרת תעלה בין ה-src ל-src המאפשרת מעבר של אלקטרונים.
 - עיים לעצור את הזרם (לסגור את המתג) עלינו לפרוק את הפוליסיליקון.

.cMOS נקרא pMOSי ו-nMOS העובד עם שני סוגי העובד עם שני העובד ווה סוג ה-nMOS נקרא (integrated circuit) וואסטה זו לייצור טרנזי נקראת נקרא nMOS נקרא נסמו את שני סוגי המתח:

- . מתח גבוה: $V_{DD}=1$
- . מתח נמוך: $V_{SS}=0$

סימון	מה מעביר	מתי מעביר (מתי השער סגור)	MOSFET
	0	כאשר מקבל 1	nMOSFET
b	1	כאשר מקבל 0	pMOSFET





: cMOS inverter דוגמא למימוש מעגל לוגי

.0 מקבל מ-A והפלט ל-Y: אם מקבל 0, הT המצר וה-T סגור וה-T פתוח, ולכן מועבר 1. אם מקבל 1, המצב בדיוק הפוך ולכן מועבר 1.

: שיעור 1: ייצוג מספרים

אלגברה בוליאנית: אלגברה המושתתת על שימוש ב-0 ו-1 בלבד. שימוש במחשבים: כל הפעולות האריתמטיות והלוגיות הן בייצוג זה. מעבר בין בסיסים:

- מעבר לייצוג אוקטלי או הקסדצימלי פשוט: עבור אוקטלי נקבץ כל3 ספרות בינאריות; עבור הקס': כל 4 ספרות.
- $1*2^2+0*2^1+1*2^0+1*2^{-1}=10.11$ מעבר לדצימלי: הספרה במיקום ה-i מייצגת "כפול i" מייצגת "כפול מספר הדצימלי: הספרה במיקום ה-i
- ימינה , וחוזר השארית תהיה ביט אחר r : r השארית תהיה ה-MSB, ואת המנה נחלק ב-r : השארית תהיה ביט אחד ימינה , וחוזר חלילה עד שהמנה מתאפסת.
 - rמעבר משבר עשרוני לבסיס אחר: אותו דבר רק הכפלה בr במקום חלוקה ב-r

. הספרה השמאלית ביותר (least significant bit) הספרה השמאלית: $\pmb{\mathit{LSB}}$: הספרה הימנית

נשים לב כי הוספת 0 מימין משמעה הכפלה ב-2; הוספת 1 מימין משמעה הכפלה ב-2 והוספת 1; ניתן להסיק לבד על הורדת ביט.

חיבור מספרים בינאריים:

מחברים כל ביט במספר אחד לביט המתאים לו במספר השני, תוך התחשבות ב-carry.

3

מספרים שליליים:

ישמש לביט סימן. MSB-ה

.10010 \leftarrow 01101 למשל למשל הופכים את כל הופכים את פשוט הופכים ל-1: פשוט הופכים את כל הביטים, למשל

שיטת המשלים ל-2: כמו שיטת המשלים ל-1, רק שמחברים בסוף 1 לתוצאה. למשל: $01101 \rightarrow 10010 \rightarrow 10011$. שיטה זו טובה גם למעבר משלילי לחיובי (היפוך ביטים וחיבור1). בשיטה זו נוכל לייצג חיסור מספרים עיי חיבור הראשון עם שלילי של השני.

\cdot כמות המספרים שניתן לייצג ב- $oldsymbol{n}$ ספרות

- $0, ..., 2^n 1$: (בלי ביט סימן) unsigned
- $.-2^{n-1},...,0,...,2^{n-1}-1$ (עם ביט סימן) signed •

: Sign extend

. כדי להפוך מספר מ-8 ביטים ל-16 ביטים ינמרחיי את ה-MSB שלו שמאלה. למשל: 1011 + 1011 ביטים ל-16 ביטים ינמרחיי את ה-+

חיסור בעזרת מעלים ל-2.

. כאשר מבצעים חיסור, כמתואר קודם, אין חשש לגלישה (overflow), ולכן נתעלם מה-carry האחרון, לא משנה מה הוא יוצא

: overflow

. נסתכל על שני ה-carry האחרונים: אם הם ז הים, הפלט תקין. נסתכל על שני ה-carry האחרונים: אם הם ז הים, הפלט תקין. מספרים שליליים carry היש הם שנים אזי יש גלישה והפלט לא תקין. עבור מספר בן n ביטים (כולל סימן), התשובה להאם יש carry היא הים אונים אזי יש גלישה והפלט לא תקין. עבור מספר בן n

. שעשה בשיעור FA וה-HA שעשה בשיעור לא תהיה התייחסות לכל הקטע על ה-HA

הורדת ביטים (שיכון מספר בן הרבה ביטים במספר בן פחות ביטים):

- הורדת ביטים מצד ימין (הורדת ביטים והשארת LSBs) אובדן רזולוציה. ullet
 - הורדת ביטים מצד שמאל: אובדן סקאלה.

שיעור 2: אלגברה בוליאנית:

:משתנים לוגיים

- x, y, z :מסומנים כמשתנים רגילים
- תיאור פונקציות בלויאניות עייי טבלאות אמת.

. משלים: NOT : מתנהג כמו חיבור : OR : משלים: AND

שערים לוגיים:

אבני הבניין של פונקציות בוליאניות.

משפטי יסוד ומשפטים חשובים:

$\bar{\bar{X}} = X$	$X + X = X \cdot X = X$	$X + \bar{X}Y$	=X+Y	$X(\bar{X}+Y)=XY$
X+0=X	$X \cdot 1 = X$	X + YZ = (X	+ Y)(X + Z)	X(Y+Z) = XY + XZ
X + 1 = 1	$X\cdot 0=0$	$XY + \bar{X}Z = (\bar{X} + \bar{X})$	(X + Y)(X + Z)	$XY + \bar{X}Z + YZ = XY + \bar{X}Z$
$X + \bar{X} = 1$	$X \cdot \bar{X} = 0$	$XY + \lambda$	$X\bar{Y} = X$	$(X+Y)(X+\bar{Y})=X$
X + XY = X	X(X+Y)=X	$(X+Y)(\bar{X}+Z)(Y+Z) = (X+Y)(\bar{X}+Z)$		
DeMorgan:	$\overline{X \cdot Y} = \overline{X} + \overline{Y}, \overline{X + Y} = \overline{X} \cdot \overline{Y}$		OR	$oldsymbol{q}$ דימויות: NOT , אחייכ

צורה קנונית:

כל פונקציה בוליאנית יכולה להיות מוצגת עייי אחת משתי הצורות הקנוניות:

- יהיה האיבר היה ממכפלת המשתנים או משלימיהם, כך שהאיבר יהיה m_i בסכום. ניקח את האיבר m_i בסכום בסכום המשתנים או משלימיהם, כך שהאיבר יהיה m_i בסכום מכפלות m_i בסכום את בסכום את ניקח את x,y,z=1,0,1 נשים את x,y,z=1,0,1 נשים את הדוגמא לעיל בסכום, אחרת לא נשים אותה.
- 0. מכפלת סכומים (POS) הוא האיבר ה-i במכפלה. ניקח אותו להיות מורכב מסכום המשתנים או משלימיהם כך שהאיבר יהיה למשל עבור $(x^{'}+y+z^{'})$ נשים במכפלה את כל M_i שהפוני מחזירה עליהם 0. למשל אם $(x^{'}+y+z^{'})$, נשים במכפלה את כל $(x^{'}+y+z^{'})$ נשים אותה.

המרה בין צורות: הצגה כסכום מכפלות תומר למכפלת סכומים עיי פשוט לקיחת האינדקסים שלא הופיעו בראשון. למשל: ס(1,2) יומר למ(0,3).

: (Universal systems) מערכות שלמות

כל פונקציה בוליאנית ניתנת למימוש ע "י שימוש באופרטורים: NOT, AND, OR. לפיכך, כל קבוצת אופרטורים שבאמצעותם ניתן לממש פעולות . אלו היא מערכת שלמה , וניתן באמצעותה לממש כל פונקציה בוליאנית . הוכחת שלמות מערכת היא ע "י מימוש שלושת האופרטורים הללו . דוגמאות:

- .NOT, OR •
- .NOT, AND •

מספיק אם כן להראות על מערכת שמסוגלת לממש את אחת משתי הדוגמאות . למשל: NAND היא מערכת, כמו גם NOR. אם כן מספיק להראות על מערכת שהיא מסוגלת לממש אחת מהמערכות שהוצגו לעיל

מתאים להצגת סכום מכפלות ו-NOR מתאים להצגת מכפלת סכומים.

פישוט פונקציות ע"י מפות קרנו:

- במפת קרנו כל תא יופרד מתא צמוד לו (לא אלכסון) בביט אחד בלבד.
- פרי לפשט את הפונקציה ל-SOP נחפש להקיף ריבועים "מוכללים" של "1", נקח להם את הביטים המשותפים הקבועים. למשל עבור שני xy' ניקח את (xyz) ניקח את (xyz) ניקח את לישור מוני (xyz)
- $-(x^{'}+y)$ את הפונקציה ל-POS נחפש להקיף ריבועים "מוכללים" של "ס", ונקח בהתאם. למשל עבור הדוגמא לעיל נקח את פיס, ריבועים "מוכללים" של עבור y=0 לקחנו את y, בניגוד לקודם.

ויגיוקריי, ניתן להמירו לשימוש הנוח ביותר עבורנו בעתפישוט באמצעות מפת קרנו, ולאו דווקא בעקביות באותו פישוט (יכול לשמש : don't cares בהצגה אחת ו-0 באחרת).

שיעור 3: לוגיקה צירופית:

שלבי מימוש מעגל צירופי לוגי:

- .1. תיאור הבעיה.
- 2. קביעת מספר משתני הכניסה הקיימים ומשתני היציאה הנדרשים.
 - .3 התאמת סמלים למשתנים אלו.
- 4. בניית טבלת אמת המגדירה את היחסים הנדרשים בין הכניסות ליציאות
 - 5. פישוט הפוני הבוליאנית עבור כל יציאה.
 - 6. ייקיבוץ" ופישוט הפוני הכוללת של כל הפונקציות לכל היציאות
 - .7 תיאור וכתיבת הדיאגרמה הלוגית.

מחברים:

- sumו ו- carry וווים, מוציא פיטים: \underline{HA}
- s,c מחבר שני ביטים מהחיבור מהחיבור ביטים: FA

:(Decoders) מפענחים

.DECS כדי לאפשר שרשור מספר ביים כניסת ENABLE כדי לאפשר שרשור מספר לכיב הבורר עבור כל קלט את אחת היציאות.

. יש nיט בניסות (ENC) איאות. ביאות ראשיות, 2^n יציאות ראשיות, למפענח יש מכניסות ראשיות, למפענח יש

: MUX (Multiplexer)

רכיב עם 2^n כניסות, n קוי בקרה לברירת הכניסות ויציאה אחת.

 2^n קוי הבקרה יהיו קלט הפונקציה 2^n קוי הכניסה יהיו פלטי הפונקציה בסדר עולה n קוי הבקרה יהיו קלט הפונקציה 2^n קלטים אפשריים), אשר יבררו בין הכניסות השונות (אילו מהן תצא כפלט).

<u>מימוש חסכוני יותר</u>: חלק ממשתני הפוני ילכו לקוי הבקרה, וחלק ליצירת הכניסות.

^{*} הערה: שיעור 3 עד סוף החלק הראשון של הסיכומים לוקה בחסר, לא להסתמך עליו.

חלק שני (פרופ׳ יהודה אפק)

: הקדמה

- . שפה עילית: קלה לתכנות, לא חד חד ערכי לשפת מכונה, תלוי קומפיילר, -portable לא תלוי מכונה.
- \bullet שפת מכונה (Assembly): מעבר חד חד ערכי לשפת מכונה אך נוחה לקריאה, תלוית מכונה (למשל x86 וכוי).

: MIPS instruction set

. שפה -ISA שפה בעולות מועטות פעולות מועטות - RISC שפה אור השפה שפה או היא

פקודה מורכבת מ-32 ביטים המחולקים כך:

R-Format (add, mul...): פקודות המתבצעות על אוגרים

6 bits	5 bits	5 bits	5 bits	5 bits	6 bits
opcode	rs	rt	rd	shamt	funct
זהות הפקודה	רגיסטרים		שדות נוספים של הפונקציה		

I-Format (lw, sw, branch): פקודות המתבצעות עם קבועים

opcode rs rt 16 bits address	opcode	rs	rt	16 bits address
------------------------------	--------	----	----	-----------------

קפיצה ישירה לכתובת / מקום בתוכנית :JUMP

opcode	26 bits address

פענוח פקודה:

- המצביע על השורה בה (program counter) PC- ה-, cPU, ה-, cPU השורה בזיכרון. כל פקודה יושבת בזיכרון וישנו מצביע של ה-, cPU המצאים בתוכנית, וכל פעם מתקדם לשורה כלומר לפקודה הבאה.
 - .add פענוח הפקודה: 6 הביטים הראשונים הם הפקודה עצמה, למשל
 - ביצוע: הוצאת האופרנדים, ביצוע הפעולה והשמת התוצאה ברגיסטר היעד.
 - הבאת הפקודה הבאה.

:הזיכרון

אוסף בתים ($bytes=8\ bits$) המאורגן בשורות, כאשר כל שורה היא byte, כל 4 שורות (4 בתים) היא מילה, כלומר ($bytes=32\ bits$) המאורגן בשורות, כאשר כל שורה היא bytes ב-bytes ב-bytes ב-לומר מילה, וכל התקדמות בסוף פקודה לפקודה הבאה בעצם מקפיצה את ה

: דוגמאות

- שתיר את קדימה אירר את שערלs איכרון במקום איכרון במקום איכרון במקום איכרון (גע איכרון במקום איכרון במקום איכרון (גע הכתובת המאוחסנת ברגיסטר גע הולך איכרון במקום איכרון במקום אותה בתוך רגיסטר גע המילה (32 ביטים) המתחילה ממקום זה ושם אותה בתוך רגיסטר גע המערה איכרון ביטים המתחילה ממקום אותה בתוך רגיסטר גע העילה איכרון ביטים המתחילה ממקום אותה בתוך רגיסטר גע העילה איכרון ביטים המתחילה ממקום אותה בתוך רגיסטר איכרון ביטים אותה בתוך רגיסטר איכרון ביטים המתחילה ממקום אותה בתוך רגיסטר איכרון ביטים אותה בתוך רגיסטר אותה בתוך רגיסטר איכרון ביטים אותה בתוך רגיסטר איכרון ביטים אותה בתוך רגיסטר ביטים אותה בתוך רגיסטר אותר ביטים או
 - לא בטוח שהתוכן החדש שטענו לרגיסטר\$1 יהיה נראה לפקודה הבאה (שאליה קוראים עם סיום הפקודת*)*.
- כלומר, הוא PC + $(1+25) \cdot 4$ (bytes ב-PC לכתובת (ב-PC + $(1+25) \cdot 4$ (bytes משווה את תכני הרגיסטרים ב-PC, ואם הם שווים: קופץ ב-PC לכתובת (ב-PC בפקודה (מילה) אחת קדימה, ועליה עוד מוסיף 25 מילים, כלומר סהייכ יקפוץ 104 PC (בתים) קדימה.

.words של offset. בהן משתמשים ב-branch של bytes של offset נשים לב: לכתובות branch בהן משתמשים ב-branch של offset.

\$zero,\$v0-\$v1,\$a0-\$a3,... שימוש באוגרים השונים במערכת.

ישנן פקודות pseudo-instructions שאינן פקודות בסיסיות אלא מורכבות מכמה פקודות בסיסיות, אך ה-assembler יודע לתרגמן. למשל: slt משל: מרכבות מכמה פקודות שאינן פקודות בסיסיות אלא מורכבות מכמה פקודות שאינן פקודות בסיסיות אלא מורכבות מכמה פקודות בסיסיות, אך ה-assembler יודע לתרגמן. למשל: אורכבות מכמה פקודות בסיסיות, אך ה-assembler יודע לתרגמן. למשל: אורכבות מכמה פקודות בסיסיות, אך ה-assembler יודע לתרגמן. למשל: אורכבות מכמה פקודות בסיסיות, אך ה-assembler יודע לתרגמן. למשל: אורכבות מכמה פקודות בסיסיות, אך ה-assembler יודע לתרגמן. למשל: אורכבות מכמה פקודות בסיסיות, אך ה-assembler יודע לתרגמן. למשל: אורכבות מכמה פקודות בסיסיות, אך ה-assembler יודע לתרגמן.

בעת תהליך הקימפול מתבצע לינק בין תוכניות שונות: תחילה כל תוכנית מתקמפלת כאילו מתחילה מכתובת 0. לאחר מכן הלינקר דואג בשר שור בעת תהליך הקימפול מתבצע לינק בין תוכניות שונות: חידים למשל, הקוץ לכתובת אבסולוטית יצטרך להשתנות, אך branch הקופץ באופן ליחסי לפקודה בה נמצא עכשיו, לא יצטרך שינוי. נשים לב: שינוי מתבצע בפקודות, לא בניהול data (האוגרים).


ניהול זיכרון:

: heap-הזיכרון מתנהל

- החלק העליון ביותר: שמור.
- החלק העליון מחזיק את קוד התוכנית.
 - : data- החלק התחתון מחזיק את
 - תחילה יוחזקו משתנים גלובלים
- מתחת יוחזק ה-*main* של התוכנית שלנו.
 - מתחת יוחזקו האוגרים.

: MACRO

הגדרת פקודות מקרו לשימוש אישי בתוכניות שלנו למשל:



.macro my_macro(\$arg)
<command>
<command>...
.end_macro

בשלב ה-preprocessing יוחלף המקרו בתוכנית עם הפקודות האמיתיות

מה קורה בזמן ריצה:

: מתוך main מתוך מתוך לפרוצדורה sub1 מתוך לפרוצים לקרוא לפרוצדורה אוניח רוצים לקרוא לפרוצדורה ו

- sw... הקצאת מקום לארגומנטים שנשלחים מ-main על ה-stack 16 : stack של המקום שהוקצה: main של הארגומנטים לארגומנטים יכולים להיות מועברים דרך רגיסטרים stack, אך אם stack מילים על ה-stack מילים על ה-stack מהארגומנטים יכולים להיות מועברים דרך רגיסטרים stack, אך אם צריך להעביר עוד, ה-main (הפרוצדורה הקוראת) דואגת לזה.
 - . א מילים למעלה; מצביע על תחילת הארגומנט האחרון שהוכנס (זה עם ערך הכתובת ה**נמוד** ביותר). \$sp
 - .main של frame pointer : \$fp o
 - jal sub1 : main- ב.

את הפקודה הבאה ב-main, כך שכשיסיים את ריצת sub1, דואג לשים ברגיסטר $$ra\ (return\ address)$ את הפקודה הבאה ב-main. כבר לפקודה הבאה שיש לבצע ב-main.

- . לא השתנה: \$sp כ
- . לא השתנה: *\$fp* ∘

sub1-נכנסים ל-

- נ. ב-sub1: הקצאת מקום על המחסנית ל-stack: \$stack (שעלול להשתנות ע"י קריאות jal בתוך jal של stack של הפרוצדורה שליה נכנסנו, stack
 - . מצביע על היכן ששמרנו את fp הרגע: sp
 - .main של \$fp של: \$fp \circ
 - add \$ fp \$ sp \$ zero : sub1 של sp \$ fp עדכון של sub1 .4
 - sp של sfp של: sp מצביע לאותו מקום (היכן ששמרנו את:
- ששמרנו, sp ששמרנו, (כתובות גבוהות אייתחילתיי המחסנית המקומית של sub1: מתחתיו (כתובות גבוהות sub1) של sub1 ששמרנו, משמרו ע"יי sub1 עבור sub1: מעליו (כתובות נמוכות) יבואו משתנים לוקאלים של sub1.
- מddi \$sp \$sp -8 : מילים) נניח 2 מילים (נניח 2 שתנים לוקאלים על ה-stack עבור משתנים לוקאלים (נניח 2 מילים) אנו רוצים להשתמש ברגיסטרים לא זמניים, כמו \$s0-\$s0\$, נצטרך להקצות להם מקום על ה-\$stack לפני שנשתמש בהם, ובסוף הפרוצדורה לטעון אותם חזרה.
 - מצביע לכתובת של המשתנה האחרון הלוקאלי שהוכנס (זה עם הכתובת הנמוכה ביותר). $ssp \infty$
- שלילי offset : מצביע לאותו מקום : נקודת המעבר בין משתנים לוקאלים לכל מה שלפני. גישה למשתנים לוקאליים: offset שלילי מה-\$fp וה-\$fp של \$fp. וגישה למשתנים שקיבלנו מהקוראת: offset חיובי, ולשים לב לדלג על2 מילים (\$fp.

- .6. סיום ריצה ב-sub1:
- טוענים את כל הרגיסטרים שאנו רוצים להחזיר (אלה ששמרנו קודם על ה-stack).
 - ארור משתנים מקומיים עיי: "pop") add \$sp \$fp \$zero שחרור משתנים מקומיים עייי ס
- .(\$ra, \$fp ואת את ta, ומשחררים את \$ta בעוד 8 (2 המילים שהחזיקו את ta, ומשחררים את ta
 - .main- קופצים חזרה ל: jr \$ra •

main-חוזרים ל

- addi \$sp \$sp 16 : stack- שחרור הארגומנטים מה main : main.
- . מצביע על ראש המחסנית לפיmain (כנראה למשתנה הלוקאלי שלmain השמור בכתובת הנמוכה ביותר).
 - . (הכל חזר לקדמותו) של frame- מצביע ל\$fp\$ (הכל מצביע ל


: Single Cycle Architecture

: מעבד cycle יחיד ארוך, מאט עבודה אורך מון (דורש אורך (דורש אורך ארוך, מאט עבודה) מעבד cycle מעבד

- . *Fetch* •
- פענוח הפקודה, הוצאת משתנים מרגיסטרים. : Decode
 - . ביצוע: Execute
 - . גישה לזיכרון: Memory
 - .write-back •

: D-FF מחזור שעון ועבודת

בעליה של השעון : נקרא את הערך D ונשים אותו ב-Q . Q יחזיק בערך זה לכל אורך מח זור השעון (עד כולל ירידת השעון, ועד עליית השעון הבאה). $\frac{D}{C$ תיבה תתבצע בירידת שעון.



: R-type פעולות

מוחזק זיכרון נפרד ל- Data ול-Instructions. אנו מניחים שבתחילת מוחזק זיכרון נפרד ל- התוכנית) כבר טעונות ל-inst. memory.

מורכב מ-32 המחזיקים יחד 32 ביטים program counter : \underline{PC} .inst. memory- של כתובת אליה צריך לכת הכתובת אליה איים ב-




----הכתובת תיכנס למחבר 32ביט עם 4 ונותן ערך חדש ל-PC – מעלה אותו ב-4, עדכון לכתובת הבאה שנרצה לקחת מה-inst. memory.

: <u>inst. memory</u> בהינתן הכתובת מה-*PC,* מוציא את הפקודה היושבת אצלו בכתובת זו. פקודות הן בגודל מילה, לכן קופצים +4 כל קריאה. סימון של חץ עם קו עליו ו-32 משמעו : מעבר 32 חוטים <u>במקביל</u>.

. כמו המחבר הציור רק מקבל גם בקר op, ויש לו יציאת zero בנוסף ליציאת התוצאה (עבור פעולות לוגיות).

:רגיסטרים



בחירת רגסטר ראשון ורגיסטר שני להוציא מהם מידע : rs1, rs2

. יציאות אותם רגיסטרים שנבחרו: rd1, rd2

כניסה לבחירת הרגיסטר אליו רוצים לכתוב: (write select) ws

. כניסה לבחירה האם רוצים לכתוב לרגיסטר בws: כניסה לבחירה האם רוצים לכתוב לישני (write enable) we

Instr Mem

Data

B2

32

.wב כניסה לבחירת הערך שרוצים (write data) wd

ישנם סהייכ 32 רגיסטרים.

.(שכן ערכו קבוע הפתיבה (שכן ערכו קבוע הראשום ב-MUXים, כאשר הרגיסטר הראשון, הוא zero, היחיד שלא מחובר לבקרות הכתיבה (שכן ערכו קבוע – 0).

. כנדרש. אחד הרגיסטרים במחזור השעון הבא לאחד הרגיסטרים כנדרש. wd כדי שיוכל להיכנס במחזור השעון הבא לאחד הרגיסטרים כנדרש.

(זה שיתחבר ל-ws לצורך העניין). rd הם הרגיסטרים שקוראים, ו-rd הוא רגיסטר היעד המערכת rs, rt לצורך העניין). היציאות מה-vs יתחלקו: החלק של הרגיסטרים ילך לרגיסטרים, ושאר החלקים:


- . של כתיבה לרגיסטר. פenable: ה-enable: ה-enable של כתיבה לבקר LOGIC כלשהו שיהיה אחראי על העברת ה-enable: ה-enable
 - . איזו פקודה תתבצע. ALU-OP- ילא ל-(5-0) ניטים funct

: I-type פעולות

: R-type-השינויים מ

- .(ביטים 16-14) (ביטים 15-11) וכעת הוא rt (ביטים 15-11) (ביטים rd
- . ביטים, ויש לעשות לו sign-extend או עייי מריחת אפסים או שיטת המשלים ל-2 : מריחת משתמשים ב-MUX לבקרה על סוג הפעולה ושליחת הפרמטרים הנכונים:
 - .(R-type) rd או (I-type) rt : לבקרת הכניסה ל-ws (לאיזה רגיסטר הולכים ל-MUX (שיזה הכניסה ל-שיזה אור) או
 - או (I-type) immediate של sign extend : ALU או (I-type) immediate אבקרת הכניסה לאחד האופרנדים של הMUX


: Load / Store word



יזיק את כתובת המערך, immediate מחזיק את ה-immediate שיהיה מיחת 0), rs:lw מחזיק את כתובת המערך, Immediate מריחת 0), Immediate ה-Immediate מריחת Immediate ה-Immediate מריחת Immediate הרגיסטר אליו רוצים לכתוב Immediate ויכנסו Immediate מריחת Immediate מריחת Immediate Immediate

 $data\ mem$ את מקום ב-rs:sw את התוכן שרוצים לכתוב לאותו מקום ב-imm את המערך, את כתובת המערך,

הנכנס ל-Din. ה-WE ב- $data\ mem$ מקבל 1, וב-reg מן הסתם 0 (לא כותבים כלום לרגיסטרים). wE מתוזמנת עם השעון : כתיבה תעשה בעליית שעון (אם WE למעלה כמובן). הערה : din מתקבל בכל מקרה, אך כתיבה מותנית ב-wE של ה-wE



י אריאל סטולרמו

: branch

- . בהתאם PC משווה בין rs לא מקפיץ את rt ומקפיץ rs -
- בתים, ולא בתים, ולא בתים (branch אמור לקפוץ ללא PC+4) שאליה ולא בתים.
 - שיתכן ונרצה קפיצה אחורה ולא קדימה sign extend- נשתמש ב-

: branch אלמנטים שנוסיף בשביל

- shift left 2- הכפלה ב-4) של ה-shift left של ה-shift left ב-4). משל ה-shift left של ה-אחלבר את ה-2 אוווי של ה-א
 - הראשי ליחידת הבקרה: לבדוק את התוצאה הלוגית של ההשוואה. ALU- מה-Zero- הוצאת הוצאת הישרואה.
- של: האם אנחנו בפקודת PC+4+shift-left-2(sign-extend-16->32(imm)) של: האם אנחנו בפקודת PC+4+shift-left-2(sign-extend-16->32(imm)) של: האם אנחנו בפקודת branch + branch

: <u>jump</u>

- נקח את PC+4[31-28] כדי לקבל כתובת בבתים. נשרשר יחד (כך נשרשר יחד (כד נשרשר בתים. נשרשר יחד (כד MSB-) או הכתובת שצריך לשלות.
 - יהיה קו בקרה נוסף ל-PC+4 או כתובת ה-jump שזה עתה חושבה ובין האלטרנטיבה (MUX-4 או כתובת אחרת אם יש יהיה קו בקרה נוסף ל-imp או כתובת אחרת אם יש יהיה קו בקרה נוסף ל-imp או כתובת אחרת אם יש


: קווי הבקרה: Control

- (R-Type-t האם רגיסטר היעד הוא rd או rd האם רגיסטר היעד האם : RegDest
 - .jump אם זוהי פעולת: jump •
 - .branch האם זוהי פעולת: branch
 - .(lw, lb) האם מהזיכרון פעולת קריאה : memRead
- .(ALU- האם האם יו פעולת קריאה מהזיכרון לרגיסטר (החלופה: memtoReg
 - .ALU control- הולך ל-ALU control, שולט בפעולת ה-ALU.
 - . (sw, sb) האם זו פעולת כתיבה לזיכרון: memWrite •
 - .imm- או מה-ALUה האם האופרנד התחתון של ה-ALUהוא מהרגיסטרים: ALUSrc
 - (add, lw, ... regWrite) האם כותבים לרגיסטר: RegWrite

branch- הוא בשביל ה-ALU- הוא מה

ה-ALUcontrol: מקבלים מה-control מתקבלים מה-control מתקבלים מה-control הראשי).

- .lw, sw פעולת: op1,op0=00
- branch פעולת: op1,op0=01
- יהיה אחראי על הגדרת איזו פעולה אריתמטית. (חיבור חיסור וכוי) פעולה אריתמטית: op1,op0=10 •



: Pipeline Architecture

בשיטה זו מבצעים פקודות במקביל, כל אחת בשלב אחר בתהליך (כאשר אחת ב-decode/reg-retrieve, הבאה כבר ב-fetch). זמן פקודה נשאר אותו דבר, אך ב-overall מתבצעות יותר פקודות בפרק זמן, כיוון שלא צריך לחכות עד סיום של אחת כדי להתחיל את הבאה.
משאים:

- .single cycle- לא משתנה מ-(fetch, execute : למשל: latency לא משתנה מ-!
- או: זמן ממוצע לפקודה. $single\ cycle$ כמות העבודה שמתבצעת בפרק זמן מסוים גדלה משמעותית לעומת: throughput
 - . בעת סיום התוכנית. pipeline בעת סיום התוכנית: drain בעת שכל שלב מתבצע עבור פקודה כלשהי: fill

: עקרונות


- .pipeline המהירות הפוטנציאלית תלויה במספר השלבים ב-
- מהירות כל שלב נקבעת ע"פ מהירות השלב האיטי ביותר בכל ה-pipeline. לכן, נשאף לפקודות קצרות ופשוטות, ומשך כל פקודה ופקודה פחות או יותר שווה.

: MIPS-ב pipeline-5 השלבים ב

- .PC- הבאת פקודה ובגדלת: IFetch .1
- .e פענוח הפקודה וקריאת הרגיסטרים: Decode
- ב. Execute : פקודות לזיכרון: חישוב כתובת; פקודות אריתמטיות: חישוב הפעולה.
 - .4 קריאה / כתיבה לזיכרון. *Memory*
 - .5 בתיבת Data לרגיסטר: Write Back

כדי לשמר את ערכי הרגיסטרים לכל פקודה בכל שלב נשים רגיסטרי ביניים בין השלבים: IF/ID, ID/EX, EX/MEM, MEM/WB (סהייכ 4).

: נשמור לכל שלב את קווי הבקרה הרלוונטים ונעביר אותם קדימה כל שלב



:סוגי בעיות

- . structural hazard חוסר תמיכה בחומרה בצירוף הפקודות.
- .hazard עד חלוף ה-pipeline המעכבות את ה-branch פקודות כמו : control hazard •
- . (ומשל קריאה מרגיסטר שעובדים עליו). pipeline פעולות שטרם סיימו לעבור בשובדים על תוצאות של תוצאות של פעולות שטרם סיימו t

פתרון הבעיות:

: <u>data</u>

שימוש בפקודות NOP שהן פקודות ריקות, כדי ליצור עיכוב עד חלוף הסכנת חסרון: בזבוז מחזורי שעון.

בתרון מוצע: נעביר את תוצאת החישוב כבר עם סיומה, במקום לחכות עד הסוף. למשל עבור במקום לחכות שתוצאת החישוב תחזור ותכתב בתרון מוצע: נעביר את תוצאת החישוב בשלב הEX נעביר את התוצאה אחורה. כך נוכל לחסוך במקרה זה NOP אחד.

: forwarding unit פתרון סופי באמצעות

יחידה זו מקבלת:

- .EX/MEM- משלב הrd רגיסטר היעד
- MEM/WB- משלב הrd רגיסטר היעד •
- . אמור חזשות חדשות בו הפקודות משימוש בו להיזהר משימוש בו הפקודות אמור להתעדכן, ולכן עלינו להיזהר משימוש בו הפקודות חדשות יותר. eX/MEM
 - . כנייל: MEM/WB- משלב ה-RegWrite כנייל:
 - EXה בשלב ה-rs לפקודה הנמצאת כעת בשלב רגיסטר
 - .EXר בשלב הענמצאת כעת בשלב רt רגיסטר רגיסטר

:MUXלכניסות ה-ALU נחבר שני

- MEM/WB.rd ואת EX/MEM.rd את ID/EX.rs ואת שכעת תקבל בנוסף ל-MUX
 - ... את את ID/EX.rt- לכניסה התחתונה שכעת תקבל בנוסף לMUX


ה-MUXים לקחת מהשלבים המתקדמים יותר, ואם כן תברור ב-ID/ES.rt ,ID/EX.rsים לקחת ברור ב-ID/ES.rt ,ID/EX.rsים לקחת ברור ב-ID/ES.rt ,ID/EX.rsים לקחת האם יש שוויון בין ה-ID/ES.rt ,ID/EX.rsים לקחת האם כן תברור ב-ID/ES.rt המתאים.

כך הורדנו את שני ה-*NOP* הנוספים וייעלנו את המערכת.

פתרון זה לא תמיד עובד:

lw עייי lw (נבדק שזו פקודת lw עייי lw), מוכן רק בשלב ה-lw (נבדק שזו פקודת lw) עייי lw למשל עבור lw, שם הערך היימוכןיי איתו אמורים להשתמש (של lw). במקרה זה נצטרך להשתמש ב-lw או ב-lw מובנה בחומרה הקרוי lw:

וויון אם יש שוויון ועוצר את כמובן רק אם יש שוויון ה-PC והכניס קיפאון בשלב ה-ID. זאת נעשה כמובן רק אם יש שוויון האוגר הרלוונטי בו רוצים להשתמש בEX.



If (ID/EX.MemRd)&& ((ID/EX.Rt==IF/ID.Rs) || (ID/EX.Rt==IF/ID.Rt)) we must "stall" the pipeline!

פתרון נוסף: reordering לפקודות, נמקם פקודה (אם ניתן) שלא תלויה ב-lw מיד אחריה, וכך נמנע מבזבוז מחזור שעון. לסיכום:

- .bubbleמזהה מקרים של lw בהם מזהה מקרים: $hazard\ detection\ unit$
- את הערכים , ומעבירה ל-ALU את הערכים במידע שחושב ב-ALU ואמור להיות מעודכן , ומעבירה ל-ALU את הערכים :forwarding unit

: branch hazard

תוצאת ה-*branch* מתבצעת רק בשלב הרביעי ועד אז כבר מתחילות להתבצע שלוש פקודות שלא אמורות להתבצע טיפול:

- NOPי נשווה בעזרה מעגל פשוט את rsי וt בבר בשלב ה-decodeי, וכך נחסוך צורך בשניים מתוך שלושת -
- branch-delay slot : פתרון ל-NOP השלישי: מוסכמה שפקודה אחת אחרי ה- branch ממים, וובמקום NOP (bubble), השלישי: מוסכמה שפקודה אחת אחרי ה- branch ממים, וובמקום NOP המתכנת או הקומפיילר ישימו פקודה זו להיות כזו שלא תלויה בערכי ה-branch. ב-50% תהיה פקודה מתאימה, ואם לא יושם branch (ניתן להשתמש בידע זה כדי לעשות אופטימיזציה לקוד : גם אם יש לופ , ניתן להעביר פקודה מתוך הלופ להיות מיד אחרי ה- האחראי על קיום הלולאה, שכן היא תתקיים בכל מקרה.

. ולצווארי בקבוק ולאווארי בקבוק ולאווארי בקבוק: pipelining ולצווארי בקבוק:

שיטות נוספות להקפאה:

- $.branch\ delay\ slot$: שיטה חלופית ל-PC והשארת ה-IF/ID והשארת ה-IF/ID איפוס רגיסטר -IF/ID איפוס רגיסטר ה-IF/ID
- . אותו עקרון של השארת מקום לפקודה לא תלויה עבורlu. כך זה ממומש במציאות. $delayed\ load$

. לא יכלל בסיכום (נראה לא חשוב במיוחד). Exceptions

: (Cache) זיכרון מטמון

- נועד לגשר על פער המהירות בין פעולות המעבד(מהיר) וגישה לזיכרון (איטי).
- רמות שונות של cache: רמה גבוהה, static ram = מהיר ויקר, ככל שיורדים ברמות המחיר יורד וגם המהירות, static ram (הדיסק הרי אינוי)
 - .(MEM- שלב ה-data-cache) (IF- שלב ה-linstructions cache : cache) שני

: RAM (Random Access Memory)

זיכרון שניתן לגשת לכל מקום בו, לא לפי סדר קבוע. המבנה הבסיסי הוא שני MUX (high, low) המאפשרים בחירה של הכתובת אליה רוצים לגשת לפי שורה ועמודה ברשת הזיכרון. שני הסוגים העיקריים הם:

- (static ram) SRAM: לכל תא שתי יציאות ערך הביט שמחזיק והמשלים שלו. תא הזיכרון עצמו מחזיק בטריה והרבה חומרה, לכן הוא יקר יותר ותופס יותר מקום, אך שיטת משיכת המידע היא דחיפת אלק׳ החוצה, לכן יותר מהיר.
- (dynamic ram) DRAM): לקריאה זרם עובר בתא הזיכרון וחש את השפעת התא עליו; לכתיבה מעביר את הזרם דרך תא הזיכרון. כל תא מחזיק capacitor הדורש רענון מדי פעם כדי שהמידע לא יאבד.

: לוקאליות

- . עדכון נתונים. D : שימוש מרובה בלולאות: D : עדכון עדכון נתונים. בזמן הקרוב I : שימוש מרובה בלולאות: D : עדכון נתונים.
- במרחב: אם ניגשנו לכתובת מסוימת, סביר שניגש לכתובות בסביבתה. I: פקודות התוכנית באות ברצף; D: שימוש במערכים רציפים. לכן: כאשר נביא מידע מהזיכרון נביא בלוק הכולל רצף מילים, ולא רק את הכתובת שאליה נדרשים ברגע זה. לכן גם גישה ראשונית לזיכרון תקח יותר זמן בדייכ מאשר גישות שאחריה שכן אז חלק גדול מהמידע בו משתמשים (או סביר שנשתמש) כבר נמצא על ה-cache.

מושגים מרכזיים:

- .cache כאשר ניגשים לנתון והוא כבר נמצא על ה: <u>HIT</u>
- במקרה ניגשים לנתון והוא לא נמצא על ה-cache. במקרה כזה עלינו להביא את המידע מרמה אחת מעל, איטית יותר, ומעכבים את המידע. ה-pipeline עד הבאת המידע.
 - . גודל היחידה הבסיסית שמביאים בכל MISS ל-cache גודל היחידה הבסיסית שמביאים בכל BLOCK
 - והאיטית) הגישה הראשונה (והאיטית: Compulsory
 - גודל ה-cache, מוגבל: <u>Capacity</u>
 - .cacheמיפוי הרבה כתובות לכתובת אחת ב: $\underline{Conflict}$
- : <u>Coherence (invalidation)</u> : כאשר כמה תהליכים משתמשים באותה מילה שעכשיו מתעדכנת . ברגע שכותבים לכתובת מסוימת, הוא מודיע שהמידע אינו עדכני, ונוצים MISS בתהליכים שמנסים לגשת

:סוגי זיכרון

: Direct mapped cache

- . כל תא בזיכרון ממופה באופן חד ערכי ל-cache לפי הכתובת שלו. למשל, כל הכתובות המסתיימות ב-100 יתמפו לתא ה-100 ב-cache.
- הוא ה-MSB הוא הוא היכרון, וה-tag הוא תוכן אותו מקום מה זיכרון, וה-tag של הכתובת בזיכרון ממנה מנה tag הוא היכרון בזיכרון ממנה ב-tag הוא היכתובת שמסתיימת ב-100 קראנו (לצורכי כתיבה חזרה לזיכרון).

:סידור הזיכרון


- .(byte offset) 00 של הכתובת שעבורם תמיד ניקח (LSB) של הכתובת שעבורם תמיד ניקח (byte offset).
 - . אליה נמפה את המידע במראe למובת יהיו כתובת שאחריהם את שאחריהם היהיו במLSB שאחריהם יהיו
 - .tag-ים) של הכתובת מהזיכרון ישמרו ב-MSBים) של הכתובת מהזיכרון ישמרו ב-
- הרצויה. אחד של valid אחזיק את הכתובת הרצויה. אחד של valid בתא מחזיק את הכתובת הרצויה. אחד של valid ביט אחד של אמיימ ה-data בתא
 - [1 valid? field] + [20 tag field] + [32 data field] : cache- תא ב

.(10-ו 20 במקום 20 ביטים (במקום 14 cache ביטים, גודל ביטים, גודל ביטים (במקום 20 ו-10).

tag- מספר הביטים של כתובת ב-30-n ; cache בצורה כללית: -n מספר הביטים של ה--n

: write through


- כל מה שנכתב מה-*CPU* נכתב ל-*cache* ולזיכרון במקביל.
- שכן כתיבה היא תהליך איטי, וכך לא נדרשים להפסיק עד סיום הכתיבה אינור של היא תהליך איטי, וכך לא נדרשים להפסיק עד סיום הכתיבה •
- יואם לא שם רק אז ניגשים לזיכרון. משפיע על קריאה מהזיכרון: בודקים ב-cache, אם לא שם בודקים ב-write buffer.
 - . אם ה-*write buffer* מלא, אז ה-*CPU* יעצור עד שיתפנה מקום.
- מתבסס על הנחה שישנו מרווח מסוים בין כתיבה לכתיבה, כאשר במרווח זה ישנן פעולות אחרות שלא זקוקות ל־write buffer.



: write back

שיטה נוספת לפיה נכתוב מה-cache לזיכרון רק כאשר הבלוק כולו מוחלף בבלוק אחר.

: עם בלוק בגודל 4 מילים cache-דוגמא ל



. של תחילת הבלוק מהזיכרון בגודל tag של מחילת הבלוק

.14 אודל כתובת ב-21 : cache ביטים, ולא

. בריטים: ברירה בין אחת מ-4 המילים בבלוק.

. עוד 2 ביטים של $Byte\ offset$ כמו קודם.

: יכיל cache יכיל אותו מנגנון רק שבלוק

.16 בגודל *tag* •

• 4 מילים × 32 ביטים כל אחת.

.(נ ביט) valid field •

הבורר בין אחת מ-4 המילים. \bullet

 $: 2^m$ בצורה כללית לבלוק בגודל

30-n-m : tag גודל

n: cache- גודל כתובת -

. מספר מילים: 2^m , סהייכ $2^m \times 32 \times 2^m$

.(block offset-המקבל קו נקרא קו כניסה (נקרא m בורר המקבל MUX

:גודל בלוק

אם נגדיל את גודל הבלוק, ה- $miss\ rate$ יקטן. עם זאת, אם לא נגדיל את גודל ה-cache במקביל, יהיו לנו פחות בלוקים ב- $miss\ rate$ ומגודל בלוק מסוים ה- $miss\ rate$ יגדל.

: Associative cache


לכל בלוק יש כמה מקומות בזיכרון אליו יכול להתמפות . ב- fully . cache . cache.

: 2-way associative-דוגמא ל

-נוסף לנו MUX הבורר בין הבלוקים האפשריים הוא בורר בין הבורף של אותם בלוקים, שבוררים את המילה המתאימה. MUX

באחד הבלוקים. HIT: HIT

בדיקת הבלוקים האפשריים מתבצעת **במקביל** ולכן פעולה זו יעילה (אך יקרה).



: MISS כיצד יוחלט איזה בלוק להחליף בעת: Associative

- . מעיפים את הבלוק שהכי פחות שומש לאחרונה. קשה למימוש. LRU (last recently used)
 - יעבוד. איך יעבוד. *RANDOM* •

: MISS penalty הפחתת

. על שכבה ותר איטית יותר היא אדולה יותר איטית יותר - caching של levels שימוש בכמה

: Virtual Memory

 \cdot שימוש ב-VM לצורכי

- הגנה מפני גישת תוכניות לאזורים בעייתיים. ניהול הזיכרון הוירטואלי של התוכניות ע"י מערכת ההפעלה.
 - .physical memory- גדול מה-VM עבור תוכניות •

:<u>מושגים</u>

- .cache מקביל לבלוק ב-<u>page</u> •
- ביותר). הגדול והאיטי ביותר). מקביל ל-cache מקביל ל-miss. כתובת שלא נמצאת ב-physical memory מקביל (הזיכרון הגדול והאיטי ביותר).

: Address translation

- .PC- מורבדות עם sw, או הבאת בישל אלו המחושבות ביALU עבוד מה' יעד בישל אלו המחושבות בייעד עם יעד מה' יעד
 - .page איפה אנחנו בתוך page offset של הכתובת נשארים של הכתובת של LSB של הכתובת של של של LSB
- . מתורגמים ל-18 ביטים ל-18 ביטים ב-PA מתורגמים ל-18 ביטים ל-18 ביטים מהVA מתורגמים ל-18 ביטים ב-18 מתורגמים ל-18 ביטים מה
 - לכל תוכנית page table משלה, וכל תוכנית מחזיקה מצביע אליה ברגיסטר מיוחד.

: valid field


- . ביט המחזיק 1 אם הכתובת שמחזיק של העמוד הנמצא ב-Physical memory או 0 אם הכתובת שמחזיק היא לדיסק PA
- ישנה השמה fully-associative של עמודים מהדיסק ל- physical memory, כדי להוריד page-faults. כמו כן הכתיבה מהדיסק השנה השמה של write back. בקיצור: כמה שיותר מהיר.
 - \bullet ב-physical memory: ה-sphysical memory ב-pages ה-physical אחראית על כך, לרוב לפי אחראית של בדי לקבוע את.


: dirty bit

שדה המאחסן 1 אמ"מ נעשתה כתיבה על ה- $physical\ memory$. אם כן, כאשר יוחלף העמוד באחר, נצטרך קודם לעדכן את העמוד שמוסר $physical\ memory$. אין צורך להעתיק את העמוד לדיסק.

: TLB (Translation lookaside buffer)

- מאוד יעיל וקטן. page table-ל cache מעיין
- .page table- של הרשומה עודכן שחת אחרת ב-page table באשר מוחלפת רשומה יעודכן ב-TLB של הרשומה יעודכן --





משמאל מתוארים שני המעברים בדרך לזיכרוו:

- אם יש page table מעבר ב- , rtlB מעבר מעבר ב- TLB miss
 - מעבר ל-*cache* הרגיל עם הכתובת הפיסית.

דרכים לייעול:

• במקום לחכות לסיום קריאת ה-PA מה-TLB מה מה מה מה מכיל את ה-tag comparison, נבדוק ב-tag (מספר הבלוק), נבדוק ב-tag comparison. (או ה-tag comparison) מה-tag (או ה-tag comparison)

: cache-hit rate דרכים להגדל

: (4-way עבור <u>Pseudo LRU</u>

- . מחזיק רשומות של כניסות לכל הבלוקים לפי סדר גישה אחרונה כאן $full\ LRU$
- .2/3 מבין -bit2; מבין -bit2

שיפור בשלושת ה-*Cs*:

- . מפורט למטה. refetching לבצע : Compulsory
 - .block size הגדלת: Capacity
 - .associativity הגדלת: Conflict

: prefetching

דרך אחת: ניתן להשתמש בשיטת ה-request word first / wrapped fetch: קודם מביאים את המילה שעליה ישmiss, שולחים אותה ל-CPU כדי שימשיך לבצע ולא יתקע. במקביל ממשיכים להביא את שאר הבלוק.

דרך נוספת (כללי): הבאת מידע לפני שנתבקשנו להביאו:

: h/w prefetching

- ; branch predictor ; miss-בלוקים ב-instruction prefetching •
- . (תבניות וכוי). data לנסות לחזות את הכניסות למסות למסות : data prefetching

: s/w prefetching

. מושרש בשפה או נעשה עיי הקומפיילר. cache prefetch : העלאת מידע לרגיסטר: data prefetching

: complier optimization

- שונים. : instructions ארגון מחדש של הפקודות כדי למנוע misses; שימוש בכלים שונים.
- data מקומית ע"י locality איחוד מערכים; שינוי קינון לולאות כדי שיעבוד לפי סדר אחסון בזיכרון; איחוד לולאות; ייעול locality מקומית ע"י מערכים; שינוי קינון לולאות כדי שיעבוד לפי סדר אחסון בזיכרון; איחוד לולאות; ייעול locality גישה למידע לפי בלוקים, במקום ללכת לפי שורות ועמודות שלמות (כמו שעשינו בפרוייקט תוכנה בחישוב מטריצות).

שיטות נוספות:

: multi ported cache and banked cache

- .cache- גישות מקבילות לn
- בעיה: מקצר את זמן ״תמותת״ ה-cache. פתרון: banking : חלוקת כל שורה ל-banks והבאת banks עבור banks מסויימים לכל שורה.

. מאפשר גישה מקבילה לשניהם : data-ti code ל-cache הפרדת

.minimum latency lost עם cache : <u>L2</u> הגדלת

<u>שימוש ב-cache : victim cache</u> נוסף עם אותו access time אליו נשלחות שורות שנמחקות מה-cache, כך ששחזורן יהיה מהיר (במקום להביאן שוב מה-memory).

שימוש ב-stream buffer: כל מידע שנכנס ל-cache יעבור קודם דרך stream buffer. רק אם תהיה אינדיקציה שיגשו למידע זה שוב בעתיד, נכניס ב-cache אותו ל-cache שימחש בירק אונו צפויים לגשת רק פעם אחת ממנו הכל, אם ידוע שלכל איבר במערך אנו צפויים לגשת רק פעם אחת

: Virtual memory and process switch

- שמירת מצב התוכנית.
- טעינת מצב התוכנית החדשה.
- .Translation table טעינת הרגיסטרים המתאימים המצביעים ל
 - .(cache-אין צורך לנקות את ה-TLB (אין צורך לנקות את -

: branch prediction

.(flush) עולה, אורך המכונה (משפיעים על מספר הפקודות שנעשה להן עולה, אורך המכונה (משפיעים על מספר הפקודות שנעשה להן branch). $\frac{dynamic\ branch\ prediction}{dynamic\ branch\ prediction}$

- שיטה יעילה כאשר זמן החישוב להאם לוקחים את ה*branch* גבוה מהזמן שלוקח לחשב את הכתובות האפשריות אליהן נלך.
 - . או לא. branch נלקח לאחרונה או שביטים המעידים על האם ה-branch inst. השיטה של האחרונה או לא. branch נלקח לאחרונה או לא.
 - אם החיזוי מוטעה, משנים את הביט.
- פתובת ה-predicted וביט הנלקח או לא נלקח. כל מחזיקים BTB branch וביט הנלקח או לא נלקח. כל מחזיקים -branch ב--branch וביט הנלקח או לא נלקח. כל כתובת נבדקת: האם היא כתובת למשוך את ה--branch היא למשוך את ה--branch
 - או לא. branch ונלקח או לא. branch מעדכנים את מעדכנים את מעדכנים או לא.
 - PC- נעשה ונטען את הפקודה המתאימה : misprediction במקרה של
 - . ביספוסים 2 כל taken כל taken שינוי ביט ה-מופציה נוספת:

: mips-הוספה ל

