מעגלים לוגיים בניית ALU

ארגון המחשב ושפת סף

מרצה: **רועי אש**



הקדמה: אלגברה בוליאנית - תזכורת

- משתנה בוליאני: משתנה המקבל את הערכים 0 או 1
- פונקציה בוליאנית: פונקציה של משנה/ים בוליאניים המחזירה 0 או 1
 - ?X כמה פונקציות בוליאניות יש למשתנה בודד
 - נבנה טבלת אמת עם קלט (משתנים) ופלט (פונקציה):

X	F
0	0
1	0

X	F		
0	1		
1	1		

X	F
0	0
1	1

X	F			
0	1			
1	0			
NOT				

NOT

NOT יש ארבע פונקציות אונאריות (של משתנה אחד) אבל רק רק באמת מעניינת



?כמה פונקציות בוליאניות של שני משתנים

Υ	X	FUNC
0	0	В0
0	1	B1
1	0	B2
1	1	В3

- 2 בחזרת מספר השורות בטבלת האמת
- מספר השורות בטבלת האמת זה שתיים בחזקת מספר המשתנים



אלגברה בוליאנית – חוקים (תזכורת)

- OR הסימון + מסמן•
- הסימון (כפל) מסמן AND
- NOT קו עליון מעל) $^-$ הסימון $^-$ (קו עליון מעל) •
- מספר חוקים בסיסיים באלגברה בוליאנית:
- Identity law: A + 0 = A and $A \cdot 1 = A$
- Zero and One laws: A + 1 = 1 and $A \cdot 0 = 0$
- Inverse laws: $A + \overline{A} = 1$ and $A \cdot \overline{A} = 0$
- Commutative laws: A + B = B + A and $A \cdot B = B \cdot A$
- Associative laws: A + (B + C) = (A + B) + C and $A \cdot (B \cdot C) = (A \cdot B) \cdot C$
- Distributive laws: $A \cdot (B + C) = (A \cdot B) + (A \cdot C)$ and $A + (B \cdot C) = (A + B) \cdot (A + C)$



שבלאות אמת – Boolean Functions

- כל פונקציה בוליאנית ניתנת להצגה
 כטבלת אמת
- טבלת אמת: קלט נקודתי ← מיפוי פלט
- הפונקציה היא הפרדה של אפשרויות הקלט לשורות נפרדות, בעת שהפלט מייצג אפשרות אחת של תוצאה בוליאנית
 - י כל טבלת אמת ניתנת להצגה כסכום של מכפלות
- :- לדוגמה טבלת האמת משמאל ניתנת להצגה כ- Out = AB'C + ABC' + ABC

Α	В	С	\rightarrow	Out
0	0	0	\rightarrow	0
0	0	1	\rightarrow	0
0	1	0	\rightarrow	0
0	1	1	\rightarrow	0
1	0	0	\rightarrow	0
1	0	1	\rightarrow	1
1	1	0	\rightarrow	1
1	1	1	\rightarrow	1



כלל סכום המכפלה: (SOP) Sum Of Products

- התבוננו בערך הפונקציה בכל אחת משורות טבלת האמת
 - במידה והערך הוא 0, התעלמו –
 - המתאימה (AND) במידה והערך הוא 1 בצעו את המכפלה
 - NOT בתוך המכפלה ערך קלט אפס יקבל –
 - − בסיום התהליך סכמו (OR) את המכפלות

למעשה, מה שהכלל אומר: ניתן להציג כל פונקציה בוליאנית בעזרת AND, OR, NOT

Α	В	FUNC: A XOR B
0	0	0
0	1	1
1	0	1
1	1	0

 $A \times B = A'B + AB'$




שערים לוגיים - תזכורת

- שערים עבור AND ו- OR, יכולים לקבל מספר קלטים, ופלט
 אחד (ע"ס החוקים בשקף הקודם, ניתן להרחיב שערים אלו
 למספר קלטים ופלט אחד)
 - שער NOT, מקבל קלט אחד עם פלט אחד •



Standard drawing for an AND gate, OR gate, and an inverter




רישום מקוצר ל NOT, ניתן על ידי רישום "בועה" על הקו.משמאל, למשל:



מעל לוגי: חיבור מספר שערים לוגיים

• בחיבור השערים: יש התפצלות/צומת מעקף קווים וקיצורים ע"פ כללי האלגברה הבוליאנית (רכיב מרובה רגליים not מקוצר)



לתיאור הבוליאני (מתמטי) אים קיים הבדל בין המעגל של XOR לתיאור הבוליאני (מתמטי) של XOR?

זמן ההתייצבות של המעגל



נספח בניית רכיבים לוגיים בסיסים The Basics of logic design

- הרכיבים אותם נבנה:
- יחידה אריתמטית Arithmetic Logic Unit ALU לוגית
- Combinational logic המורכב מלוגיקה צירופית
- (במצגת הבאה שנלמד) Mips Registers File A state element (Sequential logic) that consists of a set of registers that can be read and written by supplying a register number to be accessed.




The ALU

יחידה אריתמטית לוגית Arithmetic Logic Unit

- Combinational logic -מורכב מלוגיקה צירופית ALU מורכב מלוגיקה
- לוגיקה צירופית: שינוי בקלט גורם באופן ישיר לשינוי בפלט (לאחר זמן השהיה)
- בשונה מלוגיקה סדרתית -sequential logic (בחלק השני של המצגת) אשר השינוי בפלט הינו תלוי שעון (זיכרון \ אוגר).
 - שני רכיבים מרכזיים בלוגיקה צירופית הינם:
 - (decoder /encoder) מפענה\מקודד -
 - mux או בקיצור (Multiplexer/Demultiplexer מרבב\ מפלג (-



בפענחים - Decoders



	Inputs		Outputs							
12	11	10	Out7	Out6	Out5	Out4	Out3	Out2	Out1	Out0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0


- כל צירוף של קלטים מאפשר בדיוק '1' אחד בפלט
 - עבור n קווי קלט יש 2^n קווי פלט •



בתודדים - Encoders

- מממש פונקציה "הפוכה" למפענח:
 - . קוי כניסה 2ⁿ •






	ט	קל		פלט		
l ₃	l ₂	I ₁	I ₀	O ₁	O ₀	
0	0	0	1	0	0	→0
0	0	1	0	0	1	→1
0	1	0	0	1	0	→2
1	0	0	0	1	1	→3

•קלט שאינו "אונארי" יביא ליציאה שגויה או לא מוגדרת.• הגדרה "טובה" יותר של מקודד?



מימוש מקודדים:



- I_0 אינו יימחובריי.
- מכיוון שקל לממש מקודד עייי שערי OR בלבד וכן יש יילהיזהריי לא להגדיר קלט לא חוקי \Rightarrow ישנן הרחבות למקודדים מורכבים וכלליים יותר.

Priority Encoder – מקודד סדר עדיפויות

- . כניסות 2ⁿ •
- .Valid יציאות + יציאת n •





:Priority Encoder – מקודד עדיפויות

יויי. (MSB) אהינו יי1יי. • הפלט מציין את הביט הראשון


I_3	l ₂	I ₁	I ₀	O ₁	O ₀	V			. 11.1
0	0	0	0	0	0	0		—	not valid
0	0	0	1	0	0	1	0		
0	0	1	Ø	0	1	1	1		
0	1	Ø	Ø	1	0	1	2	_	T7 1' 1
1	Ø	Ø	Ø	1	1	1	3		Valid
								<u> </u>	

$$O_1 = I_2 + I_3$$
 $O_0 = I_3 + I_{1*}I_2$
 $V = I_0 + I_1 + I_2 + I_3$



:Multiplexor – מרבבים

מרבב הוא כינוי להתקן אלקטרוני המממש פעולה בסיסית וחשובה הנקראת ריבוב בו מתבצעת בחירה של אחד מכמה ערוצי קלט לערוץ פלט, בהתאם לערך בכניסות הבקרה $MUX 4 \rightarrow 1$






:Multiplexor – מרבבים

מרבב הוא כינוי להתקן אלקטרוני המממש פעולה בסיסית וחשובה הנקראת ריבוב בו מתבצעת בחירה של אחד מכמה ערוצי קלט לערוץ פלט, בהתאם לערך בכניסות הבקרה

- . קוי כניסה 2ⁿ •
- ח בוררים / בחירה / מיעון. n
 - קו יציאה יחיד.






:Multiplexor – מרבבים


ריבוב: שידור מספר רב של יחידות מידע באמצעות מספר קטן יותר של קווים או ערוצים. מרבב ספרתי בורר קו יחיד מבין קוי כניסה ומכוון את המידע הבינארי אל קו יציאה יחיד.

- . קוי כניסה 2ⁿ
- ח בוררים / בחירה / מיעון. n
 - קו יציאה יחיד.






מימוש מרבב



טבלת הפונקציה

Е	S	Output Y			
0	Ø	All O's			
1	0	Select A			
1	1	Select B			




אפקה 🗸



:Enable – שימוש ב

(אפשור – Enable – Enable

:Enable ע"י שני $n-1 \rightarrow 2^{n-1}$, ושימוש בקו Decoder $n \rightarrow 2^n$




- את היציאה I $_0$ I $_1$ יופעל ה-Decoder העליון ולכן יבחר ע"י בחר ע"י היציאה באשר 1 רופעל ה-Decoder את היציאה באימה להיות 1.
 - במקרה זה ה-Decoder התחתון יוציא אפסים.
 - $\dot{E}=1$ אפסים) כאשר $\dot{\Phi}$ התפקוד משתנה (עליון יוציא $\dot{\Phi}$ אפסים) כאשר •



מרבבים- (MUXes) מרבבים

עקרונית ניתן קיימים גדלים שונים של מרבבים פעולת הריבוב (בו מתבצעת בחירה של אחד מכמה ערוצי קלט לערוץ פלט, בהתאם לערך בכניסות הבקרה.) הינה פעולה חשובה ביותר בבניית מעגלים לוגיים





הסימון בספר ל 1 MUX נראה כך





FIGURE B.3.2 A two-input multiplexor on the left and its implementation with gates on the right.




ניתן לממש ריבוב ברוחב פס שונה (bus)

לדוגמא מרבב 2 ל 1 ברוחב פס 32




בתוספת האיפשור (Enable)







חצי מחבר – Half Adder


חצי מחבר: מקבל 2 סיביות ומחזיר את סכומן (mod 2) ואת הנשא.





а	b	S	С
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1







$$C = a \cdot b$$



Full Adder



inputs		outputs		
a	b	C _{in}	sum	C _{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



$$\mathbf{sum} = (\overline{a} \cdot \overline{b} \cdot C_{in}) + (\overline{a} \cdot b \cdot \overline{C_{in}}) + (a \cdot \overline{b} \cdot \overline{C_{in}}) + (a \cdot b \cdot C_{in}) = \mathbf{a} \oplus \mathbf{b} \oplus \mathbf{C_{in}}$$

$$\mathbf{C}_{out} = (b \cdot C_{in}) + (a \cdot C_{in}) + (a \cdot b)$$
$$= ((a \oplus b) \cdot C_{in}) + (a \cdot b)$$




24 שקף

קורס: ארגון המחשב ושפת סף


נושא: בניית רכיבים לוגיים ו- ALU

Full Adder from Half Adders






Full adder from 2 half adders + or gate






גלי -Ripple Carry Adder



סיביות הנשא מועברות בטור (מעין צורת גל) לכן זמן החיבור יהיה ביחס ישר לגודל המחבר








מחבר / מחסר-דוגמה

a 0000 b -0001

נחשב את:



וקיבלנו את התוצאה:

Inputs

b

a

Cin

outputs

Cout


S



The ALU

- The ALU provides the basic logical (AND, OR, NOR, NAND) and arithmetic (Addition, Subtraction in 2's complement → invert + 1 and Set on less than) functions
- Shift, multiplication and division are usually outside the basic ALU.

Logical operations




1 bit logical unit for AND/OR operations




1 Bit Simple ALU

A 1-bit ALU that performs AND, OR, and addition





1 bit Enhanced ALU



2's complement: use CarryIn = 1


$$a + \overline{b} + 1 = a + (\overline{b} + 1) = a + (-b) = a - b$$

- הוספת אפשרות שלחיסור
- חיסור, זה למעשה חיבורשל "משלים 2"
 - קובע האם Binvert מדובר בחיבור או חיסור
- כאשר מדובר בחיסור CarryIn הוא 1 בכדי לממש את "תוספת 1" לאחר היפוך הספרות ב- "משלים 2"




1 Bit Enhanced ALU

Enhanced for Ainvert and Binvert and SLT






(הביט הנמוך ביותר) ALU – LSB






(הביט הגבוה ביותר) ALU – MSG










ALU control line (4 bits)

יש 4 סיביות קלט פעולה (כפי שראינו בשקף קודם):

- 3 ביט − Ainvert
- 2 ביט Bnegate •
- 1-ו 0 ביטים Operation •

משמעות הפעולות האפשריות:

- and אל תהפוך את b. אל תהפוך את a. אל תהפוך את b **0000**
 - .or אל תהפוך את a אל תהפוך את b אל תהפוך את **0001** •
- ובצע פעולת חיבור. a אל תהפוך את b אל תהפוך את a אל תהפוך את
 - ובצע פעולת חיבור. a אל תהפוך את **0110 -** אל תהפוך את a הפוך את כלומר בצע a-b.
 - .slt ובצע פעולת b הפוך את a. הפוך את **0111**
 - .and ובצע פעולת b הפוך את a. הפוך את **1100 •** רהפוך את o. nor כלומר בצע
 - .or ובצע פעולת b הפוך את a. הפוך את **1101 -** כלומר בצע_ nand כלומר בצע





אינדיקציות (חיווי/דגל) על פעולות ה ALU

- 0 נדלק (מקבל 1) אם התוצאה של הפעולה היא (Zero) Z
 (בכל 32 הסיביות)
 - ?חישבו למה צריך כזו אינדיקציה
 - הנשא האחרון (השמאלי), ר היה ה CarryOut₃₁ זה ה (Carry) C אינדיקציה לגלישה לפי שיטת ייצוג ללא סימן
- ינדיקציה CarryOut₃₁ xor CarryIn₃₁ ה (Overflow) O לגלישה לפי משלים ל- 2, נקרא גם גלישה אריתמטית.
 בהמשך נראה שגלישה זו עלולה לגרום להפסקת התוכנית (פסיקה) בפקודות מסוימות
- Result₃₁ אינדיקציה הסימן (Sign) S MSG שיטת משלים ל- 2, אינדיקציה למספר שלילי הוא 1 ב



סיימנו...

?שאלות

