

תוכן העניינים:

2	מבנה המחשב ותכן לוגימבנה המחשב ותכן לוגי
2	מעבד העובד בשיטת הצנרתהעובד בשיטת הצנרת
2	מבוא לצנרת :
2	סיכום כללי:
5	מבנה הצנרת במעבד החד-מחזורי:
5	סיכום כללי:
9	שאלות :
13	תשובות סופיות:
14.	סיכונים בצגרת:
14	סיכום כללי:
15.	סיכוני נתונים בצנרת:
15	סיכום כללי:
21	שאלות :
27	תשובות סופיות
28.	סיכוני בקרה בצגרת:
28	סיכום כללי:
33	שאלות :
33	תשובות סופיות:
34.	הערכת ביצועי מעבד:
34	סיכום כללי:
	שאלות :
	תשובות סופיות:
	שאלות מסכמות עם מעבד הצנרת:
36	שאלות :
40	תשובות סופיות:



מבנה המחשב ותכן לוגי מעבד העובד בשיטת הצנרת

מבוא לצנרת:

סיכום כללי:

:הגדרה

ה-pipelining (או בשמו בעברית: צֶנֶרֶת/הצְנָרַה) הוא תהליך שבו שלבים יבוצעו במקביל זה לזה. הצנרה של שלבים קיימת כיום כמעט באופן אוניברסלי בכל מעבד וכן בתהליכים יומיומיים שונים.

אנלוגיה שתלווה אותנו לאורך הלמידה על מהות ההצנרה ותכונותיה:

נתייחס משימת כביסה הכוללת 4 שלבים:


בהינתן כביסה מלוכלכת (קרי: משימת כביסה).

- שלב 1 מכונת כביסה.
- שלב 2 מייבש כביסה.
- שלב 3 קיפול הבגדים.
- שלב 4 השמת הכביסה בארון הבגדים.






משך 4 משימות כביסה ללא הצנרה:



משך 4 משימות כביסה כולל הצנרה:



שלבים (stages) בצנרת:

בתהליך הצנרת, כל נקודת זמן מצביעה על השלב של משימה מסוימת והמיקום שלה בתהליך. תהליך הצנרת מחולק לשלבים וכאשר יש לנו משאבים שונים לכל שלב ניתן לבצע את ההצנרה.

תובנה:

ה-pipelining משפר את ה-Throughput אך לא את ה-pipelining משפר את ה-mthroughput משפר את ה-שפר שפר את הלביצוע של המשימות קטן.



שיפור זמן הביצוע של תכנית שלמה ע"י הצנרה

בהנחה שמשכי הזמן של כל השלבים בתהליך של ביצוע משימה אחת זהים, ויש כמות גדולה של משימות זהות לבצע, נוכל לטעון כי תהליך ההצנרה משפר בקירוב את זמן הביצוע של תכנית פי מספר השלבים.

יישום עיקרון ההצנרה במעבד ה-MIPS החד-מחזורי:

עבור מעבד עם מספר רב של שלבים ניתן לכתוב:

Time between instruction (pipelined) = $\frac{\text{Time between instruction (non-pipelined)}}{\text{Number of stages}}$

איזון שלבי הצנרת:

היות ומשך זמן הביצוע של כל שלב בשלבי הצנרת אינו זהה, היחס המחושב הוא הגבול העליון מכיוון שישנם פרקי זמן בהם חומרה מהירה לא תבצע פעולה עד שהחומרה האיטית שלפניה תשלח לה מידע. לתופעה הזו קוראים איזון שלבי הצנרת.

ככל שהסטייה בין משכי זמן הביצוע של כל שלב תהיה גדולה יותר, כך השיפור של הצנרת יהיה קטן יותר.

תיכנון ה-ISA בצורה ייעודית למימוש בהצנרה:

לאחר שרכשנו הבנה בסיסית לגבי תהליך ההצנרה, נוכל למנות 5 שיקולים בתכנון ה-ISA של מעבדי ה-MIPS אשר מכוונים למימוש פקודות בצורה מקבילית :


- בל פקודות ה-ISA הן באותו האורך. (1
- .(R, I, J : יש מספר קטן של פורמטים (למדנו על 3 סוגים MIPS למעבדי ה-MIPS).
- פקודות גישה לזיכרון בנויות כך שתחילה אנו מחשבים את כתובת הזיכרון בשלב (3 Execute ורק לאחר מכן ניגשים אליו.
 - 4) מכיוון שהאופרנדים עצמם מסודרים בזיכרון כך שכל אחד מתחיל בגבול של המילה, לא נצטרך לגשת לזיכרון יותר מפעם אחת באותה הפקודה.
 - במקרים שבהם קיימת התנגשות בין פקודות כך שאחת דורשת מידע מפקודה שלפניה אשר נמצאת עוד בשלבי הצנרת, יהיה צורך לקדם (או לעקוף) חלק מהשלבים של הפקודה הראשונה על מנת לאפשר לפקודה המאוחרת להתבצע. bypassing או forwarding ונלמד עליה בהמשך.



מבנה הצנרת במעבד החד-מחזורי:

סיכום כללי:

מבנה הצנרת במעבד החד-מחזורי:




עיקרון תהליך הצנרת:

מידע זורם משמאל לימין ולא חוזר אחורנית. יחד עם זאת יש 2 מקרים יוצאים-מן-הכלל:


- ומעדכן את Iw ובפקודת R-Type אשר מתקיים בפקודות על WB שלב ה-WB מקבץ האוגרים הנמצא באמצע הצנרת.
- .MEM שבה הערך מעודכן בפקודות branch שבה הערך מעודכן בפקודות PC- אחורנית



ייצוג צנרת בתרשים פעימות שעון רבות (multiple-clock-cycle pipeline diagram):



:(single-clock-cycle pipeline diagram) ייצוג צנרת בתרשים פעימת שעון בודדת



האוגרים של הצנרת נקראים לפי שני השלבים שהם מפרידים ביניהם:


- וגודלו 64 סיביות. Instruction Decode שלב ה-Instruction Fetch ואודלו 64 סיביות. F/ID מפריד בין שלב
 - . וגודלו 128 סיביות. Execute ושלב ה-Instruction Decode מפריד בין שלב ה-ID/EX
 - . ביות. Memory מפריד בין שלב ה-Ex/MEM בין שלב ה-EX/MEM €X/MEM בין שלב ה-PX/MEM •
 - . שלב ה-MEM/WB שלב ה-Memory מפריד בין שלב ה-MEM/WB מפריד בין שלב ה-MEM/WB
 - אפשר להסתכל על אוגר ה-PC בתור יהאוגר הראשון׳ מכיוון שהוא מזין
 את השלב הראשון ה-IF.



המקרים בהם יש להעביר נתונים ממחזור שעון מסוים למחזור שעון מאוחר יותר שאינו עוקב:

- שלב ה-ID עד לשלב ה-IW בפקודת וw יש להעביר את כתובתו של האוגר וt משלב ה-IW יעבור ממחזור השעון השני מאוגר הצנרת rt עד לאוגר הצנרת MEM/WB.
 - שלב ה-ID לשלב ה-ID משלב ה-ID לשלב ה-IF/ID שלב ה-IF/ID אם גם כאן הערך של rt יעבור ממחזור השעון השני מאוגר הצנרת ID/EX דרך ID/EX ויסיים באוגר הצנרת ויסיים באוגר הצנרת
- שימוש בו שימוש אך איש הראשון אך פכתב במחזור במחזור איש beq בפקודת בפקודת אות בי PC+4 לאוגר ID/EX במחזור השעון השלישי. לכן ערך זה יעבור מאוגר הצנרת השעון השלישי.

קווי הבקרה של הצנרת:





חלוקת קווי בקרה:


היות וכל אוגר צנרת נכתב בכל מחזור שעון, נוכל לחלק את הכתיבה של קווי הבקרה לחמשת שלבי הצנרת באופן הבא:

- שלב ה-IF: יכלול את קווי הבקרה לקריאת הפקודה מהזיכרון (כמו במעבד : IF שלב ה-מחזורי).
- שלב ה-ID: יכלול רק את הכתיבה למקבץ האוגרים (כמו במעבד חד-מחזורי).
 - ALUSrc-ול-ALUOp, ל-RegDst ול-ALUSrc ול-ALUSrc.
 - MemWrite-יכלול כתיבה ל-Branch, ל-MEM ול-MemWrite.
 - .RegWrite-ול-MemtoReg (ל- WB: שלב ה-WB שלב ה-WB) שלב ה-עלול כתיבה ל-

היות ומשמעות קווי הבקרה זהה לשל המעבד החד-מחזורי, נוכל לשמור על אותם הערכים כפי שלמדנו בעבר. נוכל לקבץ קווי הבקרה לקבוצות לפי דרגת הצנרת בה כותבים אליהם:

T	Execution		Memory Access			Write Back		
Ins.	RegDst	ALUOp	ALUSrc	Branch	MemRead	MemWrite	RegWrite	MemtoReg
R-format	1	10	0	0	0	0	1	0
lw	0	00	1	0	1	0	1	1
sw	X	00	1	0	0	1	0	X
beq	X	01	0	1	0	0	0	X

תרשים כולל – מעבד צנרת עם קווי הבקרה:





שאלות:

- לפניכם מספר משפטים. קבעו לגבי כל אחד האם הוא נכון או שגוי ונמקו את טענתכם.
- א. במעבד העובד בשיטת הצנרת מידע תמיד יזרום משמאל לימין, כלומר לא ילך יאחורניתי בתרשים המעבד החד-מחזורי.
 - ב. במודל המעבד שעובד בשיטת הצנרת, לא תהיינה בעיות וסיכונים כלשהם כל עוד המידע זורם משמאל לימין.

בתרשים פעימות שעון רבות, ראינו כי הדגשה של מחצית בלוק משמעה שימוש במחצית ממחזור השעון. הדגשה של חצי שמאלי מתארת שימוש במחצית מחזור השעון הראשונה והדגשה של המחצית הימנית מתארת שימוש במחצית מחזור השעון השנייה.

- ג. בהתאם לכך, ישנן פקודות בהן בלוק ה-Instruction Memory) ודגש בחלקו השמאלי ופקודות בהן בלוק זה יודגש בחלקו הימני.
 - ד. קיימות פקודות בהן לא נדגיש את בלוק ה-ALU.
- ה. במודל מעבד הצנרת היסודי (הבנוי על מודל המעבד החד-מחזורי), לא קיימות פקודות בהן בלוק ה-Reg (מקבץ האוגרים) יודגש במלואו.

בתרשים פעימת שעון בודדת למדנו כי ישנם ארבעה אוגרי צנרת.

- הסיבה לקיום ארבעה ולא חמישה אוגרים היא שניתן להסתכל על אוגר ה-12 כאל אוגר צנרת חמישי בכך שהוא מאחסן את כתובת הפקודה הבאה שעוברת במחזור השעון הראשון של פקודה הנכנסת לצנרת והוא נכתב מחדש בכל מחזור שעון.
 - ז. ההבדל בין אוגר ה-PC לשאר אוגרי הצנרת הוא שאוגר זה מעביר רק קווי נתונים (כתובת הפקודה הבאה בזיכרון הפקודות) בעוד ששאר אוגרי הצנרת מעבירים את ערכי קווי הנתונים ואת ערכי קווי הבקרה לשלב הבא.
 - ח. לכל האוגרים אותה מידה והיא 128 ביטים (4 מילים) היות וכל אוגר צריך להכיל את מילת הפקודה ([Ins[31:0]), את המידע האגור בשני אוגרים ממקבץ האוגרים (\$rs, \$rt) ועוד מילה עבור ערכי קווי הבקרה המחלחלים משלב לשלב.




מודל מעבד העובד בשיטת הצנרת כולל קווי בקרה הניתנים לחלוקה לפי השלב בצנרת אליו הם נכתבים. אלו מועברים משלב לשלב כדי לאפשר לצנרת לבצע את הפקודה המתקבלת.

- ט. כל ערכי קווי הבקרה הנוגעים ליחידת הזיכרון (והם: , בקרה הנוגעים ליחידת (MemRead, MemtoReg) ורק הם ייכתבו בשלב הרביעי של הצנרת, שלב ה-MEM.
- י. היות ושלבי ה-IF וה-ID (שני השלבים הראשונים בצנרת) זהים בכל סוגי הפקודות ב-ISA, אין צורך להעביר מהם את ערכי קווי הבקרה המתאימים לשלבים הבאים בצנרת.
- יא. ערכי קווי הבקרה עוברים דרך אוגרי הצנרת מכיוון שהם מכתיבים את הפעילות שיש לבצע עם מידע הנמצא באוגרים אלו.

: נתונה התכנית הבאה

```
Tw $8, 40($7)
Tw $9, 40($7)
add $20, $16, $12
add $22, $17, $13
sub $31, $8, $6
sw $10, -100($7)
```

- א. כמה מחזורי שעון יצטרך מעבד העובד הצנרת כדי לבצע את התכנית!
- ב. איזו פקודה תהיה בכל דרגה בצנרת במחזור השעון השלישי! החמישי! השביעי!





במחזור שעון מסוים, קווי הבקרה של מעבד העובד בשיטת הצנרת מראים את הערכים הבאים:

Execution			N	Memory Acco	Write Back		
RegDst ALUOp ALUSrc		Branch	MemRead	MemWrite	RegWrite	MemtoReg	
1	10	0	0	0	1	1	1

על סמך ערכים אלו, קבעו אלו מבין הפקודות הבאות עשויות להיות בצנרת בשלבים 3-5. נמקו.

or \$7, \$10, \$0 : WB שלב add \$8, \$9, \$18 : MEM שלב lw \$4, 400(\$5) : EX א. שלב

and \$7, \$10, \$0 : WB שלב add \$8, \$9, \$10 : MEM שלב add \$4, \$5, \$6 : EX


lw \$7, 400(\$20) : WB שלב sw \$8, 92(\$10) : MEM שלב add \$4, \$5, \$6 : EX ג. שלב

beq \$7, \$10, 0x49 : WB שלב sw \$8, 0(\$18) : MEM שלב sub \$4, \$5, \$6 : EX ד. שלב

:טבלת עזר


Ins.	Execution			Memory Access			Write Back	
IIIS.	RegDst	ALUOp	ALUSrc	Branch	MemRead	MemWrite	RegWrite	MemtoReg
R-format	1	10	0	0	0	0	1	0
lw	0	00	1	0	1	0	1	1
sw	X	00	1	0	0	1	0	X
beq	X	01	0	1	0	0	0	X

:סרטוט עזר





. לפניכם תרשים מעבד העובד בשיטת הצנרת עבור מחזור שעון מסוים



א. מה הם ערכי קווי הבקרה הנכתבים לכל אחד מן השלבים: EX, MEM, WB:

נתונים כעת משכי הזמן של שלבי הצנרת:

IF	ID	EX	MEM	WB
250ps	300ps	450ps	750ps	300ps

- ב. מהו זמן מחזור השעון לפי המודל החד-מחזורי ולפי מודל הצנרת!
 - ג. כמה זמן ייקח לבצע את פקודת lw לפי כל מודל!
- ד. נניח וניתן לפצל את אחד משלבי הצנרת ל-3 חלקים, כל חלק שווה באורכו. איזה שלב הייתם מפצלים וכיצד פיצול זה ישפיע על תוצאות סעיפים ב-ג!
- ה. האם פיצול כמו המתואר בסעיף הקודם יגדיל את התפוקה (throughput) של מעבד הצנרת?



תשובות סופיות:

- טענות נכונות: בי, די, וי, יי, יאי. טענות שגויות: אי, גי, הי, זי, חי, טי. (1) ראו הסברים מפורטים בסרטון הוידאו באתר גול.
 - א. 10 מחזורי שעון.
 - ב. מחזור שעון שלישי:

<u>IF</u>: add \$20, \$16, \$12 <u>ID</u>: lw \$9, 40(\$7) <u>EX</u>: lw \$8, 40(\$7) <u>MEM</u>: $\langle \ \rangle$ <u>WB</u>: $\langle \ \rangle$

:מחזור שעון חמישי

<u>IF</u>: sub \$31, \$8, \$6 <u>ID</u>: add \$22, \$17, \$13 <u>EX</u>: add \$20, \$16, \$12 <u>MEM</u>: lw \$9, 40(\$7) <u>WB</u>: lw \$8, 40(\$7)

: מחזור שעון שביעי

<u>IF</u>: $\langle \ \rangle$ <u>ID</u>: sw \$10, -100(\$7) <u>EX</u>: sub \$31, \$8, \$6 <u>MEM</u>: add \$22, \$17, \$13(\$7) <u>WB</u>: add \$20, \$16, \$12

- ג. תשובה ג.
- EX = 1100, MEM = 010, WB = 11.
- $. CCT = 750 \, ps : גנרת , CCT = 2050 \, ps : ב. חד מחזורי$
- $T(lw) = 3750 \, ps$: צנרת אנרת, $T(lw) = 2050 \, ps$ ג. חד מחזורי
- .250ps ל-3 אחד הוא ל-3 חלקים שאורך כל אחד הוא ד. נפצל את שלב ה-MEM ל-3 חלקים שאורך כל אחד הוא $T(\mathrm{lw}) = 3150\,\mathrm{ps}$. צנרת: $T(\mathrm{lw}) = 2050\,\mathrm{ps}$
- ה. התפוקה תגדל מכיוון שכעת כל פעולה מתבצעת במשך 450ps במקום 750ps.



סיכונים בצנרת:

סיכום כללי:

סיכונים בתהליך הצנרת:

ישנם 3 סיכונים כאשר מיישמים תהליך של מיקבול שלבים בביצוע פקודות:

- סיכוני מבנה (Structural Hazards) או פשוט Hazards: סיכונים הנובעים מכך ששתי פקודות רצופות דורשות את אותה החומרה במחזור שעון מסוים.
 - סיכוני נתונים (Data Hazards): סיכונים הגוררים עיכוב של הצנרת מכיוון שהמידע הנחוץ מפקודה קודמת עוד לא חושב/הושלם.
- סיכוני בבקרה (Control Hazards): סיכונים הנובעים מכך שקווי הבקרה נקבעים עקב תוצאות חישוב (execute) שטרם בוצע, כגון בפקודת beq.

:(Structural Hazard) סיכוני מבנה

במקרה שבו קיימות שתי פקודות (לרוב סמוכות) אשר במחזור שעון מסוים דורשות את אותה החומרה, לא נוכל לבצע את המִיקְבּוּל של תהליך ההצנרה. החומרה לא מסוגלת לתמוך בצירוף פקודות שכזה עקב הדרישה לשימוש באותו המשאב במחזור שעון נתון.

כפי שציינו בעבר, מעבדי ה-MIPS תוכננו כך שיהיו ניתנים להצנרה, ולכן ניתן בקלות להימנע מסיכון מסוג זה.

עקב כך לא נעסוק בסיכון זה במהלך הלמידה שלנו על מעבדי ה-MIPS.

:(Data Hazard) סיכוני נתונים

במקרה שבו יש לעצור את ההצנרה מכיוון ששלב מסוים תלוי בתוצאת חישוב של שלב קודם אשר טרם בוצע נאמר כי מדובר בסיכון הנובע מחילחול המידע עצמו בשלבי הצנרת.

:(Control Hazard) סיכון בקרה

סוג זה של סיכון נובע מכך שיש לקבל החלטה על סמך תוצאות פקודה שנמצאת בצנרת. הדוגמה הנפוצה ביותר היא פקודת beq, שבה רק לאחר קבלת תוצאת הסיבית zero ניתן לדעת מה תהיה הפקודה הבאה.



סיכוני נתונים בצנרת:

סיכום כללי:

:(Forwarding) קידום/העברת ערך

כאשר מידע מוכן בסיום שלב 3 (ה-EX) ויש בו צורך בפקודות סמוכות הנמצאות בצנרת אך הוא טרם נכתב חזרה למקבץ האוגרים בשלב ה-WB, נוכל לקדם אותו ע"י העברה שלו לפקודות הבאות בטרם הפקודה הנוכחית כותבת אותו למקבץ האוגרים. לפעולה הזו קוראים **קידום** או **העברה** (באנגלית: Forwarding).

מימוש forwarding במעבד הצנרת:

נאמץ את הסימון הבא: "ID/EX.RegisterRs" כדי לציין את מספר האוגר שהערך שלו נמצא באוגר הצנרת ID/EX והוא מיועד להיכנס כהאופרנד הראשון ליחידת ה-ALU. באותו אופן:

משמעות	שם האוגר
.ALU- שמיועד להיכנס לאופרנד ID/EX שמיועד שמיועד וברעד אוגר בתוך אוגר הצנרת	ID/EX.RegisterRs
האוגר בתוך אוגר הצנרת ID/EX שמיועד להיכנס לאופרנד השני ב-ALU.	ID/EX.RegisterRt
האוגר בתוך אוגר הצנרת EX/MEM שמיועד להיכנס לאופרנד הראשון ב-ALU.	EX/MEM.RegisterRs
האוגר בתוך אוגר הצנרת EX/MEM שמיועד להיכנס לאופרנד השני ב-ALU.	EX/MEM.RegisterRt
האוגר בתוך אוגר הצנרת EX/MEM שאליו תיכתב התוצאה של פקודת ה-ALU.	EX/MEM.RegisterRd
האוגר בתוך אוגר הצנרת MEM/WB שאליו תיכתב התוצאה של פקודת ה-ALU.	MEM/WB.RegisterRd

תנאים לקיום סיכוני נתונים:

EX/MEM.RegisterRd = ID/EX.RegisterRs : 1a תנאי


EX/MEM.RegisterRd = ID/EX.RegisterRt : 1b תנאי

MEM/WB.RegisterRd = ID/EX.RegisterRs : 2a תנאי

MEM/WB.RegisterRd = ID/EX.RegisterRt : 2b תנאי



מבנה יסודי של יחידת ההעברה:



יסיכום ערכי קווי הבקרה לרכיבי ה-MUX בכניסות ל-ALU

הסבר	אוגר צנרת	ערך בקרה
ID/EX מגיע מאוגר הצנרת מאון ל-ALU- האופרנד הראשון	ID/EX	ForwardA = 00
EX/MEM מגיע מאוגר הצנרת ALU-האופרנד הראשון ל	EX/MEM	Forward $A = 10$
MEM/WB מגיע מאוגר הצנרת ALU-האופרנד הראשון ל	MEM/WB	ForwardA = 01
ID/EX מגיע מאוגר הצנרת ALU-האופרנד השני	ID/EX	ForwardB = 00
EX/MEM מגיע מאוגר הצנרת ALU-האופרנד השני ל	EX/MEM	ForwardB = 10
MEM/WB מגיע מאוגר הצנרת ALU-האופרנד השני ל	MEM/WB	ForwardB = 01



סיכום ערכי קווי הבקרה לקיום סיכוני נתונים עבור יחידת ה-Forward


• סיכון נתונים בשלב ה-EX:

```
if
      ((EX/MEM.RegWrite)
      and (EX/MEM.RegisterRd \neq 0)
      and (EX/MEM.RegisterRd = ID/EX.ResigterRs) )
      ForwardA = 10
then
if
      ((EX/MEM.RegWrite)
      and (EX/MEM.RegisterRd \neq 0)
      and (EX/MEM.RegisterRd = ID/EX.ResigterRt) )
      ForwardB = 10
then
                                              • סיכון נתונים בשלב ה-MEM•
if
      ( (MEM/WB.RegWrite)
      and (MEM/WB.RegisterRd \neq 0)
      and
             not ( (EX/MEM.RegisterWrite)
             and (EX/MEM.RegisterRd \neq 0)
             and (EX/MEM.RegisterRd ≠ ID/EX.RegisterRs) )
      and (MEM/WB.RegisterRd = ID/EX.ResigterRs) )
      ForwardA = 01
then
if
      ( (MEM/WB.RegWrite)
      and (MEM/WB.RegisterRd \neq 0)
             not ( (EX/MEM.RegisterWrite)
      and
             and (EX/MEM.RegisterRd \neq 0)
             and (EX/MEM.RegisterRd ≠ ID/EX.RegisterRt) )
      and (MEM/WB.RegisterRd = ID/EX.ResigterRt) )
      ForwardB = 01
then
```

אין סיכון נתונים בשלב ה-WB כי הכתיבה והקריאה למקבץ האוגרים מתבצעת באותו מחזור השעון. (קיים Forwarding פנימי בתוך מקבץ האוגרים אבל הוא לא מעניינינו).



מבנה מסכם של יחידת ההעברה:



:Load Use-מקרה מקרה


כאשר פקודת lw מופיעה לפני פקודה שמבקשת את המידע המובא מהזיכרון, לא ניתן לבצע את שתיהן ללא כל התערבות. זאת כיוון שהנתון המובא מהזיכרון לאוגרי הצנרת בפקודת ה-lw מתבצע רק בסוף מחזור השעון הרביעי לפקודה בעוד שהקריאה לנתון בפקודה הבאה מתבצעת המחזור השעון השני. לכן קריאה לנתון ע"י הפקודה המאוחרת לא אפשרית כי הוא טרם הגיע לאוגר עוד מפקודת ה-lw. למקרה זה אנו קוראים Load Use.

:(HDU) Hazard Detection Unit - יחידת איתור סיכונים

נמקם HDU בשלב ה-ID בו נחליט אם להכניס עיכוב (stall) לצנרת לפני שהפקודה ומקם HDU בשלב היחידה לפעול כאשר מתקבלת פקודת Iw, ולבדוק האם בפקודה שאחריה התוכן של אוגר היעד (אליו תיכתב המילה מהזיכרון) יידרש באחת מהכניסות ל-ALU.



כדי שהפקודה בשלב ה-ID תתעכב במחזור שעון אחד עלינו לעכב גם את הפקודה שנמצאת בשלב ה-IF. כדי לבצע זאת עלינו לדאוג שה-PC לא יקודם ובכך אוגר IF. כדי לבצע זאת עלינו לדאוג שה-PC לא יקודם ובכך אוגר הצנרת ID/IF לא יעדכן את הערכים שלו במשך מחזור השעון הזה. במקרה זה כל האוגרים שבשלב ה-ID במקבץ האוגרים עדיין ייקראו ללא שום שינוי. כדי לאפשר לשאר הצנרת לבצע משהו נעביר את כל קווי הבקרה שלהם ל-0, פעולה זו נקראת הכנסת nop = no operation).



חציית מקבץ האוגרים:

במידה ובשאלה מצוין כי ניתן לכתוב ולקרוא ממקבץ באוגרים באותו מחזור שעון (כגון שמקבץ האוגרים בנוי חומרתית בדרך המאפשרת כתיבה אליו במחצית מחזור שעון הראשון קריאה ממנו במחצית מחזור השעון שני) אז נאמר כי במקבץ האוגרים קיימת חומרה האחראית על חציית מקבץ האוגרים.


מה יחידת איתור הסיכונים תבצע כאשר היא מזהה סיכון נתונים?

כדי לממש את עיכוב הצנרת על היחידה לבצע 3 דברים:

- לאפס את כל ערכי קווי הבקרה שעוברים לשלב הבא בצנרת.
 נבצע ע"י הוספת mux שבורר בין העברת ערכי קווי הבקרה מיחידת הבקרה לבין הקבוע 0.
 - וF/IDWrite עייי כיבוי ביט הבקרה וF/ID עייי כיבוי ביט הבקרה
 בכך, הפקודה שלאחר Iw תבצע שוב את ה-ID במחזור שעון נוסף.
 - PCWrite עייי ביט הבקרה PC-עייי פיבוי ביט הבקרה
 בכך, המידע המובא מהזיכרון בשלב ה-IF יתבצע שנית.



מבנה מעבד צנרת עם יחידת ההעברה ויחידת ה-HDU:





שאלות:

שאלות כלליות:

לפניכם קטע קוד המיוחס למעבד MIPS לפניכם קטע קוד המיוחס למעבד העובד בשיטת הצנרת. הניחו כי במקבץ האוגרים קיימת חצייה פנימית.

```
add $20, $18, $18

sub $18, $16, $20

add $15, $20, $21

sub $7, $19, $20
```


- א. זהו וסמנו את כל סיכוני הנתונים.
- ב. אלו סיכונים ניתן למנוע בעזרת יחידת ההעברה? ציינו את ביצוע קידום המידע הנדרש בכל מקרה.
- ג. (1) במידה וקיימת יחידת העברה במעבד, האם יהיה צורך בהכנסת nop? אם כן כמה והיכן?
- (2) במידה ולא קיימת יחידת העברה במעבד, האם יהיה צורך בהכנסת enop? אם כן כמה והיכן?
- : בתרשים שלפניכם מופיעה סכמת פעימת שעון ריקה ונתון הקטע הקוד הבא

```
add $5, $6, $8

sub $3, $5, $6


sub $2, $10, $5

add $10, $5, $5
```





- א. כתבו את הפקודה שנמצאת בכל שלב משלבי הצנרת בחלק העליון של התרשים עבור פעימת השעון החמישית.
- ב. השלימו את הערכים המסומנים ב-? שעל קווי הנתונים וקווי הבקרה. הניחו כי התוכן של כל אוגר שווה למכפלת מספרו פי 100, למשל: 500 = 50. במידה ולא ניתן לדעת ערך מסוים סמנו X.
- ג. עקב תקלה מסוימת, מנגנון החצייה של מקבץ האוגרים התהפך כלומר במחזור שעון שבו נדרש לכתוב ולקרוא ממקבץ האוגרים, החומרה תבצע בפועל קריאה במחצית מחזור השעון הראשונה ולאחריו כתיבה במחצית מחזור השעון השנייה.
 האם הקוד יעבוד בצורה תקינה? אם כן נמקו. אם לא ציינו מה ייפגע במקרה זה וכיצד ניתן לתקן זאת.
 - לפניכם תרשים מעבד העובד בשיטת הצנרת וכולל את יחידת ההעברה בלבד.לוסות בחיווט הכניסות ליחידה החומרתית מאוגר הצנרת ID/EX, הכניסה Rt הכניסה Rt התחלפה לה עם הכניסה



- א. האם הדבר ישפיע על קבלת ההחלטה של יחידת ההעברה לקדם מידע! אם לא – נמקו, אם כן – הסבירו.
 - ב. כדי להתגבר על התקלה הוצע לקדם את סיביות [20:16] ב. מאוגר הצנרת IF/ID ליחידת ההעברה.
 - (1) האם כעת פעילות המעבד תהיה תקינה! נמקו.
 - (2) האם הקוד הבא ירוץ בצורה תקינה במעבד? כמה מחזורי שעון יצטרך המעבד כדי לבצע אותו?

add \$4, \$5, \$6

sub \$17, \$4, \$2

add \$10, \$4, \$4



לפניכם קטע הקוד הבא המיושם במעבד צנרת 5 שלבים. המעבד כולל יחידת (Porwarding Unit), יחידת איתור סיכונים (HDU) וחצייה של מקבץ האוגרים (כתיבה וקריאה באותו מחזור שעון ובסדר זה).

```
add $6, $7, $18

sub $6, $6, $14

lw $7, 200($6)


add $14, $7, $6
```

- א. כמה סיכוני נתונים קיימים בקוד! בין אלו שלבים של הצנרת ובין אלו פקודות!
 - ב. התרשים הבא מתאר את פעימת השעון החמישית.

מלאו את הערכים בקווי הנתונים וקווי הבקרה המסומנים ב-? לשם כך הניחו כי ערכם ההתחלתי של האוגרים שווה למספרם כפול 20.

$$.$1 = 20$$
, $$2 = 40$, $$3 = 60$, ...: כלומר


במידה ולא ניתן לדעת מה ערכו של קו מסוים, כתבו X. יש לכתוב את הערכים בבסיס עשרוני בלבד.



ג. האם ניתן לפתור את כל סיכוני הנתונים בעזרת יחידת ההעברה בלבד או שיש צורך גם ביחידת איתור הסיכונים! אם כן אז היכן!



ד. במידה ויחידת איתור הסיכונים לא הייתה קיימת במעבד, האם יהיה צורך נוסף בהכנסת bubbles לקטע הקוד? אם כן אז כמה ואיפה? כתבו את הקוד המתאים למקרה זה.



שאלות אמריקאיות כלליות עם סיכוני נתונים:

- lw רוצים לפתור בצורה יעילה בעיה של קידום מידע במקרה של פקודת sw ואחריה sw הניגשות לאותו אוגר היעד. לשם כך שוקלים להוסיף חומרה ייעודית להעברה קדימה של ערכים. אלו ערכים יש להעביר ומאילו שלבים!
- .MEM-את העוכן את התוכן מאוגר הצנרת MEM/WB ותקדם אותו לשלב ה-MEM א. החומרה תיקח את משלב ה-WB עם Rt נשווה את אות משלב ה-WB עם אותו משלב ה-MEM.
 - .sw ואחריה lw החומרה תידלק רק אם התקבל חיווי על פקודת
 - ב. החומרה תיקח את התוכן מאוגר הצנרת MEM/WB ותקדם אותו לאוגר הצנרת ב. החומרה תיקח את התוכן משלב ה-WB משלב ה-EX.
 - .sw ואחריה lw החומרה תידלק רק אם התקבל חיווי על פקודת
 - ג. החומרה תשווה את Rt משלב ה-WB עם Rt משלב ה-MEM. במידה והם זהים היא תכניס bubble בשלב ה-MEM ותעכב את פקודת ה-sw. החומרה תידלק רק אם התקבל חיווי על פקודת lw ואחריה
- ד. לא ניתן לייעל מקרה שכזה מכיוון ששלבי הצנרת MEM ו-WB הם אחרי שלב ה-EX המבצע את החישוב המרכזי של כל פקודה.



- בלבד, HDU העובד בשיטת הצנרת, הכולל את יחידת ההעברה ואת ה-HDU בלבד, מעבד MIPS במעבד איזה מידע לא נכתב לאוגר הצנרת ID/EX בסוף כל פעימת שעון:
 - א. כתובות האוגרים Rs, Rt, Rd ממקבץ האוגרים.
 - ב. הערך של האוגר Rs (כלומר: Rs\$).
 - ג. קווי הבקרה של שלבי ה-MEM וה-WB של הפקודה הנמצאת בשלב ה-ID.
 - ד. ערך כתובת הקפיצה בפקודת branch Target (כלומר: Branch Target).
- ה. הערך המיידי לאחר הרחבת סימן המחושב עבור הפקודה שנמצאת בשלב ה-ID.
 - : קבעו איזה משפט מבין המשפטים הבאים אינו נכון
 - א. במעבד חד מחזורי ה-CPI הוא תמיד 1.
 - ב. במעבד צנרת של 5 שלבים, כל פקודה אורכת לפחות 5 מחזורי שעון.
 - ג. במעבד חד מחזורי אין סיכונים מאף סוג.
 - ד. משך ביצוע פקודה במעבד צנרת תמיד יהיה קצר יותר ממשך ביצועה במעבד חד מחזורי.
 - ה. יחידת קידום מידע (Forwarding unit) במעבד הצנרת מסוגלת לקדם מידע משלבי ה-MEM וה-WB לשלב ה-EX
 - : קבעו איזה משפט מבין המשפטים הבאים אינו נכון לגבי מעבד הצנרת
 - א. יחידת קידום המידע (Forwarding unit) אינה מסוגלת לקדם מידע לשלב ה-ID.
- ב. יחידת ה-Hazard Detection Unit) HDU נועדה לטיפול רק במקרים של
- עועדה מידע משלב ה-WB נועדה גם כדי לקדם מידע משלב ה-Forwarding unit) נועדה גם כדי לקדם מידע משלב ה-MEM.
 - ד. כתובת אוגר היעד שעובר בין אוגרי הצנרת מהאוגר ID/EX ד. כתובת אוגר היעד שעובר בין אוגרי הצנרת מהאוגר תלוי בסוג הפקודה הנמצאת בשלב ה-EX.
- בפקודות R-Type תעבור הכתובת של Rd ובפקודות Rt תעבור הכתובת של R-Type בפקודות
- ה. יחידת ה-Hazard Detection Unit) HDU) מקבלת את כתובתו של האוגר Rt מהפקודה (Hazard Detection Unit) שנמצאת בשלב ה-EX.
 - ID/EX הכולל מעבד ה-MIPS32 הכולל צנרת של 5 שלבים, ראינו כי לאוגר הצנרת (9 מכניסים את הערך וואר פעמיים. מה היא המטרה של כל קו? מכניסים את הערך אוידים את הערך וואר מכניסים את הערך של האוידים.
 - א. מדובר בטעות תכנון שעברה מדור לדור ולכן נשארה כ-legacy במודל המעבד.
 - ,IF/ID וערך שני מגיע מאוגר הצנרת הראשון, WB ב. ערך אחד מגיע משלב ה-WB ב. אך בתרשים מקובל לציין את שני הקווים ממוצא אוגר הצנרת האנרת עד בתרשים מקובל לציין את שני הקווים ממוצא אוגר הצנרת בתרשים מקובל לציין את שני הקווים ממוצא אוגר הצנרת בתרשים מקובל לציין את שני הקווים ממוצא אוגר הצנרת בתרשים אחד בתרשים מקובל לציין את שני הקווים ממוצא אוגר הצנרת בתרשים אחד בתרשים המקובל לציין את שני הקווים ממוצא אוגר הצנרת בתרשים המקובל לציין את שני הקווים ממוצא אוגר הצנרת בתרשים בתרשים המקובל המקובל המקובל התרשים המקובל המקובל המקובל התרשים התר
 - ג. מאחר וה-MUX הנמצא בכניסה לאופרנד השני של ה-ALU, ה-ALUsrc, מאחר וה-MUX, הינו מופיע בתרשים, מקובל לציין שני קווים : הראשון מיועד ליחידת ההעברה והשני ל-MUX.



- ד. קו אחד מיועד לציון אוגר היעד של פקודות I-Type ד. אוגר מיועד לציון אוגר היעד של פקודות R-Type.
- ה. לכל קו מטרה אחרת: האחד נועד ליחידת ההעברה קדימה, והשני נועד לכניסה ל-MUX של ה-RegDst וככניסה ליחידת ה-HDU.
 - בין מעבד (Register File) מהו ההבדל העקרוני בבניית מקבץ האוגרים (חבדל העקרוני בבניית מעבד העובד בשיטת הצנרת?
- א. במעבד החד מחזורי ניתן לכתוב ולקרוא ממקבץ האוגרים באותו מחזור השעון, בעוד שבמעבד הצנרת יש להמתין למחזור השעון הבא על מנת לקרוא תוכן ממקבץ האוגרים.
 - ב. במעבד הצנרת ניתן לכתוב למקבץ האוגרים במחצית הראשונה של מחזור השעון ולקרוא ממנו במחצית השנייה של מחזור השעון, כאשר הכתיבה היא של תוכן הפקודה הנמצאת בשלב ה-WB בצנרת. במעבד החד מחזורי, התוכן נכתב למקבץ האוגרים רק בסיום מחזור השעון.
- ג. במעבד הצנרת ניתן לכתוב למקבץ האוגרים את התוכן של הפקודה הנמצאת בשלב ה-ID במחצית הראשונה של מחזור השעון ולקרוא ממנו את תוכן זה בלבד במחצית השנייה של מחזור השעון. במעבד החד מחזורי לעומת זאת, התוכן נכתב למקבץ האוגרים רק בסיום מחזור השעון.
 - ד. בשני המעבדים, כתיבה למקבץ האוגרים מתבצעת בתחילת מחזור השעון, אך במעבד הצנרת ניתן גם לקרוא תוכן במחצית השנייה של מחזור השעון.



תשובות סופיות:

- **1)** א. שני סיכונים של 20\$ מפקודה 1 לפקודות 2 ול-3.
- ב. שני הסיכונים ניתן למנוע בעזרת יחידת ההעברה.
 - ג. (1) לא. ג. (2) יש להכניס שני nops.
 - : א. להלן השלבים
- <u>IF:</u> () <u>ID:</u> add \$10, \$5, \$5 <u>EX:</u> sub \$2, \$10, \$5 MEM: sub \$3, \$5, \$6 WB: add \$5, \$6, \$8
 - ב. ראו השלמות בסרטון הוידאו באתר.
 - ג. לא.
 - א. הדבר ישפיע. (3
- ב. (1) לא תהיה התנהגות תקינה (ראו דוגמה בסרטון הוידאו).
- ב. (2) סיכון נתונים ראשון ייפתר, אך סיכון נתונים שני לא ייפתר. יהיה צורך ב-7 מחזורי שעון.
 - א. קיימים 4 סיכוני נתונים.
 - ב. ראו תרשים מפורט בסרטון הוידאו.
- ג. יש צורך ביחידת איתור הסיכונים. ראו פירוט בסרטון הוידאו.
 - ד. יש להכניס שני nops לאחר פקודת
 - תשובה א. (1
 - .תשובה ד.
 - . תשובה ד.
 - .4 תשובה ג
 - .ה תשובה ה.
 - .השובה ב



סיכוני בקרה בצנרת:

סיכום כללי:

:תיאור הבעיה

כאשר מופיעה פקודת קפיצה מותנית בתכנית, פקודות המכונה המופיעות אחריה עשויות להתברר בדיעבד כפקודות שאינן אמורות להתבצע.

נעסוק בעיקר בפקודות beq ו-beq אשר ההחלטה בהן האם לבצע קפיצה לפקודה שאינה בסדר הפקודות תתבצע רק בשלב ה-MEM. היות וה-PC מתעדכן עם כתובת הפקודה הבאה בכל מחזור שעון, לא ניתן לדעת האם הפקודות שבוצעו לאחר פקודת הקפיצה הן תקינות.

פתרון בסיסי:

הוספת 3 השהיות (nops) לאחר כניסתה של פקודת

זה הוא פתרון שמרני אך לא יעיל ויגרור ביצועים נמוכים של המעבד.

פתרון חומרתי:


- קידום בדיקת תנאי הקפיצה של ה-branch לשלב ה-ID.
- . חישוב כתובת הפקודה הבאה בשלב ה- ${
 m IF}$ אליה יש לקפוץ במידה והתנאי מתקיים. \circ
 - Rs = Rt עייי השוואת מתקיים (עייי האם תנאי הקפיצה ס
 - שטיפת מידע (Flush) מאוגרי הצנרת. •

הוספת nops חומרתית:

במקרה שבו קיימת פקודה מסוג R-Type ואחריה פקודת קפיצה מותנית, ופקודת ה-R-Type הכותבת לאוגר יעד אשר מתבקש לצורך בדיקת תנאי הקפיצה, נכניס nop אחד לפני פקודת הקפיצה המותנית.



מבנה הצנרת עם קידום תנאי הבדיקה לשלב ID:



סיכום מקומי:

נניח כי בדיקת תנאי הקפיצה מתבצעת בשלב ה-ID. כדי לייעל את פתרון הכנסת ה-nops לצנרת נבצע:

- בכל פעם שנכנסת פקודת קפיצה מותנית נחשב חומרתית את ערך כתובת הקפיצה
 ונשווה בין שני האוגרים המהווים את תנאי הקפיצה.
 - במידה וקיימת פקודת R-Type לפני פקודת הקפיצה המותנית אשר כותבת לאוגר יעד הנדרש לחישוב תנאי הקפיצה, נכניס nop בודד לפני פקודת הקפיצה.
 - במידה וקיימת פקודת lw לפני פקודת הקפיצה המותנית אשר כותבת לאוגר יעד הנדרש לחישוב תנאי הקפיצה, נכניס שני nop לפני פקודת הקפיצה.
 - אם בשלב השני של פקודת הקפיצה, תנאי הקפיצה מתקיים,
 PC- אחד לאחר פקודה זו ונשטוף את תוכן אוגר הצנרת IF/ID ואת ה-PC.



שיטות חיזוי סטטיות:

במסגרת ההצעות לייעול פעולת המעבד נבחן שני סוגים של פתרונות אפשריים:

- חיזוי סטטי (Static Branch Prediction): נניח תמיד כי תנאי הקפיצה מתקיים או לא מתקיים. זה הפתרון הפשוט ביותר והוא מתאים לצנרת קטנה בת 5 שלבים.
- חיזוי דינאמי (Dynamic Branch Prediction):
 נאפיין את ההתנהגות של כל פקודת קפיצה מותנית ונחזה את תנאי הקפיצה
 בזמן ריצת התכנית.
 מתאים למקרים של צנרת מורכבת יותר ומספר פקודות שרצות במחזור שעון.

:branch not-taken לעומת branch taken - הנחות סטטיות


נתחיל מלבחון כיצד לייעל קוד בשיטת עיכוב פקודות branch בכך שנניח אחת משתי הנחות סטטיות לגבי פקודות אלו :

- branch taken מניחים כי תנאי הקפיצה מתקיים.
 בפקודת beq נקפוץ לכתובת התווית ובפקודה bhe לא נקפוץ לתווית אלא נמשיך לפקודה הבאה.
 - branch not-taken מניחים כי תנאי הקפיצה לא מתקיים. בפקודת beq נמשיך לפקודה הבאה ובפקודת beq לתווית.

שיטת עיכוב פקודת הקפיצה המותנית (Delayed Branch):


במסגרת שיטה זו, נשנה את סדר הפקודות בתכנית על מנת לחסוך את ה-nops שיש להכניס במצבים שתוארו לעיל. ייתכנו שלושה מקרים אפשריים:

:from before עיכוב הפקודה






:from target עיכוב הפקודה



:from fall-through עיכוב הפקודה



:(Scheduling) תזמון פקודות

אם המהדר מתוכנן לבצע התאמה של הקוד עבור delay slots אז קיים אופטימייזר שמחפש את הפקודות המתאימות לשילוב לפי המקרים שתיארנו לעיל. לתהליך שיכתוב הקוד הנ"ל קוראים בשם scheduling.



שיטות חיזוי דינאמיות:

:(Dynamic Branch Prediction) חיזוי קפיצות דינאמי

נרצה לאפיין כל פקודת קפיצה בשל עצמה ולהחליט על החיזוי של תנאי הקפיצה בזמן ריצת התכנית. אם פקודה מסוימת קופצת לרוב, אז נניח branch taken ואם פקודה אחרת בתכנית אינה קופצת לרוב אז נניח עבורה

חיזוי דינאמי בסיבית אחת:

לכל 10 איטרציות נכונות החיזוי היא ב-80% מהמקרים.

חיזוי דינאמי בשתי סיביות:

לכל 10 איטרציות נכונות החיזוי היא ב-90% מהמקרים.

יטבלת כתובות יעד של פקודות קפיצה מותנות - Branch Target Buffer (BTB):

כדי להתגבר על עניין חישוב כתובת היעד, נכיר יחידה חומרתית נוספת הממוקמת בשלב היחידה שומרת את המידע הבא לגבי פקודות ה-IF שבתכנית מסוימת:

PC	Valid Bit	Prediction	Target PC
(from fetch)			

:הערות

- במידה וה-BTB חזתה נכון את הקפיצה, נעדכן אותה בכך שהחיזוי נכון. במידה והחיזוי היה שגוי נעדכן את ה-Prediction Bit לערך המתאים.
- טבלת ה-BTB לא גדולה ולכן אינה יכולה להחזיק את כל פקודות ה-BTB של תכנית מסוימת (במידה ומדובר בתכנית גדולה הכוללת מספר רב של פקודות קפיצה מותנית). לשמחתנו, פקודות קפיצה מותנית מתרכזות במקטעי זמן קטנים ולכן ניתן להיעזר בטבלה.
 - גם פקודות jump נכנסות ל-BTB ועבורן יש וודאות של 100% בחיזוי.



שאלות:

שאלות אמריקאיות כלליות עם כל סוגי הסיכונים:

- למדנו כי במעבד MIPS העובד בטכנולוגית הצנרת ישנם שני קווי בקרה MIPS למדנו כי במעבד IF.Flush ו-IF/ID.Write. המגיעים לאוגר הצנרת האוא:
- א. אין הבדל בין הקווים והם הוגדרו בשלבים שונים של תכנון מבנה המעבד.
- ב. הקו IF.Flush מטפל בסיכוני בקרה והקו IF/ID.Write מטפל בסיכוני נתונים.
- ג. הקו IF.Flush מנקה את תוכן אוגר הצנרת IF/ID עייי הפיכת כל הערכים ל-0 IF.Flush מנקה את תוכן אוגר הצנרת מנקה שעון והקו IF/ID.Write מונע כתיבה לאוגר הצנרת כל עוד הוא מוחזק על 0.
 - ד. הקו IF.Flush נועד לשנות את כתובת הקפיצה בפקודות IF.Flush מאפשר כתיבה של כתובת הקפיצה המעודכנת.
- ה. הקו IF/ID.Write אז מתבצעת שטיפה IF/ID.Write ה. הקו ווF/ID.Write אז בקו אוויים, כאשר IF.Flush ה. הקו וויים ווויים וויים אם הקו וויים ו
 - איזה מבין המשפטים מתאר נכונה את הטכניקה לפיה עובדת שיטת החיזוי (Branch)?
 - א. שיטת החיזוי הדינאמי מבצעת חישוב של כל כתובות היעד (ה-branch targets) של פקודות ה-BTB כך שלא יהיה branch בתכנית מסוימת ושומרת אותם ב-BTB כך שלא יהיה צורך לחשב אותן במהלך ביצוע כל פקודה כאשר היא נכנסת לצנרת.
- ב. שיטת החיזוי הדינאמי הינה תוכנתית וכל מטרתה הוא לסדר את שורות הקוד של התכנית (scheduling) כך שניתן יהיה לצמצם stalls בצנרת.
- ג. שיטת החיזוי הדינאמי חוזה את התנהגות פקודת ה-branch על סמך כתובת הקפיצה, ה-branch target במהלך ביצוע הפקודה בעודה בצנרת.
 - ד. שיטת החיזוי הדינאמי חוזה את התנהגות פקודת ה-branch שנכנסה לצנרת על סמך התנהגותה בפעם הקודמת שנכנסה לצנרת.

תשובות סופיות:

- תשובה ג.
- .תשובה ד.



הערכת ביצועי מעבד:

סיכום כללי:

מציאת ה-CPI הממוצע לתוכנית:

במעבד צנרת במקרה האידיאלי, בכל מחזור שעון יוצאת פקודה מהצנרת. כלומר, בהיעדר סיכונים נוכל לומר כי : CPI = 1.

יחד עם זאת מכיוון שקיימים סיכוני נתונים וסיכוני בקרה, אשר כל אחד מעכב את : CPI הממוצע: האנרת במידה ובשיעור שלו, יהיה עלינו להוסיף אותם לחישוב ה

CPI = 1 + Data Hazard Stalls + Control Hazard Stalls

:שאלות

- מעבד MIPS עובד בצנרת בת 5 שלבים ובה הכרעת ה-branch מתבצעת בשלב 3. ידוע כי בתכנית מסוימת אחוז הופעת פקודות ה-branch הוא 35%. המעבד עובד בשיטת חיזוי סטטי לפיו 75% פקודות beq לא נלקחות (כלומר: branch not taken). כידוע, אם מתברר כי פקודת beq אכן נלקחת (כלומר: hranch not taken). מתקיים branch taken) אז יש לבצע שטיפה (flush) לפקודות באוגרי הצנרת שנכנסו לאחר פקודת ה-beq ולהכניס את הפקודות מכתובת היעד, ה-branch target.
 - א. מה היא ההגדלה ב-CPI כתוצאה משטיפות אלו? כעת נתון גם כי שכיחות פקודות lw בתכנית טיפוסית הוא 40% ושכיחות הפקודות הצמודות ל-lw ודורשות השהיה הוא 20%.
 - ב. מה היא ההגדלה ב-CPI כתוצאה מסיכוני הנתונים?
 - ג. מה היא ההגדלה הכוללת ב-CPI כתוצאה מכל סוגי הסיכונים!
- מעבד CISC מורכב מצנרת בת 32 שלבים ובה הכרעת ה-branch מתבצעת בשלב 25.
 ידוע כי תכנית טיפוסית שרצה על המעבד הנ״ל מורכבת מ-40% פקודות hranch.
 מתוך פקודות ה-branch, נתון כי 80% מפקודות ה-beq נלקחות (branch taken).
 אם תנאי הקפיצה לא מתקיים (כלומר branch not taken) אז המעבד מבצע שטיפה (flush) לכל הפקודות שנכנסו לצנרת לאחר פקודת ה-beq ומכניס את הפקודות הבאות בתכנית לאחר פקודת ה-branch.
 - א. בהנחה ותנאי הקפיצה התקיים, כמה שלבי צנרת יש לשטוף!
 - ב. מה תהיה ההגדלה הממוצעת ב-CPI (ביחידות של cc/ins) כתוצאה מהשטיפות?
 - ג. בהנחה וניתן לקדם את שלב הכרעת ה-branch בצנרת ללא הגבלה, לאיזה שלב יש לקדם אותו על מנת שההגדלה ב-CPI תהיה שווה ל-75% מההגדלה כאשר ההכרעה מתבצעת בשלב ה-25!



: זמני הביצוע של חמשת שלבי הצנרת של מעבד MIPS זמני הביצוע של

Step	IF	ID	EX	MEM	WB
Time	200ps	300ps	500ps	800ps	400ps

סך התוספת ל-CPI במעבד זה כתוצאה מסיכונים (סיכוני נתונים וסיכוני בקרה) הוא [cc/ins] לשני שלבים הנקראים: .1.1 [cc/ins] לשני שלבים הנקראים: .MEM1 ו-MEM2. ידוע כי במעבד זה, המונה 6 שלבים, משכי הזמן הם:

Step	MEM1	MEM2	
Time	450ps	400ps	

הפיצול הנ״ל עולה בתוספת של [cc/ins] 0.32 ל-CPI הממוצע הכולל. בהנחה כי הזמנים של שאר שלבי הצנרת נשארים ללא שינוי חשבו את המדדים הבאים:

- א. מדד ההאצה (SpeedUp) בין מעבד הצנרת המקורי (5 שלבים) לבין מעבד חד מחזורי עם משכי הזמן כמצוין לפני שלב הפיצול.
 - ב. מדד ההאצה (SpeedUp) בין מעבד צנרת העובד ב-6 שלבים לבין מעבד ב. מדד ההאצה (הצרת המקורי (5 שלבים).
 - ג. מדד ההאצה (SpeedUp) בין מעבד צנרת העובד ב-6 שלבים לבין מעבד חד מחזורי עם משכי הזמן כמצוין לפני שלב הפיצול.

: זמני הביצוע של חמשת שלבי הצנרת של מעבד MIPS זמני הביצוע של

Step	IF	ID	EX	MEM	WB
Time	650ps	500ps	500ps	1000ps	600ps

ידוע כי במעבד זה ישנה תוספת ל-CPI הממוצע הכולל של [cc/ins] 1.26 כתוצאה מסיכוני בקרה. כתוצאה מסיכוני נתונים ותוספת של [cc/ins] 1.26 כתוצאה מסיכוני בקרה. מה יהיה מדד ה-SpeedUp בין מעבד זה לבין מעבד העובד באופן חד מחזורי! הניחו כי אין השהיות נוספות מעבר לאלו שצוינו.

תשובות סופיות:

$$0.0255 \left[\frac{\text{cc}}{\text{ins}} \right]$$
 . $0.08 \left[\frac{\text{cc}}{\text{ins}} \right]$. $0.175 \left[\frac{\text{cc}}{\text{ins}} \right]$. $0.175 \left[\frac{\text{cc}}{\text{ins}} \right]$

ג. יש לקדם את הכרעת ג. יש לשטוף 24 שלבים. ב. ב.
$$\left[\frac{\mathrm{cc}}{\mathrm{ins}}\right]$$
 א. יש לשטוף 24 שלבים.

ה- branch לשלב 19 בצנרת.

.SpeedUp =
$$1.8182$$
 . SpeedUp = 1.3885 .ם SpeedUp = 1.309 . **(3**

.SpeedUp = 1.08333 (4




שאלות מסכמות עם מעבד הצנרת:

שאלות:

: לפניכם קטע קוד בשפת אסמבלי

Address	Code	Basic		Source
0xB402F4D0	0x010C2025	or \$4, \$8, \$12	1	or \$4, \$8, \$12
0xB402F4D4	0x00882020	add \$4, \$4, \$8	2	add \$4, \$4, \$8
0xB402F4D8	0x8C887000	1w \$8, 0x00007000(\$4)	3	lw \$8, 0x7000(\$4)
0xB402F4DC	0x01046020	add \$12, \$8, \$4	4	add \$12, \$8, \$4
0xB402F4E0	0xAC8C0018	sw \$12, 24(\$4)	5	sw \$12, 24(\$4)

ידוע כי ערכו של כל אוגר הוא מספרו כפול 32-, כלומר באוגר 1 שמור הערך 52-, באוגר 2 שמור הערך 64- וכך הלאה. לצורך שאלה זו הניחו כי ניתן לגשת 52-, באוגר 2 שמור הערך 64- וכך הלאה. לצורך שאלה זו הניחו כי ניתן לגשת לכל מרחב הזיכרון בפקודות גישה לזיכרון בהנחה כי הכתובת המתקבלת היא sll4 sll4 הברשים הבא מופיע המעבד החד-מחזורי בתוספת רכיב 6klift Left Logical 4 ונכנס לכניסת 0 של הבורר הנשלט עייי קו הבקרה MemtoReg. רכיב ה-sll4 מבצע הזזה שמאלה 4 פעמים של ערך הכניסה שהוא מקבל.




- א. (1) כתבו את ערכם ההתחלתי השמור באוגרים 4 ו-12 כמילה ב-8 ספרות הקסדצימליות.
- צושה לערך כניסה אשר היא מקבלת! sll4- איחידת ה-אll4 מהי הפעולה המתמטית שיחידת
 - ב. חשבו את ערכי הפרמטרים C1-C8 על הקווים המופיעים בתרשים בהנחה שהמידע נבדק לקראת סוף פעימת השעון בביצוע הפקודה השלישית בקוד: (3k \$8, 0x7000(\$4). הניחו כי ערכי קווי הבקרה הם כפי שלמדנו וכתבו את התוצאות בבסיס הקסדצימלי.



ג. בתרשים שלפניכם מתואר מעבד העובד בשיטת הצנרת ובו רכיב ה-sll4 כפי שהוגדר בתחילת השאלה. התרשים מתאר את סוף מחזור השעון השישי בביצוע הקוד הנתון (בו הפקודה: add \$4, \$4, \$8 נמצאת בשלב ה-WB). הניחו כי סיכוני הנתונים נפתרים באמצעות יחידת העברה קדימה, יחידת איתור הסיכונים וחציית מקבץ האוגרים.

R1 - R15 - מצאו את ערכי הקווים המסומנים ב-

נמקו את קביעתכם לכל קו וקו וציינו את החישוב שביצעתם וכן האם היה קיים סיכון נתונים ואם כן באמצעות איזו חומרה הוא נפתר. כתבו את ערכי הקווים בבסיס הקסדצימלי.






: לפניכם קטע קוד בשפת אסמבלי

Address	Code	Basic		Source
0x06009A60	0x024B2024	and \$4, \$18, \$11	1	and \$4, \$18, \$11
0x06009A64	0x21040064	addi \$4, \$8, 0x00000064	2	addi \$4, \$8, 100
0x06009A68	0x8D099A00	lw \$9, 0x00009A00(\$8)	3	1w \$9, 0x9A00(\$8)
0x06009A6C	0x01322022	sub \$4, \$9, \$18	4	sub \$4, \$9, \$18
0x06009A70	0xAC84002C	sw \$4, 0x0000002C(\$4)	5	sw \$4, 44(\$4)

ערכו של כל אוגר לפני ביצוע הקוד מאותחל למספרו כפול 0xAB0000. כלומר, הערך השמור באוגר 1 הוא 0xAB0000, הערך השמור באוגר 2 הוא 0x1560000, הערך השמור באוגר 2 הוא 0xAB0000, וכן הלאה. ניתן לגשת לכל מרחב הזיכרון בפקודות הגישה לזיכרון (swl lw) כל עוד הכתובת מתחלקת ב-4. בתרשים המעבד החד-מחזורי שמופיע למטה, נוסף רכיב srl1 המבצע הזזה ימינה במקום אחד של ערך המתקבל בכניסתו. הרכיב ממוקם בכניסת Read Register 1.




- א. (1) כתבו את ערכם ההתחלתי השמור באוגרים 9 ו-11 כמילה ב-8 ספרות הקסדצימליות.
- m srl \$Rt, \$Rs, 1 : מתאימה לפקודת האסמבלי מתאימה srl מתאימה m srl \$rra \$Rt, \$Rs, 1 : במה שונה מקודה m sra \$Rt, \$Rs, 1 : במה שונה תוצאת פקודה m track track

```
li $t0, -35  # Initializing $t0 = -35
sra $t1, $t0, 1
srl $t2, $t0, 1
```



- ב. חשבו את ערכי הפרמטרים C1-C9 על הקווים המופיעים בתרשים בהנחה שהמידע נבדק לקראת סוף פעימת השעון בביצוע הפקודה השלישית בקוד: (3 \w \$9, 0x9A00\$). הניחו כי ערכי קווי הבקרה הם כפי שלמדנו וכתבו את התוצאות בבסיס הקסדצימלי.
- ג. בתרשים שלפניכם מתואר מעבד העובד בשיטת הצנרת ובו רכיב ה-srll כפי שהוגדר בתחילת השאלה ומסומן באליפסה שחורה וחץ אדום מעליה. התרשים מתאר את סוף מחזור השעון השישי בביצוע הקוד הנתון (בו הפקודה: addi \$4, \$8, 100 נמצאת בשלב ה-WB).

הניחו כי סיכוני הנתונים נפתרים באמצעות יחידת העברה קדימה, יחידת איתור הסיכונים וחציית מקבץ האוגרים. מצאו את ערכי הקווים המסומנים ב- R1-R14. נמקו את קביעתכם לכל קו וקו וציינו את החישוב שביצעתם וכן האם היה קיים סיכון נתונים ואם כן באמצעות איזו חומרה הוא נפתר. כתבו את ערכי הקווים בבסיס הקסדצימלי.





תשובות סופיות:

- $. 2^4$ א. (2) הכפלה פי \$12 = 0\$ א. (2) הכפלה פי \$4 = 0\$ הכפלה פי
- C1 = 0xE, C2 = 0x0, C3 = 0xFFFF7000, C4 = 0xB404B4DC
- C5 = 0xB402F4DC, C6 = 0xFFFFFF00, C7 = 0xFFFE0000
- C8 = 0xXXXXXXXXX
- R1 = 0xB402F4E4, R2 = 0xFFFFFF00, R3 = 0xFFFF7000, R4 = 0xB4047560 .
- R5 = 0xFFFFE000, R6 = 0xFFFF7000, R7 = 0x8, R8 = 0x0, R9 = 0x0
- R10 = 0xFFFFE000, R11 = 0xFFFE0000, R12 = 0x8, R13 = 0x4
- R14 = 0xXXXXXXXXX, R15 = 0xFFFF7000
 - \$11 = 0x07590000, \$9 = 0x06030000 (1) .N (2)
 - א. (2) פקודת sra מרפדת לפי סימן (Sign Extend) בעוד שפקודת sra א. (1) פקודת אפסים ללא קשר לסימן המספר.
 - C1 = 0x23, C2 = 0x4, C3 = 0x06010064, C4 = 0x0, C5 = 0x06009A64.
 - C6 = 0x06030000, C7 = 0x04266800, C8 = 0x21040064, C9 = 0x05FF026C
 - R1 = 0x06009A74, R2 = 0x06010064, R3 = 0x0C060000, R4 = 0x06011AF8.
 - R5 = 0x182, R6 = 0x0, R7 = 0x06009A74, R8 = 0x0C060000, R9 = 0x4
 - R10 = 0x0, R11 = 0x06009A74, R12 = 0x9, R13 = 0xXXXXXXXXX
 - R14 = 0x06010064