# נספח תקציר נתונים – ארגון המחשב

# ביצועי המעבד

סימון	פירוש	יחידות	מונח
CCT	Clock cycle time	[sec/cycle]	זמן מחזור שעון
CR	Clock rate	[cycle/sec]	(1/sec]=Hz תדר השעון
CC	Clock cycle (per program)	[cycle/program]	מספר מחזורי שעון בתוכנית
CPI	Clock per instruction	[cycle/ins]	מספר מחזורי שעון לפקודת מכונה
IC	Instruction count	[ins/program]	מספר פקודות מכונה בתוכנית (בריצה)
CPU_T	CPU time (Rum time)	[sec/program]	זמן ריצה של תוכנית
Speedup	בשביל לקבל האצה צריך להיות גדול מ־1	יחס, אין יחידות	מדד ההאצה
MIPS	Million Instructions Per Second	[MIPS]	מיליון פקודות בשנייה

נוסחאות	יחידות	מונח
$CPI = \frac{CC(Clock\ Cycle)}{IC(Instruction\ count)} = \sum_{i=1}^{n} CPI_i \times w_{i=1}$	[cycle/ins]	מספר ממוצע של מחזורי שעון לפקודת מכונה
$CC\left[\frac{cycle}{program}\right] = IC\left[\frac{ins}{program}\right] \times CPI\left[\frac{cycle}{ins}\right]$	[cycle/program]	מספר מחזורי שעון בתוכנית
$CPUtime \ \left[\frac{sec}{prog}\right] = IC \ \left[\frac{ins}{program}\right] \times CPI \ \left[\frac{cycle}{ins}\right] \times CCT \ \left[\frac{sec}{cycle}\right]$	$\left[\frac{sec}{prog}\right]$	זמן ריצה של תוכנית
$CPUtime \ \left[\frac{sec}{prog}\right] = \frac{IC \ \left[\frac{ins}{program}\right] \times CPI \ \left[\frac{cycle}{ins}\right]}{CR \ \left[\frac{cycle}{sec}\right]}$		
$Speedup = \frac{CPUTime_{slow}}{CPUTime_{fast}}$	יחס חסר יחידות	מדד ההאצה
$\begin{aligned} \textit{CPUTime}_{\textit{Fast}} &= \textit{CPUTime}_{\textit{slow}} \; x \; [(1 - \textit{Fraction} + \frac{\textit{Fraction}}{\textit{Speedup}}] \\ & Speedup_{\textit{Total}} \; = \frac{1}{(1 - \textit{Fraction}_{enhanced}) + \frac{\textit{Fraction}_{enhanced}}{\textit{Speedup}_{enhanced}}} \end{aligned}$	יחס חסר יחידות	כלל אמדל השפעה של שיפור חלק מהמערכת על כלל המערכת
$MIPS = \frac{IC}{CPUTime \ x \ 10^6} = \frac{CR}{CPI \ x \ 10^6}$	[MIPS]	מדד MIPS

הערה: בחלק מהתרגילים מסומנת יחידת מחזור השעון ב־cycle ובחלק ב־clock cycle). שימו לב לא להתבלבל עם המונח CC שמשמעו מספר מחזורי שעון **בתוכנית**.

#### תזכורת גדלים

שם	סימון	חזקת 10	שם	סימון	חזקת 10
milli	m	10-3	kilo	K	$10^{3}$
micro	μ	10 <sup>-6</sup>	mega	M	$10^{6}$
nano	n	10-9	giga	G	10 <sup>9</sup>
pico	p	10 <sup>-12</sup>	terra	Т	$10^{12}$

#### ייצוג מידע במחשב

# מעברי בסיס שימושיים (ברירת המחדל) מבסיס 10 לבסיסים 2, 4, 8, 16

16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	10
10000	1111	1110	1101	1100	1011	1010	1001	1000	111	110	101	100	11	10	1	0	2
40	33	32	31	30	23	22	21	20	13	12	11	10	3	2	1	0	4
20	17	16	15	14	13	12	11	10	7	6	5	4	3	2	1	0	8
10	F	Е	D	С	В	A	9	8	7	6	5	4	3	2	1	0	16

n=4	ללא סימן	ערך מוחלט סימן	משלים ל־2	n=4	ללא סימן	ערך מוחלט סימן	משלים ל־2
0000	0	0	0	1000	8	-0	-8
0001	1	1	1	1001	9	-1	-7
0010	2	2	2	1010	10	-2	-6
0011	3	3	3	1011	11	-3	-5
0100	4	4	4	1100	12	-4	-4
0101	5	5	5	1101	13	-5	-3
0110	6	6	6	1110	14	-6	-2
0111	7	7	7	1111	15	-7	-1


### נקודות חשובות בשיטת ייצוג מספרים משלים ל-2

- שיטה זו היא השימושית ביותר בעולם המחשבים לייצוג מספרים עם סימן. היתרון המרכזי
   של שיטת משלים ל־2 בייצוג מספרים שלמים עם סימן הוא בכך שתמיכת החומרה פשוטה,
   ולכן מהירה יותר. (אלגוריתם החיבור במשלים ל־2 וללא סימן זהה.)
- $C_{n-1}$  xor  $C_{n-1}$ =overflow סיביות הוא הייצוג ביח מתחום הייצוג -
- תהליך הרחבת סימן משלים ל־2 נקרא signed extend, או בקיצור .S.E. יתבצע ריפוד סיבית הסימן לחלק המורחב. (שכפול אפסים או אחדים בהתאם לערכו של ה־MSB לפני ההרחבה לחלק המורחב.)
- אם נרצה לבצע הרחבת סימן בייצוג בשיטת המספרים ללא סימן, הפעולה תהיה תמיד הוספת אפסים לחלק המורחב. פעולה זו מכונה zero extend, או בקיצור

#### אלגברה בוליאנית

	חוק/משפט	(logical sum) OR עבור	(logical product) AND עבור	
×	Identity Law (איבר היחידה)	A + 0 = A	$A \cdot 1 = A$	
ב	Idempotence (אידמפוטנט)	A + A = A	$A \cdot A = A$	
λ	Annihilation (איון)	A + 1= 1	$A \cdot 0 = 0$	
٦	Inverse Law (הופכי)	A + A' = 1	$A \cdot A' = 0$	
ה	Commutative Law (חילוף)	A + B = B + A	$A \cdot B = B \cdot A$	
١	Associative Law (קיבוץ)	A + (B+C) = (A+B) + C	$A \cdot (B \cdot C) = (A \cdot B) \cdot C$	
7	Distributive Law (פילוג)	$A \cdot (B+C) = (A \cdot B) + (A \cdot C)$	$A + (B \cdot C) = (A+B) \cdot (A+C)$	
ח	Involution Law (הופכי כפול)	(A	')'=A	
v	DeMorgan's Theorem	$(A+B)'=A'\cdot B'$	$(\mathbf{A} \cdot \mathbf{B})' = \mathbf{A}' + \mathbf{B}'$	
	משפט דה־מורגן			
,	Absorption Law (צמצום)	$A + (A \cdot B) = A$	$A \cdot (A+B) = A$	
יא	Disappearing Opposite	$A + (A' \cdot B) = A + B$	$A \cdot (A' + B) = A \cdot B$	
	(ההופכי הנעלם)			

#### שערים לוגיים



Name	Fields						Comments
Field size	6 bits	5 bits	5 bits 5 bits 6 bits Al		All MIPS instructions are 32 bits long		
R-format	ор	rs	rt	rd shamt funct		funct	Arithmetic instruction format
I-format	ор	rs	rt	address/immediate		diate	Transfer, branch, i mm. format
J-format	ор		target address			Jump instruction format	

# (opcode=0 000000b) R פקודות של הי $\mathbf{MIPS}$

	מבצעת	שם	פקודת	הפעולה	קידוד פקודת מכונה	FUNC
			אסמבלי			
	חיבור בין אוגרים	add	add \$rd,\$rs,\$rt	\$rd=\$rs+\$rt	000000,sssss,ttttt,ddddd,00000,100000	32=0x20
	חיבור. מתעלמת מגלישה אריתמטית	addu	addu \$rd,\$rs,\$rt	\$rd=\$rs+\$rt	000000,sssss,ttttt,ddddd,00000,100001	33=0x21
-	חיסור בין אוגרים	sub	sub \$rd,\$rs,\$rt	\$rd=\$rs-\$rt	000000,sssss,ttttt,ddddd,00000,100010	34=0x22
	חיסור. מתעלמת מגלישה אריתמטית	subu	subu \$rd,\$rs,\$rt	\$rd=\$rs-\$rt	000000,sssss,ttttt,ddddd,00000,100011	35=0x23
N	כפל במשלים לשתיים	multiply	mult \$rs,\$rt	{hi,lo}=\$rs*\$rt	000000,sssss,ttttt,00000,00000,011000	24=0x18
٠ ,	כפל ללא סימן	multiply unsign	multu \$rs,\$rt	{hi,lo}=\$rs*\$rt	000000,sssss,ttttt,00000,00000,011001	25=0x19
ת מ	חילוק במשלים לשתיים	divide	div \$rs,\$rt	lo= \$rs/\$rt hi=\$rs%\$rs	000000,sssss,ttttt,00000,00000,011010	26=0x1A
,	חילוק ללא סימן	divide unsign	divu \$rs,\$rt	lo= \$rs/\$rt hi=\$rs%\$rs	000000,sssss,ttttt,00000,00000,011011	27=0x1B
	\$rd אוגר lo העתקת הערך של	move from lo	mflo \$rd	\$rd=lo	000000,00000,00000,ddddd,00000,010010	18=0x12
	\$rd לאוגר hi העתקת הערך של	move from hi	mfhi \$rd	\$rd=hi	000000,00000,00000,ddddd,00000,010000	16=0x10
	פעולת ייוגםיי לוגית	and	and \$rd,\$rs,\$rt	\$rd=\$rs&\$rt	000000,sssss,ttttt,ddddd,00000,100100	36=0x24
,	פעולת ייאויי לוגית	or	or \$rd,\$rs,\$rt	\$rd=\$rs \$rt	000000,sssss,ttttt,ddddd,00000,100101	37=0x25
۱ د	פעולת יישונייי לוגית	xor	xor \$rd,\$rs,\$rt	\$rd=\$rs⊕ \$rt	000000,sssss,ttttt,ddddd,00000,100110	38=0x26
,	פעולת יילא אויי לוגית	nor	nor \$rd,\$rs,\$rt	\$rd=\$rs ↓ \$rt	000000,sssss,ttttt,ddddd,00000,100111	39=0x27
ת נ א	אם \$rt > \$rs לפי משלים לשתיים אז \$rd מקבל 1 (אמת), אחרת 0 (שקר)	Set on less than	slt \$rd,\$rs,\$rt	If \$rs<\$rt than \$rd=1 else \$rd=0	000000,ssssss,ttttt,ddddd,00000,101010	42=0x2A
,	אם \$rt > \$rs לפי ללא סימן אז מקבל 1 (אמת), אחרת 0 (שקר)	Set on less than unsigned	sltu \$rd,\$rs,\$rt	If \$rs<\$rt than \$rd=1 else \$rd=0	000000,sssss,ttttt,ddddd,00000,101011	43=0x2B
ז	הזזה שמאלה וריפוד באפסים מימין	shift left logical	sll \$rd,\$rt,shift	\$rd=\$rt<<(shift)	000000,00000,ttttt,ddddd,shshs,000000	0=0x00
ז ה	הזזה ימינה וריפוד באפסים משמאל	shift right logical	srl \$rd,\$rt,shift	\$rd=\$rt>>(shift)	000000,00000,ttttt,ddddd,shshs,000010	2=0x02
	הזזה ימינה וריפוד משמאל בסיבית הסימן	shift right arithmetic	sra \$rd,\$rt,shift	\$rd=\$rt>>(shift) With sign bit	000000,00000,ttttt,ddddd,shshs,000011	3=0x03
	קפיצה ללא תנאי לכתובת האוגר rs\$	jump register	jr \$rs	PC=\$rs	000000,sssss,00000,00000,00000,001000	8=0x08
ניתוב	קפיצה ללא תנאי לכתובת האוגר	jump and	jalr \$rs	PC=\$rs	000000,sssss,00000,11111,00000,001001	9=0x09
בקרה	rs ושמירת כתובת חזרה באוגר ra\$	link register		\$ra=PC+4		
	עצירת התוכנית	break	break	Stop program	000000,00000,00000,00000,00000,001101	13=0x0D

# פקודות של ה־MIPS מפורמט I ו- הסיביות הנמוכות בקידוד הפקודה 0.15 משורמט

	מבצעת	שם	פקודת	הפעולה	קידוד פקודת	opcode	ריפוד
			אסמבלי		מכונה		
	חיבור עם קבוע	add immediate	addi \$rt,\$rs,imm	\$rt=\$rs+imm	001000,sssss,ttttt,iiiiiiiiiiiiiiiiiiiiiiii	8=0x08	SE
אריתמטי	חיבור עם קבוע מתעלמת מגלישה אריתמטית	add immediate unsigned	addiu \$rt,\$rs,imm	\$rt=\$rs+imm	001001,sssss,ttttt,iiiiiiiiiiiiiiiiiiiiiiiiii	9=0x09	SE
	פעולת ייוגםיי לוגית	and immediate	andi \$rt,\$rs,imm	\$rt=\$rs&imm	001100,sssss,ttttt,iiiiiiiiiiiiiiiiiiiiiiiii	12=0x0C	ZE
לוגי	פעולת ייאויי לוגית	or immediate	ori \$rt,\$rs,imm	\$rt=\$rs imm	001101,sssss,ttttt,iiiiiiiiiiiiiiiiiiiiiiiiii	13=0x0D	ZE
	פעולת יישונייי לוגית	xor immediate	xori \$rt,\$rs,imm	\$rt=\$rs⊕imm	001110,sssss,ttttt,iiiiiiiiiiiiiiiiiiiiiiiiii	14=0x0E	ZE
	אם imm > \$rs לפי משלים לשתיים, אז מקבל 1, אחרת 0	Set on less than immediate	slti \$rt,\$rs,imm	If \$rs <imm \$rt="1&lt;br" than="">else \$rt=0</imm>	001010,sssss,ttttt,iiiiiiiiiiiiiiiiiiiiiiiiii	10=0x0A	SE
תנאי	\$rt לפי ללא סימן אז imm>\$rs מקבל 1, אחרת 0	Set on less than immediate unsigned	sltiu \$rt,\$rs,imm <sup>1</sup>	If \$rs <imm \$rt="1&lt;br" than="">else \$rt=0</imm>	001011,sssss,ttttt,iiiiiiiiiiiiiiiiiiiiiiiii	11=0x0B	SE
ניתוב	\$rs=\$rt קפיצה אם	branch on equal	beq \$rs,\$rt,imm <sup>1</sup>	If \$rs=\$rt than pc=pc+4+imm*4	000100,sssss,ttttt,iiiiiiiiiiiiiiiiiiiiiiiii	4=0x04	SE
בקרה על תנאי	\$rs≠\$rt קפיצה אם	branch on not equal	bne \$rs,\$rt,imm <sup>1</sup>	If \$rs≠\$rt than pc=pc+4+imm*4	000101,sssss,ttttt,iiiiiiiiiiiiiiiiiiiiiiiiii	5=0x05	SE
	\$rs ≤0 קפיצה אם	branch on less than or equal zero	blez \$rs,imm <sup>1</sup>	If \$rs ≤0 than pc=pc+4+imm*4	000110,sssss,00000,iiiiiiiiiiiiiiiiiiiii	6=0x06	SE
	\$rs>0 קפיצה אם	branch on greater than zero	bgtz \$rs,imm <sup>1</sup>	If \$rs > 0 than pc=pc+4+imm*4	000111,sssss,00000,iiiiiiiiiiiiiiiiiiiii	7=0x07	SE
	טעינת בית עם סימן מכתובת \$rs+imm, בזיכרון	load byte	lb \$rt,imm(\$rs)	\$rt=mem(\$rs+imm) <sup>2</sup>	100000,sssss,ttttt,iiiiiiiiiiiiiiiiiiiiii	32=0x20	SE
	טעינת בית ללא סימן מכתובת \$rs+imm בזיכרון	load byte unsigned	lbu \$rt,imm(\$rs)	\$rt=mem(\$rs+imm) <sup>3</sup>	100100,sssss,ttttt,iiiiiiiiiiiiiiiiiiiiiiiii	36=0x24	SE
גישה לזיכרון	טעינת חצי מילה סימן מכתובת \$rs+imm בזיכרון	load half word	lh \$rt,imm(\$rs)	\$rt=mem(\$rs+imm) <sup>4</sup>	100001,sssss,ttttt,iiiiiiiiiiiiiiiiiiiiiiiiii	33=0x21	SE
טעינה	טעינת חצי מילה ללא סימן מכתובת rs+imm בזיכרון	load half word unsigned	lhu \$rt,imm(\$rs)	\$rt=mem(\$rs+imm) <sup>5</sup>	100101,sssss,ttttt,iiiiiiiiiiiiiiiiiiiiiiiiii	37=0x25	SE
	טעינת מילה מכתובת \$rs+imm בזיכרון	load word	lw \$rt,imm(\$rs)	\$rt=mem(\$rs+imm)	100011,sssss,ttttt,iiiiiiiiiiiiiiiiiiiiiiiii	35=0x23	SE
גישה	שמירת הבית הגמוך ב־\$rs+imm בזיכרון	store byte	sb \$rt,imm(\$rs)	mem(\$rs+imm)=\$rt	101000,sssss,ttttt,iiiiiiiiiiiiiiiiiiiiiiii	40=0x28	SE
לזיכרון	שמירת חצי המילה הנמובה ב rt במקום \$rs+imm בזיכרון	Store half word	sh \$rt,imm(\$rs)	mem(\$rs+imm)=\$rt	101001,sssss,ttttt,iiiiiiiiiiiiiiiiiiiiiiiiii	41=0x29	SE
שמירה	שמירת \$rt במקום \$rt בזיכרון	Store word	sw \$rt,imm(\$rs)	mem(\$rs+imm)=\$rt	101011,sssss,ttttt,iiiiiiiiiiiiiiiiiiiiiiiii	43=0x2B	SE
טעינת קבוע	הכנסת הערך המיידי ל־16 הסיביות הגבוהות של srt ואיפוס 16 הסיביות הנמוכות של \$rt	Load upper immediate	lui \$rt,imm	\$rt=imm *2 <sup>16</sup>	001111,00000,ttttt,iiiiiiiiiiiiiiiiiiiii	15=0x0F	-

- .imm: מקודד את שדה ה'branch target ומקודד את שדה ה'branch target ומקודד את שדה ה'branch target ומקודד את שדה ה'
  - .S.E. עוברות (31–8) אוברות הגבוהות ( $\sigma$ 0) ביזר, והסיביות הגבוהות ( $\sigma$ 0) עוברות (2 $\sigma$ 0).
  - .Z.E. עוברות (31–8) והסיביות הגבוהות (7–13) עוברות (7–2). ב-2.E. הבית מהזיכרון נטען לבית הנמוך
  - . S.E. אוברות (31–16) באיביות הגבוהות (15–31) עוברות (15–31) עוברות (15–31) עוברות (15–31) עוברות (15–31)
  - .Z.E. עוברות (31–16) ביות הגבוהות (15–31) עוברות (15–31) עוברות (16–31) עוברות  $^{\circ}$

# ם של ה־MIPS מפורמט

מבצעת	שם	פקודת אסמבלי	הפעולה	קידוד פקודת מכונה	opcode
קפיצה ללא תנאי לכתובת תווית	jump	j imm¹	pc=pc+4[28-13] +imm*4	000010iiiiiiiiiiiiiiiiiiiiiiiiiii	2=0x02
קפיצה לכתובת תווית ושמירת pc+4 באוגר \$ra	jump and link	jal imm¹	pc=pc+4[28-13] +imm*4 and \$ra=pc+4 (\$ra=\$31)	000011iiiiiiiiiiiiiiiiiiiiiiiiiiii	3=0x03

בעת כתיבת הפקודה באסמבלי, נרשום תווית label שלשם תתבצע הקפיצה <mark>רק בזמן ריצה</mark>, קטע הקוד של מערכת ההפעלה הטוען את התוכנית לזיכרון מחשב את הכתובת של התווית שביחס אליה יש לעדכן את 26 הסיביות של ה־imm בקידוד הפקודה.

י נוספה opcode=0x1c func=0x02, (אולם שדה ה אול אולם שדה פורמט מיוחד. הפורמט מיוחד. הפורמט מיכיר פורמט (אולם אול אולם שדה היחד מוסיר פורמט מיוחד. הפורמט מיוחד הפורמט מיוחד אולם שדה היחד מוסיר מוסיר פורמט מיוחד הפורמט מיוחד הפ לגרסאות מתקדמות יותר של המעבד לכפל מקוצר. הפקודה איל של **mul \$rd,\$rs,\$rt** מבצעת כפל של \$rs ב משלים ל -2 , כך שרק 32 הסיביות הנמוכות של המכפלה נשמרות באוגר hi lo) .\$rd א מכילים את המכפלה המלאה).

# פסאודרפקודות שימושיות, כפי שנתמכות בסביבת עבודה MARS

#### אוגר (\$at) אוגר העזר לשימוש בפסאודופקודות כמוסכמת תוכנה

הפעולה	שם	תחביר	תרגום mars לפקודות	משמעות
			אסמבלי	
\$rs העתקת \$rs	move	move \$rt,\$rs	addu \$rt,\$0,\$rs	\$rt=\$rs
\$rt') טעינת קבוע קטן (16 סיביות)	load immediate (קבוע קטן)	li \$rt,imm(16)	addiu \$rt,imm	\$rt=SE(imm0-15)
\$rt' טעינת קבוע גדול (32 סיביות) ל	load immediate (קבוע גדול)	li \$rt,imm(32)	lui \$1,imm(16-31] ori \$rt,\$1,imm(0-15]	\$rt=imm (32)
טעינת כתובת תווית	load address	la \$rt,label	lui \$1,label (16-31] ori \$rt ,label(0-15]	\$rt=label
טעינת מילה מהזיכרון לכתובת תווית +\$rs	load word (with label)	lw \$rt,label(\$rs)	lui \$1,label [16-31] addu \$1,\$1,\$rs lw \$rt ,label[0-15](\$r1)	\$rt=mem(label+\$rs)
שמירת \$rt בזיכרון בכתובת עם תווית +\$rs	store word (with label)	sw \$rt,label(\$rs)	lui \$1,label [16-31] addu \$1,\$1,\$rs sw \$rt ,label[0-15](\$r1)	mem(label+\$rs)=\$rt
קפיצה עם rs<\$rt במשלים ל־2	branch if less than <sup>1</sup>	blt \$rs,\$rt ,label	slt \$1,\$rs,\$rt bne \$1,\$0,imm	If \$rs<\$rt than pc=pc+4+imm*4
הפיכת הסיביות באוגר $^{ m Srs}$ והכנסת ערך זה לאוגר	not	nor \$rt,\$rs	nor \$rt,\$rs,\$0	$rt = \overline{rs}$
שמירת הערך המוחלט של אוגר rs באוגר \$rs	abs	abs \$rt,\$rs	sra \$1,\$rs,0x1f xor \$rt,\$1,\$rs subu \$rt,\$rt,\$1	\$rt=abs(\$rs)
מעבירה את שארית החלוקה של rs בקבוע לאוגר \$rs	rem <sup>2</sup>	rem \$rt,\$rs,imm	addi \$1,\$0,imm div \$rs,\$1 mfhi \$rt	\$rt= \$rs % imm

- 1. הסיבה שפסאודו־פקודה זו מפורקת לשתי פקודות אמיתיות היא מימוש ה־branch בשלב שתיים בצנרת כתנאי לוגי (שווה לא שווה), ble bleu bgt bge כתנאי אריתמטי. קיימות עוד פסאודו־פקודות רבות של קפיצה על תנאי אריתמטי הנתמכות ב־MARS, כגון .bgtu כמו כן, קיימת גרסה של פסאודו־פקודות של קפיצה על תנאי המבצעות השוואה בין אוגר לקבוע.
  - . רפאות של remu הלוקה בין אוגרים, או rem הלוקה לפי ללא סימן.

ב־help של סביבת העבודה MARS ניתן למצוא את הרשימה המלאה של הפסאודו־פקודות הנתמכות (בלשונית (."Extended (pseudo) Instructions"

#### **Assembler Directives**

.word W1,,Wn	Store n 32 bit values in successive memory words
.half H1,,Hn	Store n 16 bit values in successive memory half words
.byte B1,,Bn	Store n 8 bit values in successive memory bytes
.ascii "str"	Store ASCII string in Memory (string is a line of ASCII char)
.asciiz "str"	Store ASCII string in Memory and null-terminate it
.space n	Leave an empty n-byte region of memory (for a later use)
.align n	Align the next datum on a 2 <sup>n</sup> byte boundary
	For example, .align 2 the next value is word boundary


# מוסכמות תוכנה בעבודה עם פרוצדורות במעבד MIPS

Name	Register number	Usage	Preserved on call?
\$zero	0	The constant value 0	n.a.
\$v0-\$v1	2–3	Values for results and expression evaluation	no
\$a0-\$a3	4–7	Arguments	no
\$t0-\$t7	8–15	Temporaries	no
\$s0 <b>-</b> \$s7	16–23	Saved	yes
\$t8-\$t9	24–25	More temporaries	no
\$gp	28	Global pointer	yes
\$sp	29	Stack pointer	yes
\$fp	30	Frame pointer	yes
\$ra	31	Return address	yes

FIGURE 2.14 MIPS register conventions. Register 1, called \$at, is reserved for the assembler (see Section 2.12), and registers 26-27, called \$k0-\$k1, are reserved for the operating system. This information is also found in Column 2 of the MIPS Reference Data Card at the front of this book.

עבודת מחסנית זמן ריצה במעבד MIPS היא מוסכמת תוכנה (מערכת ההפעלה ומהדר). המוסכמה : קובעת

- מצביע ראש מחסנית הוא אוגר 29 sp 29. (המחסנית היא מבנה נתונים מסוג Last In First Out)).
  - גודל איבר במחסנית הוא 4 בתים (מילה) ,כלומר sp משתנה בכפולות של ארבע.
    - המחסנית עובדת מכתובות גבוהות בזיכרון כלפי כתובות נמוכות.



ניהול הזיכרון הראשי על ידי מערכת ההפעלה.

31 איבוי של אוגר jal מבוצע לאוגר jal מבוצע לאוגר (nested), ולכן בקריאות מקוננות (fasted) מבוצע לאוגר 31 (\$ra), ולכן בקריאות מקוננות למחסנית.

:לדוגמה

addi \$sp,\$sp,-4 #push \$ra sw \$ra,0(\$sp)

jal nested\_proc

lw \$ra,0(\$sp) #pop \$ra addi \$sp,\$sp,4

בתכנות פרוצדורלי יש להקפיד על עבודת מחסנית מסודרת. אישמירה על סדר עלול להביא לתופעות של גלישה (verflow) או חמיקה (underflow) במחסנית. (לדוגמה, סיום פרוצדורה הוא בנקודה אחת בפקודה (fr \$ra

#### פרוצדורות שירות של מערכת ההפעלה

 $^{
m I}$ היא פקודת אסמבלי (מכונה) של מעבד ה־MIPS היא פקודת אסמבלי (מכונה) איז פקודת אסמבלי היא פקודת אסמבלי (מכונה) (exception) ולעבור לקטע קוד בגרעין של מערכת הפעלה, בשם exception handler, ומשם אנחנו . המתאים syscall לבצע את אוגר v0 לבצע אוגר לפי הערך של מסתעפים

מערכת ההפעלה מספקת פרוצדורות שירות (syscall) בתחומי ניהול תהליכים, ניהול זיכרון, ניהול קבצים ועוד. הטבלה שלהלן מסכמת את שירותי הקלטיפלט הבסיסיים השימושיים בקורס.

שירות \ Service	\$v0	Arguments \ ארגומנטים	Result \ מחזירה
Print Integer	1	\$a0 = integer value to print	-
Print String	4	\$a0 = address of null-terminated	-
Read Integer	5		\$v0 = integer read
Read String	8	\$a0 = address of input buffer \$a1 = maximum number of characters to read	המחרוזת נקלטת למקום שהוקצה מראש בסגמנט הנתונים
Exit Program	10	פרוצדורת שירות לסיום תהליך	-
Print Char	11	\$a0 = character to print (low order byte)	-
Read Char	12		\$v0 = character read

אופן הארגומנטים לעדכן את v0 את לעדכן את הארגומנטים במידת המתאימה, במידת איש לעדכן את ארגומנטים אופן ההפעלה: הרלוונטיים לפרוצדורת השירות (סדר העדכון אינו חשוב).

.syscall לאחר העדכונים יש לקרוא לפרוצדורת השירות באמצעות הפקודה

חשוב להקפיד בפרוצדורות הקלט 5 ו־12. לאחר החזרה לתוכנית יש לבצע גיבוי של v0 (שימושי להמשך).

## טבלת קודי אסקי

ASCII value	Char- acter										
32	space	48	0	64	@	80	Р	96	`	112	р
33	!	49	1	65	Α	81	Q	97	а	113	q
34	"	50	2	66	В	82	R	98	b	114	r
35	#	51	3	67	С	83	S	99	С	115	s
36	\$	52	4	68	D	84	Т	100	d	116	t
37	%	53	5	69	Е	85	U	101	е	117	u
38	&	54	6	70	F	86	V	102	f	118	V
39	•	55	7	71	G	87	W	103	g	119	w
40	(	56	8	72	Н	88	X	104	h	120	x
41	)	57	9	73	1	89	Υ	105	i	121	у
42	*	58	:	74	J	90	Z	106	j	122	Z
43	+	59	;	75	K	91	[	107	k	123	{
44	,	60	<	76	L	92	\	108	I	124	
45	-	61	=	77	М	93	]	109	m	125	}
46		62	>	78	N	94	٨	110	n	126	~
47	/	63	?	79	0	95	_	111	0	127	DEL

הבהרות ודגשים בעבודה עם קודי אסקי ניתן למצוא בפרק ד, סעיף ד.8 במדריך.

קודי האסקי בטווח 0–31 הם תווים מיוחדים שמערכת ההפעלה מפרשת אותם כפעולה לביצוע.


. ואת קוד אסקי 10 (0xa) ואת קוד אסקי 10 המציין (0xa) המציין ואת קוד אסקי 10 המציין ואת קוד אסקי 0

## תרשימים שימושיים במעבד חד׳מחזורי

#### 1. תרשים 4.18 קווי הבקרה הראשית, כולל תוספת הפקודות J addi וקידודי הפקודות

Instruction	Opcode	RegDst	ALUSrc	MemtoReg	RegWrite	MemRead	MemWrite	Branch	ALUOp1	ALUOp0	Jump
R-Type	0	1	0	0	1	0	0	0	1	0	0
lw	35	0	1	1	1	1	0	0	0	0	0
SW	43	X	1	X	0	0	1	0	0	0	0
beq	4	X	0	X	0	0	0	1	0	1	0
addi	8	0	1	0	1	0	0	0	0	0	0
J	2	Х	Х	X	0	0	0	X	X	X	1

#### 2. תרשים מעבד חד׳מחזורי (בדומה לתרשים 4.24)



(ALU:תרשים 4.12 קווי הבקרה המשנית (בקרת ה־4.12

Instruction opcode	ALUOp	Instruction operation	Funct field	Desired ALU action	ALU control input
LW	00	load word	XXXXXX	add	0010
SW	00	store word	XXXXXX	add	0010
Branch equal	01	branch equal	XXXXXX	subtract	0110
R-type	10	add	100000	add	0010
R-type	10	subtract	100010	subtract	0110
R-type	10	AND	100100	AND	0000
R-type	10	OR	100101	OR	0001
R-type	10	set on less than	101010	set on less than	0111

#### תרשימים שימושיים בצנרת

	Execut	ion/address contro	s calculatio Il lines	n stage	Memory access stage control lines			Write-back stage control lines	
Instruction	RegDst	ALUOp1	ALUOp0	ALUSrc	Branch	Mem- Read	Mem- Write	Reg- Write	Memto- Reg
R-format	1	1	0	0	0	0	0	1	0
lw	0	0	0	1	0	1	0	1	1
SW	X	0	0	1	0	0	1	0	Х
beq	X	0	1	0	1	0	0	0	Х

FIGURE 4.49 The values of the control lines are the same as in Figure 4.18, but they have been shuffled into three groups corresponding to the last three pipeline stages.




FIGURE 4.51 The pipelined datapath of Figure 4.46, with the control signals connected to the control portions of the pipeline registers. The control values for the last three stages are created during the instruction decode stage and then placed in the ID/EX pipeline register. The control lines for each pipe stage are used, and remaining control lines are then passed to the next pipeline stage.

בקרת ה־ALU מתנהגת בדיוק כמו בחד־מחזורי, ראו תרשים 4.12 בעמוד הקודם.






FIGURE 4.60 Pipelined control overview, showing the two multiplexors for forwarding, the hazard detection unit, and the forwarding unit. Although the ID and EX stages have been simplified—the sign-extended immediate and branch logic are missing—



תרשים 4.60: מדגיש את סיכוני הנתונים. החיווטים של מרבבים Forward A, Forward B מוצגים בעמוד הבא. נתיב הנתונים המוצג הוא חלקי ואין בתרשים התייחסות למימוש branch. תרשים 4.65: מוסיף את הקדמת ה־branch לשלב ה־ID. גם כאן נתיב הנתונים המוצג הוא חלקי.

#### תרשים 4.66 המשופר

כולל התייחסות לערך מיידי ולחיווט המרבבים



- .ForeardA, ForwardB סיכום המקרים בהעברה קדימה ואופן חיווט המרבבים 11 $_{a,1b,2a,2b}$  באופן מקוצר גרשום את המקרים לבדיקה של יחידת העברה קדימה
- 1a. EX/MEM.RegisterRd = ID/EX.RegisterRs → ForwardA=2 (10bin)
- 1b. EX/MEM.RegisterRd = ID/EX.RegisterRt → ForwardB=2 (10bin)
- 2a. MEM/WB.RegisterRd = ID/EX.RegisterRs → ForwardA=1 (01bin)
- 2b. MEM/WB.RegisterRd = ID/EX.RegisterRt → ForwardB=1 (01bin)
- 2. כניסה 1 במרבבים של ID.Flush, Ex.Flush מעבירה אפסים לאוגרי הצנרת, ואילו כניסה 03. של אותם מרבבים מעבירה את ערכי קווי הבקרה, בהתאמה.
- בכל התרשימים המכילים HDU, הקווים IF/ID.Write מקבלים 1 (disable) מקבלים 1 (disable) בכל התרשימים המכילים (disable) ולא לציון כתיבה בסוף שעון, ורק במקרה של זיהוי pload use תתבצע כתיבה בסוף שעון.
  - הוא בשלב הנמצאת הפקודה הנמצאת בשלב זה. EPC איניתן להניח שהערך הנכנס ל־EPC הוא הערך של PC+4 של המטפל בשלב זה. (במידת הצורך קטע הקוד המטפל בפסיקות ידע להפחית 4.)

#### נתונים רלוונטיים להיררכיות זיכרון

עקרון המקומיות בזמן (temporal locality) – אם ניגשנו לנתון בזיכרון, סביר שניגש אליו שוב בזמן הקרוב. עיקרון זה בא לידי ביטוי בתכנות באמצעות שימוש בלולאות, ועבור נתונים – באמצעות עדכון חוזר של נתון מסוים בזיכרון. עקרון המקומיות במרחב (spatial locality) – אם ניגשנו לכתובת כלשהי בזיכרון, סביר שניגש בקרוב לכתובות הסמוכות לכתובת זו. עיקרון זה בא לידי ביטוי בכך שהתוכנית מתקדמת באופן סדרתי על הזיכרון, הן עבור הפקודות והן עבור מבני נתונים כגון מערכים, המאופיינים אף הם בגישה סדרתית לזיכרון הנתונים.

בלוק (או שורה): יחידת המידע הבסיסית שאפשר להעביר בין רמות זיכרון. הגודל המינימלי האפשרי של בלוק הוא מילה (32 סיביות).




FIGURE 5.3 This diagram shows the structure of a memory hierarchy: as the distance from the processor increases, so does the size. This structure, with the appropriate operating mechanisms, allows the processor to have an access time that is determined primarily by level 1 of the hierarchy and yet have a memory as large as level n. Maintaining this illusion is the subject of this chapter. Although a local disk or flash memory is normally the bottom of the hierarchy, some systems use tape or a file server over a local area network as the next levels of the hierarchy.

פגיעה (hit): אם בחיפוש בלוק במטמון הבלוק נמצא במטמון, נקרא למצב זה פגיעה. החטאה (miss): אם בחיפוש בלוק במטמון הבלוק לא נמצא, נקרא למצב זה החטאה. יחס הפגיעה (hit rate): היחס בין כלל הפגיעות ובין המספר הכולל של הגישות למטמון. .1-hit rate :(miss rate) שיעור ההחטאה

זמן הבלוק נמצא או לא והעלאת הבלוק (chit time): זמן הגישה לבלוק במטמון (כולל הזמן שנדרש כדי להחליט אם הבלוק נמצא או לא לרמה הזיכרון שמעל).

קנס ההחטאה או זמן ההחטאה (miss penalty): הזמן הדרוש להחלפת בלוק ברמת מטמון גבוהה בבלוק המתאים מן הרמה הנמוכה, יחד עם הזמן הנדרש כדי להעביר אותו למעבד. משך זמן הפגיעה קצר בהרבה ממשך זמן הגישה לרמה נמוכה. הערה: בעבודה עם כמה רמות מטמון, הקנס על החטאה הוא "קנס מצטבר".

.miss penalty X miss rate מאירועי miss מאירועי CPI מאירועי


CPI=BaseCPI+ miss penalty x miss rate

בעבודה עם כמה רמות יש לבצע שקלול. לדוגמה בשתי רמות:

CPI = BaseCPI + (L1 Miss Rate/Instruction\* L1 Miss Penalty) + (L1 Miss Rate \* L2 Miss Rate/Instruction \* L2 Miss Penalty)

מבנה מטמון במיפוי ישיר (גודל בלוק <sup>2m</sup> מילים):

המיפוי הוא תמיד של כתובת בזיכרון הראשי, ולכן מספר הסיביות במיפוי יגדיר את גודל הזיכרון הראשי.



- שדה ה־index (אינדקס): שדה זה מגדיר חד׳ערכית את מספר השורה במטמון. ולכן שם המיפוי 12 הוא מיפוי ישיר. אם יש n סיביות בשדה זה, אז יש 2º שורות (בלוקים) במטמון. בדוגמה יש 12 סיביות בשדה האינדקס, כלומר 4,096 בלוקים/שורות.
- שדה ה'ש סיביות שיש (word offset) block offset מגדיר את המילה בתוך הבלוק. אם יש חסיביות בשדה זה, אז יש בבלוק. בתרשים ניתן לראות שיש 2 סיביות בשדה זה, כלומר יש ארבע מילים בבלוק. הסיביות של שדה זה הן בוררים של מרבב 4 ל־1ב הבוחר את המילה המתאימה בבלוק במיפוי לזיכרון הראשי. כעת גודל המטמון יהיה  $2^{m+n+2}$  מילים או  $2^{m+n+2}$  בתים. הצורה של המטמון מבחינת המידע תהיה  $2^{m+n+2}$  שורות, ובכל שורה  $2^{m+n+2}$  מילים או  $2^{m+n+2}$  בתים.
- שדה ה־tag (תגית): שדה זה הוא הסיביות הגבוהות במיפוי. בצירוף הסיביות הנמוכות נקבל את הכתובת הממופה מהזיכרון הראשי באופן חד־ערכי. שדה ה־tag נשמר בזיכרון המטמון כדי לזהות באופן חד־ערכי את הכתובת הממופה מהזיכרון הראשי.
- סיבית ה'valid (תוקף): לכל שורה (בלוק) מוצמדת סיבית valid המציינת אם השורה במטמון שכבר מאוכלסת במידע תקף מהכתובת המתאימה בזיכרון הראשי. עם הדלקת המחשב המטמון "ריק", כלומר כל סיביות ה'valid הן 0 (לא מאוכלס).

: גודל המטמון במיפוי ישיר (כולל מעטפת תגית+תוקף) בסיביות אודל במיפוי ישיר (כולל בטיביות בטיביות + גודל בלוק בסיביות התוקף) אודל בלוק בסיביות החוקף)

נדגיש שה־valid וה־tag מתייחסים לבלוק שלם רציף בזיכרון, ללא קשר לגודלו. שימו לב שבמקרה של פגיעה (hit), עדיין צריך לרבב את המילה המתאימה מתוך הבלוק (באמצעות סיביות ה־block offset) ואז מעבירים לרמה שמעל.

Miss הנובע משדה התגית נקרא miss\_tag. זהו מצב conflict (על אותו אינדקס מתחרות תגיות שונות). Miss הנובע מסיבית התוקף נקרא miss valid (אכלוס ראשוני).

$\min$ הוא כך השפעה השפעה במרחב, אבל במרחב, המקומיות כל M כך שנגדיל את ככל שנגדיל המקומיות במרחב, אבל המקומיות המ
.(miss tag) conflict והן על ה־penalty

סיביות	בתים	מילים	שדה גודל בלוק
32	4	1	M=0
64	8	2	M=1
128	16	4	M=2
256	32	8	M=3
512	64	16	M=4
1024	128	32	M=5

שם ב־IEC	סימון ב־IEC	IEC־ערך ב	חזקת 2 IEC	שם ב־SI	סימון ב־SI	SI־ערך ב	חזקת SI ב־SI
Kibi	Ki	1,024	$2^{10}$	Kilo	K	1 000	$10^{3}$
Mebi	Mi	1,048,576	$2^{20}$	Mega	M	1 000 000	$10^{6}$
Gibi	Gi	1,073,741,824	$2^{30}$	Giga	G	1 000 000 000	10 <sup>9</sup>
Tebi	Ti	1,099,511,627,776	$2^{40}$	Terra	Т	1 000 000 000 000	$10^{12}$

הצגת גודלי הזיכרון בחזקות של 2 בבתים.

## תהליך המיפוי מכתובת בזיכרון הראשי למציאת המיקום במטמון על פי נתוניו (m, n)

להלן המתכון לאופן המיפוי הכללי מבחינת הסתכלות על השדות:

tag, index, block offset, byte offset

וכד להגיע לחלוקה המתאימה לשדות.

קודם כול שימו לב שיש שאלות בתרגילים או במבחנים המתייחסות לכתובת בבתים במילים, בהתאמה. אם הכתובת ניתנת כבר במילים, פשוט נתעלם מה־byte offset. דרך ראשונה להצגה היא באמצעות רישום בינרי של הכתובת הממופה מהזיכרון הראשי,

#### דרך שנייה

שלב ראשון: "להעלים" את ההיסטים (offset), כלומר לחלק בגודל הבלוק מבלי להתייחס לפי נתוני (כלומר  $2^{\mathrm{m}}$  או  $2^{\mathrm{m}}$  או בבתים (כלומר משארית (הנמצאת בהיסטים) החלוקה במילים או בבתים השאלה נותנת לנו מספר הנקרא block address (לפעמים בנתוני שאלה של גודל בלוק שווה מילה ובכתובות המופיעות במילים למעשה נבצע חילוק ב־1, כלומר מתעלמים מראש מההיסטים וניתן לדלג על שלב זה).

כעת למעשה נשארנו עם מספר הבלוק בזיכרון הראשי (block address), כלומר עם סיביות האינדקס וה־tag במיפוי.


שלב שני: כדי להפריד בין האינדקס ל־tag נחלק את block address שלב .tag מטמון השארית ייתן את האינדקס והתוצאה תיתן את השארית ( $2^{\rm n}$ ). מטמון השארית את השורות/בלוקים

(ה־block addres הוא צירוף של tag+index במיפוי, ומתאר את מספר הבלוקים בזיכרון הראשי. ומכאן נובעת ההפרדה tag ,index רעול.


#### צמצום החטאות באמצעות אסוציאטיביות

לנוסחאות חישוב גודל המטמון יש להוסיף את פקטור  ${
m K}$  (דרגת האסוציאטיביות) שלא מופיע במיפוי של זיכרון המטמון (המראה מיפוי של K=1, כלומר מיפוי ישיר). המקרה הכללי הוא  $2^{n} \times K$  שבמטמון יש  $2^{n} \times K$  בלוקים, ולכן המספר הכללי

(גודל בלוק בסיביות + גודל תגית בסיביות + סיבית התוקף)  $\times 2^n \times K$ 



לאינדקס של (K-way set-associative cache) בזיכרון קבוצתי־אסוציאטיבי הקבוצה המתאימה, ובתוך הקבוצה עצמה יש להשוות את כל התגיות לתגית המבוקשת.



: ממון הזה הוא 4-way set associative cache. כמות הנתונים במטמון היא

28(שורות)\*4 (set)\*32[bit] מילה)=32,768[bit]=4KByte

: כמות הנתונים במטמון כולל המעטפת (valid tag) היא

28(שורות)\*4 (set)\*(32+22+1)[bit]= 56,320[bit]

במטמון אסוציאטיבי מלא (fully associative), כל בלוק יכול להיכנס לכל כניסה של זיכרון המטמון. כאשר משתמשים במיפוי כזה, כדי למצוא בלוק יש לבדוק את כל הכניסות, וכדי לייעל את תהליך הבדיקה מבצעים את הבדיקות בו־זמנית, באמצעות משווה (comparator) המחובר לכל כניסה. שימו לב שבמצב זה לא קיים כלל שדה אינדקס, וניתן לראות את כל זיכרון המטמון כקבוצה אחת.

הבחירה בבלוק שיוחלף: הסכמה הנפוצה ביותר לבחירת בלוק היא Least Recently) LRU Used). בשיטה זו מחליפים את הבלוק שלא היה בשימוש זמן רב ביותר.

# MIPS Reference Data

1

CORE INSTRUCTI	ON SE	Т			OPCODE	
		FOR-			/ FUNCT	
NAME, MNEMO	NIC	MAT	OPERATION (in Verilog)		(Hex)	
Add	add	R	R[rd] = R[rs] + R[rt]	(1)	0 / 20 <sub>hex</sub>	
Add Immediate	addi	I	R[rt] = R[rs] + SignExtImm	(1,2)	8 <sub>hex</sub>	
Add Imm. Unsigned	addiu	I	R[rt] = R[rs] + SignExtImm	(2)	9 <sub>hex</sub>	
Add Unsigned	addu	R	R[rd] = R[rs] + R[rt]		$0/21_{hex}$	
And	and	R	R[rd] = R[rs] & R[rt]		$0/24_{hex}$	
And Immediate	andi	I	R[rt] = R[rs] & ZeroExtImm	(3)	$c_{\text{hex}}$	
Branch On Equal	beq	I	if(R[rs]==R[rt]) PC=PC+4+BranchAddr	(4)	4 <sub>hex</sub>	
Branch On Not Equal	bne	I	if(R[rs]!=R[rt]) PC=PC+4+BranchAddr	(4)	5 <sub>hex</sub>	
Jump	j	J	PC=JumpAddr	(5)	$2_{\text{hex}}$	
Jump And Link	jal	J	R[31]=PC+8;PC=JumpAddr	(5)	$3_{\text{hex}}$	
Jump Register	jr	R	PC=R[rs]		0 / 08 <sub>hex</sub>	
Load Byte Unsigned	lbu	I	R[rt]={24'b0,M[R[rs] +SignExtImm](7:0)}	(2)	24 <sub>hex</sub>	
Load Halfword Unsigned	lhu	I	R[rt]={16'b0,M[R[rs] +SignExtImm](15:0)}	(2)	25 <sub>hex</sub>	
Load Linked	11	I	R[rt] = M[R[rs] + SignExtImm]	(2,7)	$30_{\text{hex}}$	
Load Upper Imm.	lui	I	$R[rt] = \{imm, 16'b0\}$		$f_{\text{hex}}$	
Load Word	lw	I	R[rt] = M[R[rs] + SignExtImm]	(2)	$23_{\text{hex}}$	
Nor	nor	R	$R[rd] = \sim (R[rs] \mid R[rt])$		$0/27_{hex}$	
Or	or	R	$R[rd] = R[rs] \mid R[rt]$		0 / 25 <sub>hex</sub>	
Or Immediate	ori	I	R[rt] = R[rs]   ZeroExtImm	(3)	$d_{\text{hex}}$	
Set Less Than	slt	R	R[rd] = (R[rs] < R[rt]) ? 1 : 0		0 / 2a <sub>hex</sub>	
Set Less Than Imm.	slti	I	R[rt] = (R[rs] < SignExtImm)? 1	: 0 (2)	a <sub>hex</sub>	
Set Less Than Imm. Unsigned	sltiu	I	R[rt] = (R[rs] < SignExtImm) ? 1:0	(2,6)	b <sub>hex</sub>	
Set Less Than Unsig.	sltu	R	R[rd] = (R[rs] < R[rt]) ? 1 : 0	(6)	$0/2b_{hex}$	
Shift Left Logical	sll	R	$R[rd] = R[rt] \ll shamt$		$0/00_{hex}$	
Shift Right Logical	srl	R	R[rd] = R[rt] >> shamt		0 / 02 <sub>hex</sub>	
Store Byte	sb	I	M[R[rs]+SignExtImm](7:0) = R[rt](7:0)	(2)	28 <sub>hex</sub>	
Store Conditional	sc	I	$\begin{aligned} M[R[rs] + SignExtImm] &= R[rt]; \\ R[rt] &= (atomic) ? 1 : 0 \end{aligned}$	(2,7)	38 <sub>hex</sub>	
Store Halfword	sh	I	M[R[rs]+SignExtImm](15:0) = R[rt](15:0)	(2)	29 <sub>hex</sub>	
Store Word	SW	I	M[R[rs]+SignExtImm] = R[rt]	(2)	$2b_{\text{hex}}$	
Subtract	sub	R	R[rd] = R[rs] - R[rt]	(1)	$0/22_{hex}$	
Subtract Unsigned	subu	R	R[rd] = R[rs] - R[rt]		$0/23_{hex}$	
	(1) May cause overflow exception (2) SignExtImm = { 16{immediate[15]}, immediate } (3) ZeroExtImm = { 16{ib'0}, immediate } (4) BranchAddr = { 14{immediate[15]}, immediate, 2'b0 }					

BASIC	INSTRIL	CTION	FORMATS

JIC II	13 I HOUTIC	IN FURIMA	13			
R	opcode	rs	rt	rd	shamt	funct
	31 26	25 21	20 16	15 11	10 6	5 0
I	opcode	rs	rt		immediate	e
	31 26	25 21	20 16	15		0
J	opcode			address		
	31 26	25				0

(5) JumpAddr = { PC+4[31:28], address, 2'b0 }
(6) Operands considered unsigned numbers (vs. 2's comp.)
(7) Atomic test&set pair; R[rt] = 1 if pair atomic, 0 if not atomic

		FOR-	•	/ FUNCT
NAME, MNEMO	NIC	MAT	OPERATION	(Hex)
Branch On FP True	bc1t	FI	if(FPcond)PC=PC+4+BranchAddr (4)	11/8/1/
Branch On FP False	bc1f	FI	if(!FPcond)PC=PC+4+BranchAddr(4)	11/8/0/
Divide	div	R	Lo=R[rs]/R[rt]; Hi=R[rs]%R[rt]	0//-1a
Divide Unsigned	divu	R	Lo=R[rs]/R[rt]; Hi=R[rs]%R[rt]  (6)	0//-1b
FP Add Single	add.s	FR	F[fd] = F[fs] + F[ft]	11/10//0
FP Add Double	add.d	FR	$ \begin{aligned} \{F[fd], F[fd+1]\} &= \{F[fs], F[fs+1]\} + \\ \{F[ft], F[ft+1]\} \end{aligned} $	11/11//0
FP Compare Single	c.X.s*	FR	FPcond = (F[fs] op F[ft]) ? 1 : 0	11/10//y
FP Compare Double	c.x.d*		$FPcond = (\{F[fs], F[fs+1]\} op \\ \{F[ft], F[ft+1]\})? 1: 0$	11/11//y
			==, <, or <=) ( y is 32, 3c, or 3e)	
FP Divide Single			F[fd] = F[fs] / F[ft]	11/10//3
FP Divide Double	div.d	FR	${F[fd],F[fd+1]} = {F[fs],F[fs+1]} / {F[ft],F[ft+1]}$	11/11//3
FP Multiply Single	mul.s	FR	F[fd] = F[fs] * F[ft]	11/10//2
FP Multiply Double	mul.d	FR	$ \begin{aligned} \{F[fd], F[fd+1]\} &= \{F[fs], F[fs+1]\} * \\ \{F[ft], F[ft+1]\} \end{aligned} $	11/11//2
FP Subtract Single	sub.s	FR	F[fd]=F[fs] - F[ft]	11/10//1
FP Subtract Double	sub.d	FR	$ \begin{split} \{F[fd], &F[fd+1]\} = \{F[fs], F[fs+1]\} - \\ &\{F[ft], F[ft+1]\} \end{split} $	11/11//1
Load FP Single	lwc1	I	F[rt]=M[R[rs]+SignExtImm] (2)	31//
Load FP Double	ldc1	I	$\begin{split} F[rt] = & M[R[rs] + SignExtImm]; \\ F[rt+1] = & M[R[rs] + SignExtImm + 4] \end{split} \tag{2} \label{eq:2}$	35//
Double Load FP Single Load FP	lwc1	I	$ \begin{array}{c} \{F[ft],F[ft+1]\} \\ F[rt]=M[R[rs]+SignExtImm] & (2) \\ F[rt]=M[R[rs]+SignExtImm]; & (2) \end{array}$	31//

ARITHMETIC CORE INSTRUCTION SET

(2) OPCODE

/ FMT /FT

0 /--/--/10 0 /--/--/12

10 /0/--/0

0/--/--/18 (6) 0/--/--/19

0/--/-3

(2) 39/--/--

(2) 3d/--/--

### FLOATING-POINT INSTRUCTION FORMATS

sdc1

Move From Hi mfhi R R[rd] = Hi

Move From Lo mflo R R[rd] = Lo

Multiply

Store FP

Double

Store FP Single

Move From Control mfc0 R R[rd] = CR[rs]

 $\label{eq:multiply Unsigned multu} \begin{array}{lll} \text{Multiply Unsigned multu} & R & \{Hi,Lo\} = R[rs] * R[rt] \\ \text{Shift Right Arith.} & \text{sra} & R & R[rd] = R[rt] >>> \text{shamt} \end{array}$ 

 $mult \quad R \quad \{Hi, Lo\} = R[rs] * R[rt]$ 

FR	opcode	fmt	ft	fs	fd	funct
	31 26	25 21	20 16	15 11	10 6	5 0
FI	opcode	fmt	ft		immediate	
	31 26	25 21	20 16	15		0

$$\begin{split} &M[R[rs]+SignExtImm] = F[rt]; \\ &M[R[rs]+SignExtImm+4] = F[rt+1] \end{split}$$

swc1 I M[R[rs]+SignExtImm] = F[rt]

#### **PSEUDOINSTRUCTION SET**

NAME	MNEMONIC	OPERATION
Branch Less Than	blt	$if(R[rs] \le R[rt]) PC = Label$
Branch Greater Than	bgt	if(R[rs]>R[rt]) PC = Label
Branch Less Than or Equal	ble	$if(R[rs] \le R[rt]) PC = Label$
Branch Greater Than or Equa	l bge	$if(R[rs] \ge R[rt]) PC = Label$
Load Immediate	li	R[rd] = immediate
Move	move	R[rd] = R[rs]

#### REGISTER NAME, NUMBER, USE, CALL CONVENTION

MAME	MIMDED	LICE	PRESERVEDACROSS
NAME	NUMBER	USE	A CALL?
\$zero	0	The Constant Value 0	N.A.
\$at	1	Assembler Temporary	No
\$v0-\$v1	2-3	Values for Function Results and Expression Evaluation	No
\$a0-\$a3	4-7	Arguments	No
\$t0-\$t7	8-15	Temporaries	No
\$s0-\$s7	16-23	Saved Temporaries	Yes
\$t8-\$t9	24-25	Temporaries	No
\$k0-\$k1	26-27	Reserved for OS Kernel	No
\$gp	28	Global Pointer	Yes
\$sp	29	Stack Pointer	Yes
\$fp	30	Frame Pointer	Yes
\$ra	31	Return Address	Yes

				_		SYMB			TT	100
	(1) MIPS	(2) MIPS	ъ.		Deci-		ASCII	Deci-	Hexa-	
pcode	funct	funct	Bin	ary	mal		Char-	mal	deci-	Char
31:26)	(5:0)	(5:0)	00.6	2000		mal	acter		mal	acte
(1)	sll	add.f		0000	0	0	NUL	64	40	<u>a</u>
		sub.f		0001	1	1	SOH	65	41	A
j	srl	mul.f		0010	2	2	STX	66	42	В
jal	sra	div.f		0011	3	3	ETX	67	43	C
beq	sllv	sqrt.f	l	0100	4	4	EOT	68	44	D
bne		abs.f		0101	5	5	ENQ	69	45	E
blez	srlv	mov.f		0110	6	6	ACK	70	46	F
bgtz	srav	neg.f		0111	7	7	BEL	71	47	G
addi	jr		l	1000	8	8	BS	72	48	Н
addiu	jalr			1001	9	9	HT	73	49	I
slti	movz			1010	10	a	LF	74	4a	J
sltiu	movn		_	1011	11	b	VT	75	4b	K
andi	syscall	round.w.f		1100	12	c	FF	76	4c	L
ori	break	trunc.w.f	00	1101	13	d	CR	77	4d	M
xori		ceil.w $f$	00	1110	14	e	SO	78	4e	N
lui	sync	floor.w.f	00	1111	15	f	SI	79	4f	O
	mfhi		01 (	0000	16	10	DLE	80	50	P
(2)	mthi		01 (	0001	17	11	DC1	81	51	Q
	mflo	${\tt movz}.f$	01 (	0010	18	12	DC2	82	52	R
	mtlo	movn.f	01 (	0011	19	13	DC3	83	53	S
			01 (	0100	20	14	DC4	84	54	T
			01 (	0101	21	15	NAK	85	55	U
				0110	22	16	SYN	86	56	V
				0111	23	17	ETB	87	57	W
	mult		_	1000	24	18	CAN	88	58	X
	multu			1001	25	19	EM	89	59	Y
	div			1010	26	1a	SUB	90	5a	Z
	divu			1011	27	1b	ESC	91	5b	]
				1100	28	1c	FS	92	5c	<u> </u>
				1101	29	1d	GS	93	5d	]
				1110	30	1e	RS	94	5e	٧
				1111	31	1f	US	95	5f	
lb	add	cvt.s.f		0000	32	20	Space	96	60	-
lh	addu	cvt.d.f		0001	33	21	!	97	61	a
lwl	sub	everag		0010	34	22	ii	98	62	b
lw	subu			0011	35	23	#	99	63	c
lbu	and	cvt.w.f	_	0100	36	24	\$	100	64	d
lhu	or	cvc.w.y		0101	37	25	%	101	65	e
lwr	xor			0110	38	26	&	102	66	f
TWI	nor			0111	39	27	,	102	67	
ah	HOL			000	40	28		103	68	g h
sb eh				1000	41	29	(	104	69	i
sh	c1+			1001	42	29 2a	*	105	6a	j
swl	slt			1010 1011	42	2b	+	100	6b	J k
SW	sltu			1011	43	20 2c		107	6c	1 K
				1100 1101			,			
arr.				1101 1110	45 46	2d 2e	-	109	6d	m
swr						2e 2f	,	110 111	6e	n
cache	+ ac	2 f f		1111 1000	47				6f	0
11	tge	c.f.f		0000	48	30	0	112	70 71	p
lwc1	tgeu	c.un.f		0001	49	31	1	113	71	q
lwc2	tlt	c.eq.f		0010	50	32	2	114	72 72	r
pref	tltu	c.ueq.f		0011	51	33	3	115	73	S
	teq	c.olt.f		)100	52	34	4	116	74 75	t
ldc1		c.ult.f		0101	53	35	5	117	75	u
ldc2	tne	c.ole.f		0110	54	36	6	118	76	V
		c.ule.f		0111	55	37	7	119	77	W
SC		c.sf.f		000	56	38	8	120	78 70	X
swc1		c.ngle $f$		1001	57	39	9	121	79	y
swc2		c.seq $f$		1010	58	3a	:	122	7a	Z
		c.ngl.f		1011	59	3b	;	123	7b	{
		c.lt.f	11	1100	60	3c	<	124	7c	
sdc1		c.nge $f$		1101	61	3d	=	125	7d	}
sdc2		c.le $f$		1110	62	3e	>	126	7e	~
		c.ngt.f		1111	63	3f	?	127	7f	DEI

(1) opcode(31:26) == 0

# IEEE 754 FLOATING-POINT STANDARD


 $(-1)^{S} \times (1 + Fraction) \times 2^{(Exponent - Bias)}$ 

where Single Precision Bias = 127, Double Precision Bias = 1023.

**IEEE Single Precision and** 

#### (4) IEEE 754 Symbols

Exponent	Fraction	Object
0	0	± 0
0	≠0	± Denorm
1 to MAX - 1	anything	± Fl. Pt. Num.
MAX	0	±∞
MAX	≠0	NaN
S.P. $MAX = 2$	55, D.P. N	MAX = 2047



#### **DATA ALIGNMENT**

Double Word								
	Wo	rd		Word				
Halfv	Halfword		Halfword		Halfword		word	
Byte	Byte	Byte	Byte	Byte	Byte	Byte	Byte	
0	1	2	3	4	5	6	7	

Value of three least significant bits of byte address (Big Endian)

#### **EXCEPTION CONTROL REGISTERS: CAUSE AND STATUS**

B D	Interrupt Mask		Ex	ception Code			
31	15	8	6		2		
	Pending			U		Е	I
	Interrupt			M		L	Е
	15	8		4		1	0

BD = Branch Delay, UM = User Mode, EL = Exception Level, IE =Interrupt Enable

## **EXCEPTION CODES**

Number	Name	Cause of Exception	Number	Name	Cause of Exception
0	Int	Interrupt (hardware)	9	Bp	Breakpoint Exception
4	AdEL	Address Error Exception (load or instruction fetch)	10	RI	Reserved Instruction Exception
5	AdES	Address Error Exception (store)	11	CpU	Coprocessor Unimplemented
6	IBE	Bus Error on Instruction Fetch	12	Ov	Arithmetic Overflow Exception
7	DBE	Bus Error on Load or Store	13	Tr	Trap
8	Sys	Syscall Exception	15	FPE	Floating Point Exception

SIZE PREFIXES (10<sup>x</sup> for Disk, Communication; 2<sup>x</sup> for Memory)

	PRE-		PRE-		PRE-		PRE-
SIZE	FIX	SIZE	FIX	SIZE	FIX	SIZE	FIX
$10^3, 2^{10}$	Kilo-	$10^{15}, 2^{50}$	Peta-	10 <sup>-3</sup>	milli-	10 <sup>-15</sup>	femto-
$10^6, 2^{20}$	Mega-	$10^{18}, 2^{60}$	Exa-	10 <sup>-6</sup>	micro-	10 <sup>-18</sup>	atto-
$10^9, 2^{30}$	Giga-	$10^{21}, 2^{70}$	Zetta-	10 <sup>-9</sup>	nano-	10-21	zepto-
$10^{12}, 2^{40}$	Tera-	$10^{24}, 2^{80}$	Yotta-	10-12	pico-	10-24	yocto-

The symbol for each prefix is just its first letter, except  $\mu$  is used for micro.

<sup>(2)</sup> opcode(31:26) ==  $17_{\text{ten}} (11_{\text{hex}})$ ; if fmt(25:21)== $16_{\text{ten}} (10_{\text{hex}}) f$  = s (single); if fmt(25:21)== $17_{\text{ten}} (11_{\text{hex}}) f$  = d (double)