

נספח

תקציר נתונים – ארגון המחשב ושפת סף

ביצועי המעבד

סימון	פירוש	יחידות	מונח
CCT	Clock cycle time	[sec/cycle]	זמן מחזור שעון
CR	Clock rate	[cycle/sec]	תדר השעון [1/sec]=Hz
CC	Clock cycle (per program)	[cycle/program]	מספר מחזורי שעון בתוכנית
CPI	Clock per instruction	[cycle/ins]	מספר מחזורי שעון לפקודת מכונה
IC	Instruction count	[ins/program]	מספר פקודות מכונה בתוכנית (בריצה)
CPU_T	CPU time (Run time)	[sec/program]	זמן ריצה של תוכנית
Speedup	בשביל לקבל האצה צריך להיות גדול מ-1	יחס, אין יחידות	מדד ההאצה
MIPS	Million Instructions Per Second	[MIPS]	מיליון פקודות בשנייה

נוסחאות	יחידות	מונח
$CPI = \frac{CC(Clock\ Cycle)}{IC(Instruction\ count)} = \sum_{i=1}^n CPI_i \times w_i =$	[cycle/ins]	מספר ממוצע של מחזורי שעון לפקודת מכונה
$CC \left[\frac{cycle}{program} \right] = IC \left[\frac{ins}{program} \right] \times CPI \left[\frac{cycle}{ins} \right]$	[cycle/program]	מספר מחזורי שעון בתוכנית
$CPUtime \left[\frac{sec}{prog} \right] = IC \left[\frac{ins}{program} \right] \times CPI \left[\frac{cycle}{ins} \right] \times CCT \left[\frac{sec}{cycle} \right]$ $CPUtime \left[\frac{sec}{prog} \right] = \frac{IC \left[\frac{ins}{program} \right] \times CPI \left[\frac{cycle}{ins} \right]}{CR \left[\frac{cycle}{sec} \right]}$	$\left[\frac{sec}{prog} \right]$	זמן ריצה של תוכנית
$Speedup = \frac{CPUtime_{slow}}{CPUtime_{fast}}$	יחס חסר יחידות	מדד ההאצה
$CPUtime_{Fast} = CPUtime_{slow} \times \left[(1 - Fraction) + \frac{Fraction}{Speedup} \right]$ $Speedup_{Total} = \frac{1}{(1 - Fraction_{enhanced}) + \frac{Fraction_{enhanced}}{Speedup_{enhanced}}}$	יחס חסר יחידות	כלל אמדל השפעה של שיפור חלק מהמערכת על כלל המערכת
$MIPS = \frac{IC}{CPUtime \times 10^6} = \frac{CR}{CPI \times 10^6}$	[MIPS]	מדד MIPS

הערה: בחלק מהתרגילים מסומנת יחידת מחזור השעון ב-cycle ובחלק ב-Cc (clock cycle). שימו לב לא להתבלבל עם המונח CC שמשמעו מספר מחזורי שעון בתוכנית.

תזכורת גדלים

חזקת 10	סימון	שם	חזקת 10	סימון	שם
10^3	K	kilo	10^{-3}	m	milli
10^6	M	mega	10^{-6}	μ	micro
10^9	G	giga	10^{-9}	n	nano
10^{12}	T	terra	10^{-12}	p	pico

ייצוג מידע במחשב

מעברי בסיס שימושיים (ברירת המחדל) מבסיס 10 לבסיסים 2, 4, 8, 16

16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	10
10000	1111	1110	1101	1100	1011	1010	1001	1000	111	110	101	100	11	10	1	0	2
40	33	32	31	30	23	22	21	20	13	12	11	10	3	2	1	0	4
20	17	16	15	14	13	12	11	10	7	6	5	4	3	2	1	0	8
10	F	E	D	C	B	A	9	8	7	6	5	4	3	2	1	0	16

n=4	ללא סימן	ערך מוחלט סימן	משלים ל-2	n=4	ללא סימן	ערך מוחלט סימן	משלים ל-2
0000	0	0	0	1000	8	-0	-8
0001	1	1	1	1001	9	-1	-7
0010	2	2	2	1010	10	-2	-6
0011	3	3	3	1011	11	-3	-5
0100	4	4	4	1100	12	-4	-4
0101	5	5	5	1101	13	-5	-3
0110	6	6	6	1110	14	-6	-2
0111	7	7	7	1111	15	-7	-1

נקודות חשובות בשיטת ייצוג מספרים משלים ל-2

- שיטה זו היא השימושית ביותר בעולם המחשבים לייצוג מספרים עם סימן. היתרון המרכזי של שיטת משלים ל-2 בייצוג מספרים שלמים עם סימן הוא בכך שתמיכת החומרה פשוטה, ולכן מהירה יותר. (אלגוריתם החיבור במשלים ל-2 וללא סימן זהה).
- הקריטריון לגלישה אריתמטית מתחום הייצוג ב-n סיביות הוא $C_n \text{ xor } C_{n-1} = \text{overflow}$.
- תהליך הרחבת סימן משלים ל-2 נקרא signed extend, או בקיצור S.E. יתבצע ריפוד סיבית הסימן לחלק המורחב. (שכפול אפסים או אחדים בהתאם לערכו של ה-MSB לפני ההרחבה לחלק המורחב).
- אם נרצה לבצע הרחבת סימן בייצוג בשיטת המספרים ללא סימן, הפעולה תהיה תמיד הוספת אפסים לחלק המורחב. פעולה זו מכונה zero extend, או בקיצור Z.E.

שיטת הנקודה הצפה

בשנת 1985 פורסם תקן 754 שקבע איגוד המהנדסים הבין-לאומי (Institute of Electrical and Electronics Engineers), והוא התקן המקובל בעולם המחשבים החל משנת 1997.

תקן זה כולל שתי צורות ייצוג: **דיוק יחיד** (single precision) ו**דיוק כפול** (double precision). עבור דיוק יחיד משתמשים ב-32 סיביות, ועבור דיוק כפול משתמשים ב-64 סיביות. אנו נתמקד בשיטת הדיוק היחיד, שבה מחולקות הסיביות באופן הזה:

- סיביות 0-22 (23 סיביות) משמשות כשדה המנטיסה; **mantissa** (בספר הקורס שדה זה מכונה בשם **fraction** יש ספרים המכנים שדה זה בשם significant)
- סיביות 23-30 (8 סיביות) משמשות כשדה החזקה; **exponent**
- סיבית 31 משמשת כשדה הסימן; **sign**

בשדה המנטיסה מאוחסנת המנטיסה של הייצוג המנורמל. 23 הסיביות המופיעות לאחר הנקודה נרשמות בשדה זה, משמאל לימין. לא לשכוח שלמעשה יש 24 סיביות משום שה Hidden Bit – (הסיבית הנחבאת) שערך תמיד 1 בהצגה מנורמלת אינה מוצגת בתקן IEEE754.

בשדה החזקה מאוחסן ערך החזקה. הערכים 0 ו-255 בשדה החזקה שמורים לייצוגים מיוחדים. המספר 0 מיוצג על-ידי 32 סיביות שערך 0. ייצוגים מיוחדים נוספים שמורים, למשל, עבור $+\infty$ (כלומר, מספרים חיוביים שערךם גבוה מן הערך הגבוה ביותר הניתן לייצוג) ו- $-\infty$ (כלומר, מספרים שליליים שערךם המוחלט גבוה מן הערך המוחלט הגבוה ביותר הניתן לייצוג).

דוגמה:

רשמו את הייצוג של המספר -1.5 בתקן IEEE 754, בייצוג של דיוק יחיד.

פתרון

1. נרשום את -1.5 בצורה מנורמלת:


$$-1.5 = -2^0 \cdot (1.1)_2$$

נזכור שאת הסיבית 1 שמשמאל לנקודה אנחנו לא מציגים (הסיבית הנחבאת – Hidden Bit) אלא רק את 23 הסיביות של המנטיסה שמימין לנקודה.

2. נרשום את ערכי השדות:

$$\begin{aligned} \text{mantissa} &= (1.) 10000000000000000000000 \\ \text{exponent} &= 0 + \text{bias} = 0 + 127 = 01111111 \\ \text{sign} &= 1 \end{aligned}$$


והאוגר נראה כך:




אלגברה בוליאנית

	חוק/משפט	עבור OR (logical sum)	עבור AND (logical product)
א	Identity Law (איבר היחידה)	$A + 0 = A$	$A \cdot 1 = A$
ב	Idempotence (אידמפוטנט)	$A + A = A$	$A \cdot A = A$
ג	Annihilation (איון)	$A + 1 = 1$	$A \cdot 0 = 0$
ד	Inverse Law (הופכי)	$A + A' = 1$	$A \cdot A' = 0$
ה	Commutative Law (חילוף)	$A + B = B + A$	$A \cdot B = B \cdot A$
ו	Associative Law (קיבוץ)	$A + (B + C) = (A + B) + C$	$A \cdot (B \cdot C) = (A \cdot B) \cdot C$
ז	Distributive Law (פילוג)	$A \cdot (B + C) = (A \cdot B) + (A \cdot C)$	$A + (B \cdot C) = (A + B) \cdot (A + C)$
ח	Involution Law (הופכי כפול)	$(A')' = A$	
ט	DeMorgan's Theorem משפט דה־מורגן	$(A + B)' = A' \cdot B'$	$(A \cdot B)' = A' + B'$
י	Absorption Law (צמצום)	$A + (A \cdot B) = A$	$A \cdot (A + B) = A$
יא	Disappearing Opposite (ההופכי הנעלם)	$A + (A' \cdot B) = A + B$	$A \cdot (A' + B) = A \cdot B$

שערים לוגיים



3. שער NOT (או מהפך)



2. שער OR בעל שתי כניסות



1. שער AND בעל שתי כניסות




x	y	F
0	0	1
0	1	1
1	0	1
1	1	0



x	y	F
0	0	1
0	1	0
1	0	0
1	1	0



x	y	F
0	0	0
0	1	1
1	0	1
1	1	0



x	y	F
0	0	1
0	1	0
1	0	0
1	1	1

Name	Fields						Comments
Field size	6 bits	5 bits	5 bits	5 bits	5 bits	6 bits	All MIPS instructions are 32 bits long
R-format	op	rs	rt	rd	shamt	funct	Arithmetic instruction format
I-format	op	rs	rt	address/immediate			Transfer, branch, imm. format
J-format	op	target address					Jump instruction format

פקודות של ה-MIPS מפורמט R (opcode=0 000000b)

	מבצעת	שם	פקודת אסמבלי	הפעולה	קידוד פקודת מכונה	FUNC
א ר י ת מ ט י	חיבור בין אוגרים	add	add \$rd,\$rs,\$rt	$\$rd = \$rs + \$rt$	000000,sssss,ttttt,dddddd,00000,100000	32=0x20
	חיבור. מתעלמת מגלישה אריתמטית	addu	addu \$rd,\$rs,\$rt	$\$rd = \$rs + \$rt$	000000,sssss,ttttt,dddddd,00000,100001	33=0x21
	חיסור בין אוגרים	sub	sub \$rd,\$rs,\$rt	$\$rd = \$rs - \$rt$	000000,sssss,ttttt,dddddd,00000,100010	34=0x22
	חיסור. מתעלמת מגלישה אריתמטית	subu	subu \$rd,\$rs,\$rt	$\$rd = \$rs - \$rt$	000000,sssss,ttttt,dddddd,00000,100011	35=0x23
	כפל במשלים לשתיים	multiply	mult \$rs,\$rt	$\{hi,lo\} = \$rs * \rt	000000,sssss,ttttt,00000,00000,011000	24=0x18
	כפל ללא סימן	multiply unsign	multu \$rs,\$rt	$\{hi,lo\} = \$rs * \rt	000000,sssss,ttttt,00000,00000,011001	25=0x19
	חילוק במשלים לשתיים	divide	div \$rs,\$rt	$lo = \$rs / \rt $hi = \$rs \% \rt	000000,sssss,ttttt,00000,00000,011010	26=0x1A
	חילוק ללא סימן	divide unsign	divu \$rs,\$rt	$lo = \$rs / \rt $hi = \$rs \% \rt	000000,sssss,ttttt,00000,00000,011011	27=0x1B
	העתקת הערך של lo לאוגר \$rd	move from lo	mflo \$rd	$\$rd = lo$	000000,00000,00000,dddddd,00000,010010	18=0x12
	העתקת הערך של hi לאוגר \$rd	move from hi	mfhi \$rd	$\$rd = hi$	000000,00000,00000,dddddd,00000,010000	16=0x10
ל ו ג י	פעולת "וגם" לוגית	and	and \$rd,\$rs,\$rt	$\$rd = \$rs \& \$rt$	000000,sssss,ttttt,dddddd,00000,100100	36=0x24
	פעולת "או" לוגית	or	or \$rd,\$rs,\$rt	$\$rd = \$rs \$rt$	000000,sssss,ttttt,dddddd,00000,100101	37=0x25
	פעולת "שוני" לוגית	xor	xor \$rd,\$rs,\$rt	$\$rd = \$rs \oplus \$rt$	000000,sssss,ttttt,dddddd,00000,100110	38=0x26
	פעולת "לא או" לוגית	nor	nor \$rd,\$rs,\$rt	$\$rd = \$rs \downarrow \$rt$	000000,sssss,ttttt,dddddd,00000,100111	39=0x27
ת נ א י	אם $\$rt > \rs לפי משלים לשתיים אז \$rd מקבל 1 (אמת), אחרת 0 (שקר)	Set on less than	slt \$rd,\$rs,\$rt	If $\$rs < \rt then $\$rd = 1$ else $\$rd = 0$	000000,sssss,ttttt,dddddd,00000,101010	42=0x2A
	אם $\$rt > \rs לפי ללא סימן אז \$rd מקבל 1 (אמת), אחרת 0 (שקר)	Set on less than unsigned	sltu \$rd,\$rs,\$rt	If $\$rs < \rt then $\$rd = 1$ else $\$rd = 0$	000000,sssss,ttttt,dddddd,00000,101011	43=0x2B
ה ז ה	הזזה שמאלה וריפוד באפסים מימין	shift left logical	sll \$rd,\$rt,shift	$\$rd = \$rt \ll (\text{shift})$	000000,00000,ttttt,dddddd,shshs,000000	0=0x00
	הזזה ימינה וריפוד באפסים משמאל	shift right logical	srl \$rd,\$rt,shift	$\$rd = \$rt \gg (\text{shift})$	000000,00000,ttttt,dddddd,shshs,000010	2=0x02
	הזזה ימינה וריפוד משמאל בסיבית הסימן	shift right arithmetic	sra \$rd,\$rt,shift	$\$rd = \$rt \gg (\text{shift})$ With sign bit	000000,00000,ttttt,dddddd,shshs,000011	3=0x03
ניתוב בקרה	קפיצה ללא תנאי לכתובת האוגר \$rs	jump register	jr \$rs	$PC = \$rs$	000000,sssss,00000,00000,00000,001000	8=0x08
	קפיצה ללא תנאי לכתובת האוגר \$rs ושמיירת כתובת חזרה באוגר \$ra	jump and link register	jalr \$rs	$PC = \$rs$ $\$ra = PC + 4$	000000,sssss,00000,11111,00000,001001	9=0x09
	עצירת התוכנית	break	break	Stop program	000000,00000,00000,00000,00000,001101	13=0x0D

פקודות של ה-MIPS מפורמט I (I - imm 16 הסיביות הנמוכות בקידוד הפקודה 0.15)

ריפוד	opcode	קידוד פקודת מכונה	הפעולה	פקודת אסמבלי	שם	מבצעת	
SE	8=0x08	001000,sssss,ttttt,iiiiiiiiiiiiiiii	$\$rt = \$rs + imm$	addi \$rt,\$rs,imm	add immediate	חיבור עם קבוע	אריتمטי
SE	9=0x09	001001,sssss,ttttt,iiiiiiiiiiiiiiii	$\$rt = \$rs + imm$	addiu \$rt,\$rs,imm	add immediate unsigned	חיבור עם קבוע מתעלמת מגלישה אריתמטית	
ZE	12=0x0C	001100,sssss,ttttt,iiiiiiiiiiiiiiii	$\$rt = \$rs \& imm$	andi \$rt,\$rs,imm	and immediate	פעולת "וגם" לוגית	לוגי
ZE	13=0x0D	001101,sssss,ttttt,iiiiiiiiiiiiiiii	$\$rt = \$rs imm$	ori \$rt,\$rs,imm	or immediate	פעולת "או" לוגית	
ZE	14=0x0E	001110,sssss,ttttt,iiiiiiiiiiiiiiii	$\$rt = \$rs \oplus imm$	xori \$rt,\$rs,imm	xor immediate	פעולת "שווני" לוגית	
SE	10=0x0A	001010,sssss,ttttt,iiiiiiiiiiiiiiii	If $\$rs < imm$ then $\$rt = 1$ else $\$rt = 0$	slti \$rt,\$rs,imm	Set on less than immediate	אם $\$rs > imm$ לפי משלים לשניים, אז $\$rt$ מקבל 1, אחרת 0	תנאי
SE	11=0x0B	001011,sssss,ttttt,iiiiiiiiiiiiiiii	If $\$rs < imm$ then $\$rt = 1$ else $\$rt = 0$	sltiu \$rt,\$rs,imm ¹	Set on less than immediate unsigned	אם $\$rs > imm$ לפי ללא סימן אז $\$rt$ מקבל 1, אחרת 0	
SE	4=0x04	000100,sssss,ttttt,iiiiiiiiiiiiiiii	If $\$rs = \rt then $pc = pc + 4 + imm * 4$	beq \$rs,\$rt,imm ¹	branch on equal	קפיצה אם $\$rs = \rt	ניתוב בקרה על תנאי
SE	5=0x05	000101,sssss,ttttt,iiiiiiiiiiiiiiii	If $\$rs \neq \rt then $pc = pc + 4 + imm * 4$	bne \$rs,\$rt,imm ¹	branch on not equal	קפיצה אם $\$rs \neq \rt	
SE	6=0x06	000110,sssss,00000,iiiiiiiiiiiiiiii	If $\$rs \leq 0$ then $pc = pc + 4 + imm * 4$	blez \$rs,imm ¹	branch on less than or equal zero	קפיצה אם $\$rs \leq 0$	
SE	7=0x07	000111,sssss,00000,iiiiiiiiiiiiiiii	If $\$rs > 0$ then $pc = pc + 4 + imm * 4$	bgtz \$rs,imm ¹	branch on greater than zero	קפיצה אם $\$rs > 0$	
SE	32=0x20	100000,sssss,ttttt,iiiiiiiiiiiiiiii	$\$rt = mem(\$rs + imm)^2$	lb \$rt,imm(\$rs)	load byte	טעינת בית עם סימן מסתובב $\$rs + imm$ בזיכרון	גישה לזיכרון טעינה
SE	36=0x24	100100,sssss,ttttt,iiiiiiiiiiiiiiii	$\$rt = mem(\$rs + imm)^3$	lbu \$rt,imm(\$rs)	load byte unsigned	טעינת בית ללא סימן מסתובב $\$rs + imm$ בזיכרון	
SE	33=0x21	100001,sssss,ttttt,iiiiiiiiiiiiiiii	$\$rt = mem(\$rs + imm)^4$	lh \$rt,imm(\$rs)	load half word	טעינת חצי מילה ללא סימן מסתובב $\$rs + imm$ בזיכרון	
SE	37=0x25	100101,sssss,ttttt,iiiiiiiiiiiiiiii	$\$rt = mem(\$rs + imm)^5$	lhu \$rt,imm(\$rs)	load half word unsigned	טעינת חצי מילה ללא סימן מסתובב $\$rs + imm$ בזיכרון	
SE	35=0x23	100011,sssss,ttttt,iiiiiiiiiiiiiiii	$\$rt = mem(\$rs + imm)$	lw \$rt,imm(\$rs)	load word	טעינת מילה מסתובב $\$rs + imm$ בזיכרון	
SE	40=0x28	101000,sssss,ttttt,iiiiiiiiiiiiiiii	$mem(\$rs + imm) = \rt	sb \$rt,imm(\$rs)	store byte	שמירת הבית הנמוך $\$rt$ במקום $\$rs + imm$ בזיכרון	גישה לזיכרון שמירה
SE	41=0x29	101001,sssss,ttttt,iiiiiiiiiiiiiiii	$mem(\$rs + imm) = \rt	sh \$rt,imm(\$rs)	Store half word	שמירת חצי המילה הנמוכה ב- $\$rt$ במקום $\$rs + imm$ בזיכרון	
SE	43=0x2B	101011,sssss,ttttt,iiiiiiiiiiiiiiii	$mem(\$rs + imm) = \rt	sw \$rt,imm(\$rs)	Store word	שמירת $\$rt$ במקום $\$rs + imm$ בזיכרון	
-	15=0x0F	001111,00000,ttttt,iiiiiiiiiiiiiiii	$\$rt = imm * 2^{16}$	lui \$rt,imm	Load upper immediate	הכנסת הערך המיידי ל-16 הסיביות הגבוהות של $\$rt$ ואיפוס 16 הסיביות הנמוכות של $\$rt$	טעינת קבוע

1. בעת כתיבת הפקודה באסמבלי, נרשום תווית label שלשם תתבצע הקפיצה. האסמבלר מחשב את נוסחת הbranch target ומקודד את שדה הimm.

2. הבית מהזיכרון נטען לבית הנמוך (7–0) ב-\$rt, והסיביות הגבוהות (8–31) עוברות S.E.

3. הבית מהזיכרון נטען לבית הנמוך (7–0) ב-\$rt, והסיביות הגבוהות (8–31) עוברות Z.E.

4. חצי המילה מהזיכרון נטענת לחצי המילה הנמוכה (15–0) ב-\$rt, והסיביות הגבוהות (16–31) עוברות S.E.

5. חצי המילה מהזיכרון נטענת לחצי המילה הנמוכה (15–0) ב-\$rt, והסיביות הגבוהות (16–31) עוברות Z.E.

פקודות של ה-MIPS מפורמט J

opcode	קידוד פקודת מכונה	הפעולה	פקודת אסמבלי	שם	מבצעת
2=0x02	000010iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiii	$pc = pc + 4[28-31] + imm(0..26)*4$	j imm ¹	jump	קפיצה ללא תנאי לכתובת תווית
3=0x03	000011iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiii	$pc = pc + 4[28-31] + imm(0..26)*4$ and $\$ra = pc + 4 (\$ra = \$31)$	jal imm ¹	jump and link	קפיצה לכתובת תווית ושמירת $pc + 4$ באוגר \$ra

1. בעת כתיבת הפקודה באסמבלי, נרשום תווית label שלשם תתבצע הקפיצה **רק בזמן ריצה**, קטע הקוד של מערכת ההפעלה הטוען את התוכנית לזיכרון מחשב את הכתובת של התווית שביחס אליה יש לעדכן את 26 הסיביות של imm בקידוד הפקודה.

הפקודה mul הינה בפורמט מיוחד. הפורמט מזכיר פורמט R (אולם שדה ה opcode שונה מ-0, opcode=0x1c func=0x02). פקודה זו נוספה לגרסאות מתקדמות יותר של המעבד לכפל מקוצר. הפקודה **mul \$rd,\$rs,\$rt** מבצעת כפל של \$rs ב-\$rt במשלים ל-2, כך שרק 32 הסיביות הנמוכות של המכפלה נשמרות באוגר \$rd. (lo hi לא מכילים את המכפלה המלאה).

פסאודורפקודות שימושיות, כפי שנתמכות בסביבת עבודה MARS

אוגר \$1 (\$at) הוא אוגר העזר לשימוש בפסאודורפקודות כמוסכמת תוכנה

משמעות	תרגום mars לפקודות אסמבלי	תחביר	שם	הפעולה
\$rt=\$rs	addu \$rt,\$0,\$rs	move \$rt,\$rs	move	העתקת \$rs ל-\$rt
\$rt=SE(imm0-15)	addiu \$rt,imm	li \$rt,imm(16)	load immediate (קבוע קטן)	טעינת קבוע קטן (16 סיביות) ל-\$rt
\$rt=imm (32)	lui \$1,imm(16-31) ori \$rt,\$1,imm(0-15)	li \$rt,imm(32)	load immediate (קבוע גדול)	טעינת קבוע גדול (32 סיביות) ל-\$rt
\$rt=label	lui \$1,label (16-31) ori \$rt,\$1,label(0-15)	la \$rt,label	load address	טעינת כתובת תווית
\$rt=mem(label+\$rs)	lui \$1,label [16-31] addu \$1,\$1,\$rs lw \$rt,\$1,label[0-15](\$r1)	lw \$rt,label(\$rs)	load word (with label)	טעינת מילה מהזיכרון לכתובת תווית + \$rs
mem(label+\$rs)=\$rt	lui \$1,label [16-31] addu \$1,\$1,\$rs sw \$rt,\$1,label[0-15](\$r1)	sw \$rt,label(\$rs)	store word (with label)	שמירת \$rt בזיכרון בכתובת עם תווית + \$rs
If \$rs<\$rt than pc=pc+4+imm*4	slt \$1,\$rs,\$rt bne \$1,\$0,imm	blt \$rs,\$rt ,label	branch if less than ¹	קפיצה עם \$rs<\$rt במשלים ל-2
\$rt = \$rs	nor \$rt,\$rs,\$0	nor \$rt,\$rs	not	הפיכת הסיביות באוגר \$rs והכנסת ערך זה לאוגר \$rt
\$rt=abs(\$rs)	sra \$1,\$rs,0x1f xor \$rt,\$1,\$rs subu \$rt,\$rt,\$1	abs \$rt,\$rs	abs	שמירת הערך המוחלט של אוגר \$rs באוגר \$rt
\$rt= \$rs % imm	addi \$1,\$0,imm div \$rs,\$1 mfhi \$rt	rem \$rt,\$rs,imm	rem ²	מעבירה את שארית החלוקה של \$rs בקבוע לאוגר \$rt

1. הסיבה שפסאודורפקודה זו מפורקת לשתי פקודות אמיתיות היא מימוש ה־branch בשלב שתיים בצנרת כתנאי לוגי (שווה לא שווה),

ולא כתנאי אריתמטי. קיימות עוד פסאודורפקודות רבות של קפיצה על תנאי אריתמטי הנתמכות ב־MARS, כגון **ble bleu bgt bge**

bgtu. כמו כן, קיימת גרסה של פסאודורפקודות של קפיצה על תנאי המבצעות השוואה בין אוגר לקבוע.

2. קיימות מספר גרסאות של rem, כגון חלוקה בין אוגרים, או remu – חלוקה לפי ללא סימן.

ב־help של סביבת העבודה MARS ניתן למצוא את הרשימה המלאה של הפסאודורפקודות הנתמכות (בלשונית "Extended (pseudo) Instructions").

Assembler Directives

.word W1,... ,Wn	Store n 32 bit values in successive memory words
.half H1,... ,Hn	Store n 16 bit values in successive memory half words
.byte B1, ... ,Bn	Store n 8 bit values in successive memory bytes
.ascii "str"	Store ASCII string in Memory (string is a line of ASCII char)
.asciiz "str"	Store ASCII string in Memory and null-terminate it
.space n	Leave an empty n-byte region of memory (for a later use)
.align n	Align the next datum on a 2 ⁿ byte boundary For example, .align 2 the next value is word boundary


מוסכמות תוכנה בעבודה עם פרוצדורות במעבד MIPS

Name	Register number	Usage	Preserved on call?
\$zero	0	The constant value 0	n.a.
\$v0-\$v1	2-3	Values for results and expression evaluation	no
\$a0-\$a3	4-7	Arguments	no
\$t0-\$t7	8-15	Temporaries	no
\$s0-\$s7	16-23	Saved	yes
\$t8-\$t9	24-25	More temporaries	no
\$gp	28	Global pointer	yes
\$sp	29	Stack pointer	yes
\$fp	30	Frame pointer	yes
\$ra	31	Return address	yes

FIGURE 2.14 MIPS register conventions. Register 1, called \$at, is reserved for the assembler (see Section 2.12), and registers 26-27, called \$k0-\$k1, are reserved for the operating system. This information is also found in Column 2 of the MIPS Reference Data Card at the front of this book.

עבודת מחסנית זמן ריצה במעבד MIPS היא מוסכמת תוכנה (מערכת ההפעלה ומהדר). המוסכמה קובעת:

- מצביע ראש מחסנית הוא אוגר 29 \$sp. (המחסנית היא מבנה נתונים מסוג LIFO (Last In First Out)).
- גודל איבר במחסנית הוא 4 בתים (מילה), כלומר \$sp משתנה בכפולות של ארבע.
- המחסנית עובדת מכתובות גבוהות בזיכרון כלפי כתובות נמוכות.



ניהול הזיכרון הראשי על ידי מערכת ההפעלה.

גיבוי כתובת חזרה בפקודה jal מבוצע לאוגר 31 (\$ra), ולכן בקריאות מקוננות (nested) יש לבצע גיבוי של אוגר 31 למחסנית. לדוגמה:

```
addi $sp,$sp,-4 #push $ra
sw $ra,0($sp)

jal nested_proc

lw $ra,0($sp) #pop $ra
addi $sp,$sp,4
```

בתכנות פרוצדורלי יש להקפיד על עבודת מחסנית מסודרת. אישמירה על סדר עלול להביא לתופעות של גלישה (overflow) או חמיקה (underflow) במחסנית. (לדוגמה, סיום פרוצדורה הוא בנקודה אחת בפקודה jr \$ra)

פרוצדורות שירות של מערכת ההפעלה

Syscall היא פקודת אסמבלי (מכונה) של מעבד ה-MIPS הגורמת לתוכנית להפסיק על ידי חריגה¹ (exception) ולעבור לקטע קוד בגרעין של מערכת הפעלה, בשם exception handler, ומשם אנחנו מסתעפים לפי הערך של אוגר \$v0 לבצע את ה-syscall המתאים.

מערכת ההפעלה מספקת פרוצדורות שירות (syscall) בתחומי ניהול תהליכים, ניהול זיכרון, ניהול קבצים ועוד. הטבלה שלהלן מסכמת את **שירותי הקלט-פלט הבסיסיים** השימושיים בקורס.

שירות \ Service	\$v0	ארגומנטים \ Arguments	מחזירה \ Result
Print Integer	1	\$a0 = integer value to print	-
Print String	4	\$a0 = address of null-terminated	-
Read Integer	5		\$v0 = integer read
Read String	8	\$a0 = address of input buffer \$a1 = maximum number of characters to read	המחרוזת נקלטת למקום שהוקצה מראש בסגמנט הנתונים
Exit Program	10	פרוצדורת שירות לסיום תהליך	-
Print Char	11	\$a0 = character to print (low order byte)	-
Read Char	12		\$v0 = character read

אופן ההפעלה: יש לעדכן את \$v0 למספר פרוצדורת השירות המתאימה, במידת הצורך יש לעדכן את הארגומנטים הרלוונטיים לפרוצדורת השירות (סדר העדכון אינו חשוב).

לאחר העדכונים יש לקרוא לפרוצדורת השירות באמצעות הפקודה syscall.

חשוב להקפיד בפרוצדורות הקלט 5 ו-12. לאחר החזרה לתוכנית יש לבצע גיבוי של \$v0 (שימושי להמשך).

טבלת קודי אסקי

ASCII value	Char-acter	ASCII value	Char-acter	ASCII value	Char-acter	ASCII value	Char-acter	ASCII value	Char-acter	ASCII value	Char-acter
32	space	48	0	64	@	80	P	96	`	112	p
33	!	49	1	65	A	81	Q	97	a	113	q
34	"	50	2	66	B	82	R	98	b	114	r
35	#	51	3	67	C	83	S	99	c	115	s
36	\$	52	4	68	D	84	T	100	d	116	t
37	%	53	5	69	E	85	U	101	e	117	u
38	&	54	6	70	F	86	V	102	f	118	v
39	'	55	7	71	G	87	W	103	g	119	w
40	(56	8	72	H	88	X	104	h	120	x
41)	57	9	73	I	89	Y	105	i	121	y
42	*	58	:	74	J	90	Z	106	j	122	z
43	+	59	;	75	K	91	[107	k	123	{
44	,	60	<	76	L	92	\	108	l	124	
45	-	61	=	77	M	93]	109	m	125	}
46	.	62	>	78	N	94	^	110	n	126	~
47	/	63	?	79	O	95	_	111	o	127	DEL

הבהרות ודגשים בעבודה עם קודי אסקי ניתן למצוא בפרק ד, סעיף ד.8 במדריך.

קודי האסקי בטווח 0-31 הם תווים מיוחדים שמערכת ההפעלה מפרשת אותם כפעולה לביצוע.


מהם הכרנו את קוד אסקי 0 המציין null terminate, ואת קוד אסקי 10 (0xa) המציין ירידת שורה ומסומן כ-'n'.

תרשימים שימושיים במעבד חד־מחזורי

1. תרשים 4.18 קווי הבקרה הראשית, כולל תוספת הפקודות *addi* וקידודי הפקודות

Instruction	Opcode	RegDst	ALUSrc	MemtoReg	RegWrite	MemRead	MemWrite	Branch	ALUOp1	ALUOp0	Jump
R-Type	0	1	0	0	1	0	0	0	1	0	0
lw	35	0	1	1	1	1	0	0	0	0	0
sw	43	x	1	x	0	0	1	0	0	0	0
beq	4	x	0	x	0	0	0	1	0	1	0
addi	8	0	1	0	1	0	0	0	0	0	0
J	2	x	x	x	0	0	0	X	X	X	1


2. תרשים מעבד חד־מחזורי (בדומה לתרשים 4.24)



3 (תרשים 4.12 קווי הבקרה המשנית (בקרת ה־ALU)


Instruction opcode	ALUOp	Instruction operation	Funct field	Desired ALU action	ALU control input
LW	00	load word	XXXXXX	add	0010
SW	00	store word	XXXXXX	add	0010
Branch equal	01	branch equal	XXXXXX	subtract	0110
R-type	10	add	100000	add	0010
R-type	10	subtract	100010	subtract	0110
R-type	10	AND	100100	AND	0000
R-type	10	OR	100101	OR	0001
R-type	10	set on less than	101010	set on less than	0111

נתיב הנתונים מעבד רב מחזורי.



Step name	Action for R-type instructions	Action for memory-reference instructions	Action for branches	Action for jumps
Instruction fetch	IR = Memory[PC] PC = PC + 4			
Instruction decode/register fetch	A = Reg [IR[25-21]] B = Reg [IR[20-16]] ALUOut = PC + (sign-extend (IR[15-0]) << 2)			
Execution, address computation, branch/ jump completion	ALUOut = A op B	ALUOut = A + sign-extend (IR[15-0]) or Load: MDR = Memory[ALUOut] or Store: Memory [ALUOut] = B	if (A ==B) then PC = ALUOut	PC = PC [31-28] (IR[25-0]<<2)
Memory access or R-type completion	Reg [IR[15-11]] = ALUOut			
Memory read completion		Load: Reg[IR[20-16]] = MDR		

מכונת מצבים מעבד רב מחזורי



תרשימים שימושיים בצנרת

Instruction	Execution/address calculation stage control lines				Memory access stage control lines			Write-back stage control lines	
	RegDst	ALUOp1	ALUOp0	ALUSrc	Branch	Mem-Read	Mem-Write	Reg-Write	Memto-Reg
R-format	1	1	0	0	0	0	0	1	0
lw	0	0	0	1	0	1	0	1	1
sw	X	0	0	1	0	0	1	0	X
beq	X	0	1	0	1	0	0	0	X

FIGURE 4.49 The values of the control lines are the same as in Figure 4.18, but they have been shuffled into three groups corresponding to the last three pipeline stages.




FIGURE 4.51 The pipelined datapath of Figure 4.46, with the control signals connected to the control portions of the pipeline registers. The control values for the last three stages are created during the instruction decode stage and then placed in the ID/EX pipeline register. The control lines for each pipe stage are used, and remaining control lines are then passed to the next pipeline stage.

בקרת ה־ALU מתנהגת בדיוק כמו בחד־מחזורי, ראו תרשים 4.12 במעבד חד מחזורי.






FIGURE 4.60 Pipelined control overview, showing the two multiplexers for forwarding, the hazard detection unit, and the forwarding unit. Although the ID and EX stages have been simplified—the sign-extended immediate and branch logic are missing—



תרשים 4.60: מדגיש את סיכוני הנתונים. החיוטים של מרבבים Forward A, Forward B מוצגים בעמוד הבא. נתיב הנתונים המוצג הוא חלקי ואין בתרשים התייחסות לערך המיידי ובפרט לא מופיע המרבב של AluSrc ואין בתרשים התייחסות למימוש branch. נגדיר שבזיהוי של יחידת ה HDU ה MUX מקבל 1 וכניסה 1 מעבירה אפסים לכל קווי הבקרה באוגר הצנרת ID/EX ליצירת הבועה (Bubble).
תרשים 4.65: מוסיף את הקדמת ה branch לשלב ה ID. גם כאן נתיב הנתונים המוצג הוא חלקי.

תרשים 4.66 המשופר

כולל התייחסות לערך מיידי ולחיווט המרבבים



1. המקרים בהעברה קדימה ואופן חיווט המרבבים ForwardA, ForwardB.

באופן מקוצר נרשום את המקרים לבדיקה של יחידת העברה קדימה 1a, 1b, 2a, 2b.

1a. EX/MEM.RegisterRd = ID/EX.RegisterRs → ForwardA=2 (10bin)

1b. EX/MEM.RegisterRd = ID/EX.RegisterRt → ForwardB=2 (10bin)

2a. MEM/WB.RegisterRd = ID/EX.RegisterRs → ForwardA=1 (01bin)

2b. MEM/WB.RegisterRd = ID/EX.RegisterRt → ForwardB=1 (01bin)

נסכם את המקרים:

א. אם אין זיהוי של יחידת העברה קדימה מרבבים אלו יקבלו את כניסה אפס.

ב. אם יש זיהוי 1 (1a 1b) אז המרבב המתאים יחווט לכניסה 2 המחוברת ל EX/MEM.ALUResult.

ג. אם יש זיהוי 2 (2a, 2b) אז המרבב המתאים יחווט לכניסה 1 המחוברת ליציאה של המרבב memtoreg.

2. כניסה 1 במרבבים של EX.Flush, ID.Flush מעבירה אפסים **לכל קווי הבקרה** באוגר הצנרת המתאים ליצירת בועה (Bubble), ואילו כניסה 0 של אותם מרבבים מעבירה את ערכי קווי הבקרה, בהתאמה.

3. באותו אופן נניח שמצב IF.Flush=1, יגרום לאיפוס קידוד הפקודה הנמצאת בשלב IF. ולמעשה יהפוך אותה לפקודת nop (sll \$0,\$0,0), פקודה שכל 32 הסיביות בקידוד הן 0.

4. בכל התרשימים המכילים HDU, הקווים IF/ID.Write ו-PC.Writer מקבלים 1 (enable) לציון כתיבה בסוף שעון, ורק במקרה של זיהוי load use קווים אלו יקבלו 0 (disable) ולא תתבצע כתיבה בסוף שעון.

5. ניתן להניח שהערך הנכנס ל-EPC הוא הערך של PC+4 של הפקודה הנמצאת בשלב זה. (במידת הצורך קטע הקוד המטפל בפסיקות ידע להפחית 4).

נתונים רלוונטיים להיררכיות זיכרון

עקרון המקומיות בזמן (temporal locality) – אם ניגשנו לנתון בזיכרון, סביר שניגש אליו שוב בזמן הקרוב. עיקרון זה בא לידי ביטוי בתכנות באמצעות שימוש בלולאות, ועבור נתונים – באמצעות עדכון חוזר של נתון מסוים בזיכרון.

עקרון המקומיות במרחב (spatial locality) – אם ניגשנו לכתובת כלשהי בזיכרון, סביר שניגש בקרוב לכתובות הסמוכות לכתובת זו. עיקרון זה בא לידי ביטוי בכך שהתוכנית מתקדמת באופן סדרתי על הזיכרון, הן עבור הפקודות והן עבור מבני נתונים כגון מערכים, המאופיינים אף הם בגישה סדרתית לזיכרון הנתונים.

בלוק (או שורה): יחידת המידע הבסיסית שאפשר להעביר בין רמות זיכרון. הגודל המינימלי האפשרי של בלוק הוא מילה (32 סיביות).




FIGURE 5.3 This diagram shows the structure of a memory hierarchy: as the distance from the processor increases, so does the size. This structure, with the appropriate operating mechanisms, allows the processor to have an access time that is determined primarily by level 1 of the hierarchy and yet have a memory as large as level n . Maintaining this illusion is the subject of this chapter. Although a local disk or flash memory is normally the bottom of the hierarchy, some systems use tape or a file server over a local area network as the next levels of the hierarchy.

פגיעה (hit): אם בחיפוש בלוק במטמון הבלוק נמצא במטמון, נקרא למצב זה פגיעה.

החטאה (miss): אם בחיפוש בלוק במטמון הבלוק לא נמצא, נקרא למצב זה החטאה.

יחס הפגיעה (hit rate): היחס בין כלל הפגיעות ובין המספר הכולל של הגישות למטמון.

שיעור החטאה (miss rate): $1 - \text{hit rate}$.

זמן הפגיעה (hit time): זמן הגישה לבלוק במטמון (כולל הזמן שנדרש כדי להחליט אם הבלוק נמצא או לא והעלאת הבלוק לרמה הזיכרון שמעל).

קנס החטאה או זמן החטאה (miss penalty): הזמן הדרוש להחלפת בלוק ברמת מטמון גבוהה בבלוק המתאים מן הרמה הנמוכה, יחד עם הזמן הנדרש כדי להעביר אותו למעבד. משך זמן הפגיעה קצר בהרבה ממשך זמן הגישה לרמה נמוכה.

הערה: בעבודה עם כמה רמות מטמון, הקנס על החטאה הוא "קנס מצטבר".

תוספת ה-CPI מאירועי miss היא המכפלה $\text{miss penalty} \times \text{miss rate}$.


$$\text{CPI} = \text{BaseCPI} + \text{miss penalty} \times \text{miss rate}$$

בעבודה עם כמה רמות יש לבצע שקלול. לדוגמה בשתי רמות:

$$\text{CPI} = \text{BaseCPI} + (\text{L1 Miss Rate/Instruction} \times \text{L1 Miss Penalty}) + (\text{L1 Miss Rate} \times \text{L2 Miss Rate/Instruction} \times \text{L2 Miss Penalty})$$

מבנה מטמון במיפוי ישיר (גודל בלוק 2^m מילים):

המיפוי הוא תמיד של כתובת בזיכרון הראשי, ולכן מספר הסיביות במיפוי יגדיר את גודל הזיכרון הראשי.



- **שדה ה־index (אינדקס):** שדה זה מגדיר **חד־ערכית** את מספר השורה במטמון. **ולכן שם המיפוי הוא מיפוי ישיר**. אם יש n סיביות בשדה זה, אז יש 2^n שורות (בלוקים) במטמון. בדוגמה יש 12 סיביות בשדה האינדקס, כלומר 4,096 בלוקים/שורות.
- **שדה ה־block offset (word offset):** מגדיר את המילה בתוך הבלוק. אם יש m סיביות בשדה זה, אז יש 2^m מילים בבלוק. בתרשים ניתן לראות שיש 2 סיביות בשדה זה, כלומר יש ארבע מילים בבלוק. הסיביות של שדה זה הן בוררים של מרבב 4 ל־1 הבוחר את המילה המתאימה בבלוק במיפוי לזיכרון הראשי. כעת גודל המטמון יהיה 2^{m+n} מילים או 2^{m+n+2} בתים. הצורה של המטמון מבחינת המידע תהיה 2^n שורות, ובכל שורה 2^m מילים או 2^{m+2} בתים.
- **שדה ה־tag (תגית):** שדה זה הוא הסיביות הגבוהות במיפוי. בצירוף הסיביות הנמוכות נקבל את הכתובת הממופה מהזיכרון הראשי באופן חד־ערכי. שדה ה־tag נשמר בזיכרון המטמון כדי לזהות באופן חד־ערכי את הכתובת הממופה מהזיכרון הראשי.
- **סיבית ה־valid (תוקף):** לכל שורה (בלוק) מוצמדת סיבית valid המציינת אם השורה במטמון שכבר מאוכלסת במידע תקף מהכתובת המתאימה בזיכרון הראשי. עם הדלקת המחשב המטמון "ריק", כלומר כל סיביות ה־valid הן 0 (לא מאוכלס).

גודל המטמון במיפוי ישיר (כולל מעטפת תגית+תוקף) בסיביות:

$$2^n \times (\text{גודל בלוק בסיביות} + \text{גודל תגית בסיביות} + \text{סיבית התוקף})$$

נדגיש שה־valid וה־tag מתייחסים לבלוק שלם רציף בזיכרון, ללא קשר לגודלו. שימו לב שבמקרה של פגיעה (hit), עדיין צריך לרבב את המילה המתאימה מתוך הבלוק (באמצעות סיביות ה־block offset) ואז מעבירים לרמה שמעל.

Miss הנובע משדה התגית נקרא **miss_tag**. זהו מצב conflict (על אותו אינדקס מתחרות תגיות שונות). Miss הנובע מסיבית התוקף נקרא **miss valid** (אכלוס ראשוני).

ככל שנגדיל את M כך תשתפר המקומיות במרחב, אבל תהיה גם השפעה נגדית הן על miss penalty והן על ה-tag conflict (miss tag).

שדה גודל בלוק	מילים	בתים	סיביות
M=0	1	4	32
M=1	2	8	64
M=2	4	16	128
M=3	8	32	256
M=4	16	64	512
M=5	32	128	1024
M=6	64	256	2048
M=7	128	512	4096

חזקת 10 בי SI	ערך בי SI	סימון בי SI	שם בי SI	חזקת 2 IEC	ערך בי IEC	סימון בי IEC	שם בי IEC
10^3	1 000	K	Kilo	2^{10}	1,024	Ki	Kibi
10^6	1 000 000	M	Mega	2^{20}	1,048,576	Mi	Mebi
10^9	1 000 000 000	G	Giga	2^{30}	1,073,741,824	Gi	Gibi
10^{12}	1 000 000 000 000	T	Terra	2^{40}	1,099,511,627,776	Ti	Tebi

הצגת גודלי הזיכרון בחזקות של 2 בבתים.

תהליך המיפוי מכתובת בזיכרון הראשי למציאת המיקום במטמון על פי נתוניו (m, n)

להלן המתכון לאופן המיפוי הכללי מבחינת הסתכלות על השדות:

tag, index, block offset, byte offset

- קודם כול שימו לב שיש שאלות בתרגילים או במבחנים המתייחסות לכתובת בבתים במילים, בהתאמה. אם הכתובת ניתנת כבר במילים, פשוט נתעלם מה-byte offset. **דרך ראשונה:** להצגה היא באמצעות רישום בינרי של הכתובת הממופה מהזיכרון הראשי, וכך להגיע לחלוקה המתאימה לשדות.

דרך שנייה:

שלב ראשון: "להעלים" את ההיסטים (offset), כלומר לחלק בגודל הבלוק מבלי להתייחס לשארית (הנמצאת בהיסטים) – החלוקה במילים או בבתים (כלומר 2^m או 2^{m+2}) לפי נתוני השאלה נותנת לנו מספר הנקרא block address (לפעמים בנתוני שאלה של גודל בלוק שווה מילה ובכתובות המופיעות במילים למעשה נבצע חילוק ב-1, כלומר מתעלמים מראש מההיסטים וניתן לדלג על שלב זה).

כעת למעשה נשארו עם מספר הבלוק בזיכרון הראשי (block address), כלומר עם סיביות האינדקס וה-tag במיפוי.

שלב שני: כדי להפריד בין האינדקס ל-tag נחלק את block address במספר השורות/בלוקים (2^n). מטמון השארית ייתן את האינדקס והתוצאה תיתן את ה-tag. (ה-block address הוא צירוף של tag+index במיפוי, ומתאר את מספר הבלוקים בזיכרון הראשי. ומכאן נובעת ההפרדה tag, index דרך $\text{tag} \div \text{index}$).

צמצום החטאות באמצעות אסוציאטיביות:

לנוסחאות חישוב גודל המטמון יש להוסיף את פקטור K (דרגת האסוציאטיביות) שלא מופיע במיפוי של זיכרון המטמון (המראה מיפוי של $K=1$, כלומר מיפוי ישיר). המקרה הכללי הוא שבמטמון יש $\{K \times 2^n\}$ בלוקים, ולכן המספר הכללי (כולל tag+valid) של סיביות במטמון הוא:


$$\{\text{מספר בלוקים}\} \times \{\text{כמות מידע בבלוק} + \text{תגית} + \text{תוקף בסיביות}\} = \{K \times 2^n\} \times \{2^{m+5} + \text{tag} + \text{valid}\}$$

במידה ונרצה רק את גודל הנתונים אותם ניתן לאפסן במטמון :


[bit] בסיביות $\{K \times 2^n\} \times \{2^{m+5}\}$

[byte] בבתים $\{K \times 2^n\} \times \{2^{m+2}\}$

[word] במילים $\{K \times 2^n\} \times \{2^m\}$



בזיכרון קבוצתי-אסוציאטיבי (K-way set-associative cache) מהמיפוי מגיעים לאינדקס של הסט ושורה המתאימה, ובתוך הסט/שורה עצמה יש להשוות את כל התגיות לתגית המבוקשת.



המטמון הזה הוא 4-way set associative cache. כמות הנתונים במטמון היא :

$$2^8 \text{ (שורות)} \times 4 \text{ (set)} \times 32 \text{ [bit] (גודל בלוק מילה)} = 32,768 \text{ [bit]} = 4 \text{ KByte}$$

כמות הנתונים במטמון כולל המעטפת (valid tag) היא :

$$2^8 \text{ (שורות)} \times 4 \text{ (set)} \times (32 + 22 + 1) \text{ [bit]} = 56,320 \text{ [bit]}$$

במטמון אסוציאטיבי מלא (fully associative), כל בלוק יכול להיכנס לכל כניסה של זיכרון המטמון. כאשר משתמשים במיפוי כזה, כדי למצוא בלוק יש לבדוק את כל הכניסות, וכדי לייעל את תהליך הבדיקה מבצעים את הבדיקות בריזמנית, באמצעות משווה (comparator) המחובר לכל כניסה. שימו לב שבמצב זה **לא קיים כלל שדה אינדקס** ($n = 0$), וניתן לראות את כל זיכרון המטמון כסט/שורה אחת.

הבחירה בבלוק שיוחלף: הסכמה הנפוצה ביותר לבחירת בלוק היא LRU (Least Recently Used). בשיטה זו מחליפים את הבלוק שלא היה בשימוש הזמן רב ביותר.

MIPS Reference Data

①



CORE INSTRUCTION SET

NAME, MNEMONIC	FOR-MAT	OPERATION (in Verilog)	OPCODE / FUNCT (Hex)
Add	add	R[Rd] = R[rs] + R[rt]	(1) 0 / 20 _{hex}
Add Immediate	addi	I R[rt] = R[rs] + SignExtImm	(1,2) 8 _{hex}
Add Imm. Unsigned	addiu	I R[rt] = R[rs] + SignExtImm	(2) 9 _{hex}
Add Unsigned	addu	R R[Rd] = R[rs] + R[rt]	0 / 21 _{hex}
And	and	R R[Rd] = R[rs] & R[rt]	0 / 24 _{hex}
And Immediate	andi	I R[rt] = R[rs] & ZeroExtImm	(3) c _{hex}
Branch On Equal	beq	I if(R[rs]==R[rt]) PC=PC+4+BranchAddr	(4) 4 _{hex}
Branch On Not Equal	bne	I if(R[rs]!=R[rt]) PC=PC+4+BranchAddr	(4) 5 _{hex}
Jump	j	J PC=JumpAddr	(5) 2 _{hex}
Jump And Link	jal	J R[31]=PC+8; PC=JumpAddr	(5) 3 _{hex}
Jump Register	jr	R PC=R[rs]	0 / 08 _{hex}
Load Byte Unsigned	lbu	I R[rt]={24'b0,M[R[rs] +SignExtImm](7:0)}	(2) 24 _{hex}
Load Halfword Unsigned	lhu	I R[rt]={16'b0,M[R[rs] +SignExtImm](15:0)}	(2) 25 _{hex}
Load Linked	ll	I R[rt] = M[R[rs]+SignExtImm]	(2,7) 30 _{hex}
Load Upper Imm.	lui	I R[rt] = {imm, 16'b0}	f _{hex}
Load Word	lw	I R[rt] = M[R[rs]+SignExtImm]	(2) 23 _{hex}
Nor	nor	R R[Rd] = ~ (R[rs] R[rt])	0 / 27 _{hex}
Or	or	R R[Rd] = R[rs] R[rt]	0 / 25 _{hex}
Or Immediate	ori	I R[rt] = R[rs] ZeroExtImm	(3) d _{hex}
Set Less Than	slt	R R[Rd] = (R[rs] < R[rt]) ? 1 : 0	0 / 2a _{hex}
Set Less Than Imm.	slti	I R[rt] = (R[rs] < SignExtImm) ? 1 : 0	(2) a _{hex}
Set Less Than Imm. Unsigned	sltiu	I R[rt] = (R[rs] < SignExtImm) ? 1 : 0	(2,6) b _{hex}
Set Less Than Unsig.	sltu	R R[Rd] = (R[rs] < R[rt]) ? 1 : 0	(6) 0 / 2b _{hex}
Shift Left Logical	sll	R R[Rd] = R[rt] << shamt	0 / 00 _{hex}
Shift Right Logical	srl	R R[Rd] = R[rt] >> shamt	0 / 02 _{hex}
Store Byte	sb	I M[R[rs]+SignExtImm](7:0) = R[rt](7:0)	(2) 28 _{hex}
Store Conditional	sc	I M[R[rs]+SignExtImm] = R[rt]; R[rt] = (atomic) ? 1 : 0	(2,7) 38 _{hex}
Store Halfword	sh	I M[R[rs]+SignExtImm](15:0) = R[rt](15:0)	(2) 29 _{hex}
Store Word	sw	I M[R[rs]+SignExtImm] = R[rt]	(2) 2b _{hex}
Subtract	sub	R R[Rd] = R[rs] - R[rt]	(1) 0 / 22 _{hex}
Subtract Unsigned	subu	R R[Rd] = R[rs] - R[rt]	0 / 23 _{hex}

- (1) May cause overflow exception
 (2) SignExtImm = { 16{immediate[15]}, immediate }
 (3) ZeroExtImm = { 16{1b'0}, immediate }
 (4) BranchAddr = { 14{immediate[15]}, immediate, 2'b0 }
 (5) JumpAddr = { PC+4[31:28], address, 2'b0 }
 (6) Operands considered unsigned numbers (vs. 2's comp.)
 (7) Atomic test&set pair; R[rt] = 1 if pair atomic, 0 if not atomic

BASIC INSTRUCTION FORMATS

R	opcode	rs	rt	rd	shamt	funct
	31	26 25	21 20	16 15	11 10	6 5
	0					
I	opcode	rs	rt	immediate		
	31	26 25	21 20	16 15		
	0					
J	opcode	address				
	31	26 25				
	0					

ARITHMETIC CORE INSTRUCTION SET

②

OPCODE

/ FMT / FT

/ FUNCT

(Hex)

NAME, MNEMONIC	FOR-MAT	OPERATION	OPCODE / FUNCT (Hex)
Branch On FP True	bclt	FI if(FPcond)PC=PC+4+BranchAddr	(4) 11/8/1/--
Branch On FP False	bclf	FI if(!FPcond)PC=PC+4+BranchAddr	(4) 11/8/0/--
Divide	div	R Lo=R[rs]/R[rt]; Hi=R[rs]%R[rt]	0/--/--/1a
Divide Unsigned	divu	R Lo=R[rs]/R[rt]; Hi=R[rs]%R[rt]	(6) 0/--/--/1b
FP Add Single	add.s	FR F[fd] = F[fs] + F[ft]	11/10/--/0
FP Add Double	add.d	FR {F[fd],F[fd+1]} = {F[fs],F[fs+1]} + {F[ft],F[ft+1]}	11/11/--/0
FP Compare Single	c.x.s*	FR FPcond = (F[fs] op F[ft]) ? 1 : 0	11/10/--/y
FP Compare Double	c.x.d*	FR FPcond = ({F[fs],F[fs+1]} op {F[ft],F[ft+1]}) ? 1 : 0	11/11/--/y
* (x is eq, lt, or le) (op is ==, <, or <=) (y is 32, 3c, or 3e)			
FP Divide Single	div.s	FR F[fd] = F[fs] / F[ft]	11/10/--/3
FP Divide Double	div.d	FR {F[fd],F[fd+1]} = {F[fs],F[fs+1]} / {F[ft],F[ft+1]}	11/11/--/3
FP Multiply Single	mul.s	FR F[fd] = F[fs] * F[ft]	11/10/--/2
FP Multiply Double	mul.d	FR {F[fd],F[fd+1]} = {F[fs],F[fs+1]} * {F[ft],F[ft+1]}	11/11/--/2
FP Subtract Single	sub.s	FR F[fd]=F[fs] - F[ft]	11/10/--/1
FP Subtract Double	sub.d	FR {F[fd],F[fd+1]} = {F[fs],F[fs+1]} - {F[ft],F[ft+1]}	11/11/--/1
Load FP Single	lwc1	I F[rt]=M[R[rs]+SignExtImm]	(2) 31/--/--/0
Load FP Double	ldc1	I F[rt]=M[R[rs]+SignExtImm]; F[rt+1]=M[R[rs]+SignExtImm+4]	(2) 35/--/--/0
Move From Hi	mghi	R R[Rd] = Hi	0 /--/--/10
Move From Lo	mflo	R R[Rd] = Lo	0 /--/--/12
Move From Control	mfc0	R R[Rd] = CR[rs]	10 /0/--/0
Multiply	mult	R {Hi,Lo} = R[rs] * R[rt]	0/--/--/18
Multiply Unsigned	multu	R {Hi,Lo} = R[rs] * R[rt]	(6) 0/--/--/19
Shift Right Arith.	sra	R R[Rd] = R[rt] >>> shamt	0/--/--/3
Store FP Single	swc1	I M[R[rs]+SignExtImm] = F[rt]	(2) 39/--/--/0
Store FP Double	sdc1	I M[R[rs]+SignExtImm] = F[rt]; M[R[rs]+SignExtImm+4] = F[rt+1]	(2) 3d/--/--/0

FLOATING-POINT INSTRUCTION FORMATS

FR	opcode	fmt	ft	fs	fd	funct
	31	26 25	21 20	16 15	11 10	6 5
	0					
FI	opcode	fmt	ft	immediate		
	31	26 25	21 20	16 15		
	0					

PSEUDOINSTRUCTION SET

NAME	MNEMONIC	OPERATION
Branch Less Than	blt	if(R[rs]<R[rt]) PC = Label
Branch Greater Than	bgt	if(R[rs]>R[rt]) PC = Label
Branch Less Than or Equal	ble	if(R[rs]<=R[rt]) PC = Label
Branch Greater Than or Equal	bge	if(R[rs]>=R[rt]) PC = Label
Load Immediate	li	R[rd] = immediate
Move	move	R[rd] = R[rs]

REGISTER NAME, NUMBER, USE, CALL CONVENTION

NAME	NUMBER	USE	PRESERVEDACROSS A CALL?
\$zero	0	The Constant Value 0	N.A.
\$at	1	Assembler Temporary	No
\$v0-\$v1	2-3	Values for Function Results and Expression Evaluation	No
\$a0-\$a3	4-7	Arguments	No
\$t0-\$t7	8-15	Temporaries	No
\$s0-\$s7	16-23	Saved Temporaries	Yes
\$t8-\$t9	24-25	Temporaries	No
\$k0-\$k1	26-27	Reserved for OS Kernel	No
\$gp	28	Global Pointer	Yes
\$sp	29	Stack Pointer	Yes
\$fp	30	Frame Pointer	Yes
\$ra	31	Return Address	Yes

OPCODES, BASE CONVERSION, ASCII SYMBOLS

MIPS opcode (31:26)	(1) MIPS funct (5:0)	(2) MIPS funct (5:0)	Binary	Decimal	Hexa-decimal	ASCII Character	Decimal	Hexa-decimal	ASCII Character
(1)	sll	add.f	00 0000	0	0	NUL	64	40	@
		sub.f	00 0001	1	1	SOH	65	41	A
j	srl	mul.f	00 0010	2	2	STX	66	42	B
jal	sra	div.f	00 0011	3	3	ETX	67	43	C
beq	sllv	sqr.f	00 0100	4	4	EOT	68	44	D
bne		abs.f	00 0101	5	5	ENQ	69	45	E
blez	srlv	mov.f	00 0110	6	6	ACK	70	46	F
bgtz	srav	neg.f	00 0111	7	7	BEL	71	47	G
addi	jr		00 1000	8	8	BS	72	48	H
addiu	jalr		00 1001	9	9	HT	73	49	I
slti	movz		00 1010	10	a	LF	74	4a	J
sltiu	movn		00 1011	11	b	VT	75	4b	K
andi	syscall	round.w.f	00 1100	12	c	FF	76	4c	L
ori	break	trunc.w.f	00 1101	13	d	CR	77	4d	M
xori		ceil.w.f	00 1110	14	e	SO	78	4e	N
lui	sync	floor.w.f	00 1111	15	f	SI	79	4f	O
(2)	mfhi		01 0000	16	10	DLE	80	50	P
	mthi		01 0001	17	11	DC1	81	51	Q
	mflo	movz.f	01 0010	18	12	DC2	82	52	R
	mtlo	movn.f	01 0011	19	13	DC3	83	53	S
			01 0100	20	14	DC4	84	54	T
			01 0101	21	15	NAK	85	55	U
			01 0110	22	16	SYN	86	56	V
			01 0111	23	17	ETB	87	57	W
	mult		01 1000	24	18	CAN	88	58	X
	multu		01 1001	25	19	EM	89	59	Y
	div		01 1010	26	1a	SUB	90	5a	Z
	divu		01 1011	27	1b	ESC	91	5b	[
			01 1100	28	1c	FS	92	5c	\
			01 1101	29	1d	GS	93	5d]
			01 1110	30	1e	RS	94	5e	^
			01 1111	31	1f	US	95	5f	_
lb	add	cvt.s.f	10 0000	32	20	Space	96	60	`
lh	addu	cvt.d.f	10 0001	33	21	!	97	61	a
lwl	sub		10 0010	34	22	"	98	62	b
lw	subu		10 0011	35	23	#	99	63	c
lbu	and	cvt.w.f	10 0100	36	24	\$	100	64	d
lhu	or		10 0101	37	25	%	101	65	e
lwr	xor		10 0110	38	26	&	102	66	f
	nor		10 0111	39	27	'	103	67	g
sb			10 1000	40	28	(104	68	h
sh			10 1001	41	29)	105	69	i
swl	slt		10 1010	42	2a	*	106	6a	j
sw	sltu		10 1011	43	2b	+	107	6b	k
			10 1100	44	2c	,	108	6c	l
			10 1101	45	2d	-	109	6d	m
			10 1110	46	2e	.	110	6e	n
swr			10 1111	47	2f	/	111	6f	o
cache									
ll	tge	c.f.f	11 0000	48	30	0	112	70	p
lwc1	tgeu	c.un.f	11 0001	49	31	1	113	71	q
lwc2	tlr	c.eq.f	11 0010	50	32	2	114	72	r
pref	tlru	c.ueq.f	11 0011	51	33	3	115	73	s
	teq	c.olt.f	11 0100	52	34	4	116	74	t
ldc1		c.ult.f	11 0101	53	35	5	117	75	u
ldc2	tne	c.ole.f	11 0110	54	36	6	118	76	v
		c.ule.f	11 0111	55	37	7	119	77	w
sc		c.sf.f	11 1000	56	38	8	120	78	x
swc1		c.ngle.f	11 1001	57	39	9	121	79	y
swc2		c.seq.f	11 1010	58	3a	:	122	7a	z
		c.ngl.f	11 1011	59	3b	;	123	7b	{
		c.lt.f	11 1100	60	3c	<	124	7c	
sdc1		c.nge.f	11 1101	61	3d	=	125	7d	}
sdc2		c.le.f	11 1110	62	3e	>	126	7e	~
		c.ngt.f	11 1111	63	3f	?	127	7f	DEL


- (1) opcode(31:26) = 0
 (2) opcode(31:26) = 17_{ten} (11_{hex}); if fmt(25:21) = 16_{ten} (10_{hex}) f = s (single);
 if fmt(25:21) = 17_{ten} (11_{hex}) f = d (double)

IEEE 754 FLOATING-POINT STANDARD

$$(-1)^S \times (1 + \text{Fraction}) \times 2^{(\text{Exponent} - \text{Bias})}$$

where Single Precision Bias = 127,
 Double Precision Bias = 1023.

IEEE Single Precision and Double Precision Formats:




IEEE 754 Symbols


Exponent	Fraction	Object
0	0	± 0
0	$\neq 0$	\pm Denorm
1 to MAX - 1	anything	\pm Fl. Pt. Num.
MAX	0	$\pm \infty$
MAX	$\neq 0$	NaN

S.P. MAX = 255, D.P. MAX = 2047

MEMORY ALLOCATION



STACK FRAME



DATA ALIGNMENT

Double Word							
Word				Word			
Halfword		Halfword		Halfword		Halfword	
Byte	Byte	Byte	Byte	Byte	Byte	Byte	Byte
0	1	2	3	4	5	6	7

Value of three least significant bits of byte address (Big Endian)

EXCEPTION CONTROL REGISTERS: CAUSE AND STATUS

B															Interrupt Mask																Exception Code																																																
D																																																																															
31																																15																8								6				2																			
																																Pending Interrupt																								U												E				I							
																																																								M												L				E							
																																15																8								4				1								0											

BD = Branch Delay, UM = User Mode, EL = Exception Level, IE = Interrupt Enable

EXCEPTION CODES

Number	Name	Cause of Exception	Number	Name	Cause of Exception
0	Int	Interrupt (hardware)	9	Bp	Breakpoint Exception
4	AdEL	Address Error Exception (load or instruction fetch)	10	RI	Reserved Instruction Exception
5	AdES	Address Error Exception (store)	11	CpU	Coprocessor Unimplemented
6	IBE	Bus Error on Instruction Fetch	12	Ov	Arithmetic Overflow Exception
7	DBE	Bus Error on Load or Store	13	Tr	Trap
8	Sys	Syscall Exception	15	FPE	Floating Point Exception

SIZE PREFIXES (10^x for Disk, Communication; 2^x for Memory)

SIZE	PRE-FIX	SIZE	PRE-FIX	SIZE	PRE-FIX	SIZE	PRE-FIX
10 ³ , 2 ¹⁰	Kilo-	10 ¹⁵ , 2 ⁵⁰	Peta-	10 ⁻³	milli-	10 ⁻¹⁵	femto-
10 ⁶ , 2 ²⁰	Mega-	10 ¹⁸ , 2 ⁶⁰	Exa-	10 ⁻⁶	micro-	10 ⁻¹⁸	atto-
10 ⁹ , 2 ³⁰	Giga-	10 ²¹ , 2 ⁷⁰	Zetta-	10 ⁻⁹	nano-	10 ⁻²¹	zepto-
10 ¹² , 2 ⁴⁰	Tera-	10 ²⁴ , 2 ⁸⁰	Yotta-	10 ⁻¹²	pico-	10 ⁻²⁴	yocto-

The symbol for each prefix is just its first letter, except μ is used for micro.