# به نام خدا

نام استاد: دكتر محمد صالحي

**موضوع:** گزارش پروژه نهایی درس هم طراحی

نویسنده: سحر فخریه کاشان

در این پروژه، پردازنده 6 بیتی که در کلاس طراحي شده را پیادهسازي کرده و براي آن برنامهنویسي ميکنیم.

**توجه:** این پروژه در صورتی قابل قبول است که برای آن گزارش نوشته شود. در این گزارش نحوه پیادهسازی پردازنده و اجرای برنامه توسط آن با استفاده از عکسهای مناسب از خروجی شبیهسازی نشان داده شود. بخش اول: براي انجام اين پروژه ابندا پردازنده را با استفاده از VHDL يا Verilog پيادهسازي كرده و صحت عملكرد آن را با اجراي كد زير كه دو عدد 5 و 3 را با هم جمع ميكند بررسي كنيد (**40% نمره پروژه**).


LOAD RO, 5

LOAD R1, 3

ADD RO, R1

بخش دوم: با توجه به این که این پردازنده دستور ضرب ندارد، عمل ضرب را با استفاده از عمل جمع و به صورت نرمافزاري پیادهسازي کرده و صحت عملکرد آن را با یك مثال نشان دهید (مشابه بخش اول یک کد اسمبلی بنویسید که عمل ضرب را انجام دهد). به عنوان مثال، حاصلضرب عدد 7 در 8 را حساب کند. (%60 نمره پروژه).

#### معماری پردازنده:



#### دستورات پردازنده:

این پردازنده چهار دستور SUB ، ADD ، LOAD و JNZ با کد دستور (Op Code) زیر است:


کد دستور	دستور
00	LOAD
01	ADD
10	SUB
11	JNZ

#### قالب دستورات:

Op Code R<sub>SRC</sub> R<sub>DST</sub>

ش در حافظه	چيا	RTL	اسمبلی دستور
00 Rx 0 مقدار ← PC بعدى		Rx ← M[PC]	LOAD Rx, VALUE
01 Rx F متور بعدی ← PC		$Rx \leftarrow Rx + Ry$	ADD Rx, Ry
10 Rx F ستور بعدی ← PC		Rx ← Rx - Ry	SUB Rx, Ry
11 Rx 0 رس پرش ← PC →	آد	If (Rx != 0) PC $\leftarrow$ M[PC] else PC $\leftarrow$ PC + 1	JNZ Rx, Address

#### چارت ASM براي طراحي واحد كنترل:



# کد پایتون اسمبلر:

#### .15

import sys
from PyQt5.QtWidgets import QApplication, QMainWindow, QFileDialog,

```
QMessageBox
class MainWindow(QMainWindow):
    def __init__(self, parent=None):
        super(MainWindow, self).__init__(parent)
        path = QFileDialog.getOpenFileName(self, 'Open a file', '',
        if path != ('', ''):
            global inputFile
            inputFile = path[0]
app = QApplication(sys.argv)
window = MainWindow()
file1 = open(inputFile, "r")
commands = file1.readlines()
line_len = len(commands)
LineSplit = []
for i in range(line_len):
    LineSplit = commands[i].split(' ')
    if LineSplit[0] == "add":
        print("01" + '{0:02b}'.format(int(LineSplit[1][1])) +
'{0:02b}'.format(int(LineSplit[2][1])))
    elif LineSplit[0] == "jnz":
        print("11" + '{0:02b}'.format(int(LineSplit[1][1])) +
'{0:02b}'.format(0))
        print('{0:06b}'.format(int(LineSplit[2])))
    elif LineSplit[0] == "sub":
        print("10" + '{0:02b}'.format(int(LineSplit[1][1])) +
'{0:02b}'.format(int(LineSplit[2][1])))
    elif LineSplit[0] == "load":
        if LineSplit[1] == "R0,":
            print("0000")
            print('{0:06b}'.format(int(LineSplit[2])))
```

ورودي، يک فايل txt. به صورت زير است:

load RO, 5

load R1, 3


add RO, R1

خروجي:

```
000000
000101
000100
000011
010001
Process finished with exit code 0
```

توضيحات كد:

ابتدا یک file browser به صورت زیر باز میشود و از ما میخواهد تا فایل ورودی txt. که در آن کد های اسمبلی نوشته شده است را انتخاب کنیم و سپس آن را تبدیل به کد باینری میکنیم که میتوان آن را درون حافظه ROM قرار داد



سپس یک حلقه به اندازه تعداد خطوط فایل txt. میزنیم

بعد هر دستور را از جایی که فاصله دارند جدا میکنیم در آرایه ایجاد شده خانه اول که شامل دستور مورد نظر است را بررسی میکنیم و با توجه به دستور عملیات لازم را انجام میدهیم

# دستورات پردازنده

Op Code R<sub>SRC</sub> R<sub>DST</sub>

ٔت	دستورا	الب	= ق

چینش در حافظه	RTL	اسمبلى دستور
00 Rx 00 مقدار حدی	$Rx \leftarrow M[PC]$	LOAD Rx, VALUE
01 Rx Ry PC → دستور بعدی	Rx ← Rx + Ry	ADD Rx, Ry
10 Rx Ry PC → دستور بعدی	Rx ← Rx - Ry	SUB Rx, Ry
11 Rx 00 ادرس پرش ادرس پرش دستور بعدی	If $(Rx != 0) PC \leftarrow M[PC]$ else $PC \leftarrow PC + 1$	JNZ Rx, Address

اگر دستور برابر با  $R_x$  شروع شده بود  $R_x+R_y+R_y$  چاپ خواهد شد که  $R_x$  و  $R_y$  دو عدد دو رقمی باینری هستند برای همین از کد:

### '{0:02b}'.format(int(LineSplit[1][1]))

استفاده میکنیم و متغیر دوم آرایه جدا شده را به آن پاس میدهیم.

اگر دستور برابر با **jnz** شروع شده بود ، 11+R<sub>x</sub>+00 چاپ خواهد شد و سپس در ادامه آدرس گرفته میشود که باید تبدیل به یک عدد شش رقمی باینری شود برای همین از کد:

# print('{0:06b}'.format(int(LineSplit[2])))

استفاده میکنیم و متغیر دوم آرایه جدا شده را به آن پاس میدهیم.

اگر دستور برابر با  $R_x$  شروع شده بود ،  $R_x+R_y+R_0$  چاپ خواهد شد که  $R_x$  و  $R_y$  دو عدد دو رقمی باینری هستند برای همین از کد :

#### {0:02b}'.format(int(LineSplit[1][1]))

استفاده میکنیم و متغیر دوم آرایه جدا شده را به آن پاس میدهیم.

اگر دستور برابر با load شروع شده بود ،  $R_x+00+R_x+00$  چاپ خواهد شد که در اینجا کنترل خواهد شد که مقدار  $R_x$  برابر با کدام رجسیتر است

اگر این متغیر برابر با R0 بود مقدار 00، اگر R1 بود مقدار 01، اگر R2 بود مقدار 10، اگر R3 بود مقدار 10، اگر R3 بود مقدار 11 به جای R<sub>x</sub> گذاشته میشود.


سپس در خط بعدی مقدار value گرفته شده از متغیر دوم آرایه جدا شده تبدیل به یک عدد شش رقمی باینری میشود با استفاده از این کد:

#### print('{0:06b}'.format(int(LineSplit[2])))

اگر دستور هیچ کدام از موارد بالا نبود مقدار ۱۱۱۱۱۱ به ازای halt چاپ خواهد شد

# : VHDL ک

# ثبات های پردازنده:



کد:

ثبات اصلي:

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
use IEEE.STD LOGIC ARITH.ALL;
entity REGS is
    PORT ( RIN : in STD LOGIC VECTOR (5 downto 0);
           ROUTO, ROUT1, ROUT2, ROUT3 : out STD LOGIC VECTOR (5 downto 0);
           LDO, LD1, LD2, LD3, CLOCK : in std logic;
           ZRO, ZR1, ZR2, ZR3 : out std logic);
end REGS;
architecture REGS of REGS is
signal reg0, reg1, reg2, reg3 : std logic vector(5 downto 0) := "0000000";
Process (CLOCK)
    begin
        if Rising_edge(CLOCK) then
           if(LD0 = 'l')then reg0 <= RIN;
            end if;
        end if;
end process;
Process (CLOCK)
     begin
       if Rising_edge(CLOCK) then
           if(LD1 = '1')then reg1 <= RIN;
              end if;
         end if:
end process;
Process (CLOCK)
     begin
         if Rising edge(CLOCK) then
              if(LD2 = '1')then reg2 <= RIN;
              end if;
         end if;
end process;
Process (CLOCK)
     begin
         if Rising edge (CLOCK) then
              if(LD3 = '1')then reg3 <= RIN;
              end if;
         end if:
end process;
ROUTO <= reg0;
ROUT1 <= regl;
ROUT2 <= reg2;
ROUT3 <= reg3;
ZRO <= '1' when reg0 = "0000000" else '0';
```

```
ZR1 <= '1' when reg1 = "000000" else '0';
ZR2 <= '1' when reg2 = "000000" else '0';
ZR3 <= '1' when reg3 = "000000" else '0';
end REGS;</pre>
```

#### Pc:

```
use IEEE.STD LOGIC UNSIGNED.ALL;
entity PC is
    PORT ( RIN : in std logic vector (5 downto 0);
          ROUT : out std_Logic_vector( 5 downto 0);
          CLOCK, LD, INC, CLR : in std logic);
end PC;
architecture Behavioral of PC is
signal regs : std logic vector( 5 downto 0);
begin
    Process( CLOCK, CLR)
    variable reg : std logic vector( 5 downto 0) := "0000000";
    begin
        if( CLR = '1') then reg := "0000000";
        elsif( Rising edge(CLOCK)) then
            if( LD = '1') then reg := RIN;
            end if;
            if ( INC = '1') then reg := reg + 1;
            end if:
        end if;
        regs <= reg;
    end process;
ROUT <= regs;
end Behavioral;
```

#### IR:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity IR is
            RIN : in STD LOGIC VECTOR (5 downto 0);
    PORT (
            ROUT : out STD LOGIC VECTOR (5 downto 0);
            LD, CLOCK : in std_logic);
end IR;
architecture Behavioral of IR is
signal reg : std_logic_vector(5 downto 0);
begin
    Process (CLOCK)
    begin
        if Rising_edge(CLOCK) then
            if(LD = '1')then reg <= RIN;
            end if;
        end if;
    end process;
ROUT <= reg;
end Behavioral;
```

### ٤ ثبات اصلى ٦ بيتى:

یک ورودی ۶ بیتی پردازنده دارد به نام RIN و یک خروجی ۶ بیتی دیتا به نام ROUT دارد یک کلاک دارد، یک ورودی کنترلی به نام LD دارد که وقتی مقدارش برابر ۱ باشد مقدار ورودی را در سر بالارونده کلاک ذخیره میکند

یک مقدار ZR داریم که وقتی مقدار رجیستر صفر باشد در خروجی zero عدد یک را مینویسد

### ثبات دستور ٦ بيتي:

یک ورودی ۶ بیتی پردازنده دارد به نام RIN و یک خروجی ۶ بیتی دیتا به نام ROUT دارد یک کلاک دارد، یک ورودی کنترلی به نام LD دارد که وقتی مقدارش برابر ۱ باشد مقدار ورودی را در سر بالارونده کلاک ذخیره میکند

# ثبات شمارنده برنامه:


یک ورودی ۶ بیتی پردازنده دارد به نام RIN و یک خروجی ۶ بیتی دیتا به نام ROUT دارد یک کلاک دارد، یک ورودی کنترلی به نام LD دارد که وقتی ما میخواهیم program couter را با یک مقدار جدیدی پر کنیم از این متغیر استفاده میکنیم

ورودی INC داریم که هر بار دستور اجرا میشود به صورت پیش فرض program couter یک دانه افزایش پیدا میکند تا به دستور بعدی اشاره کند

و در نهایت ورودی CLR دارد که وقتی سیستم reset میشود ورودی CLR فعال میشود و مقدار program couter صفر میشد تا به خانه اول حافظه اشاره کند و برنامه از اول اجرا شود

در شكل بالا به ترتيب ۴ ثبات اول، ثبات هاى اصلى ، ثبات پنجم ثبات شمارنده برنامه و ثبات اخر ثبات دستور است

واحد محاسبه و منطق (ALU):



#### کد:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
entity ALU is
    PORT( IN1, IN2 : in std logic vector(5 downto 0);
          Result : out std logic vector (5 downto 0);
          CMD : in std logic);
end ALU:
architecture Behavioral of ALU is
process (CMD, IN1, IN2)
begin
    if( CMD = '0')then Result <= (IN1 - IN2);
    else Result <= (IN1 + IN2);
    end if;
end process;
end Behavioral;
```

# توضيحات:

دو دستور محاسباتی جمع و تفریق را انجام میدهد و اگر دستورات دیگری هم وجود داشت داخل ALU پیاده سازی میشود.

دارای دو ورودی ۶ بیتی IN1 و IN2 هست و یک خروجی ۶ بیتی Result دارد که به contoroller وصل میشود که مشخص میکند این خروجی را کدام یکی از رجیستر استفاده کند

در نهایت یک ورودی تک بیتی با نام CMD دارد که اگر صفر باشد ALU، دستور جمع و اگر ۱ باشد دستور تفریق را انجام دهد و اگر بخواهیم تعداد دستورات ALU افزایش یابد باید تعداد بیت های CMD را افزایش دهیم

هر کدام از ورودی های ALU میتواند از هر کدام از رجیستر ها بیاید

#### : MUX

#### کد:


```
Mux1 : process( sell, sel0, Rout0, Rout1, Rout2, Rout3 )
begin
    if(sell = '0' and sel0 = '0')then IN1 <= Rout0;
    elsif(sell = '0' and sel0 = '1')then IN1 <= Routl;
    elsif(sell = 'l' and sel0 = '0')then IN1 <= Rout2;
    else IN1 <= Rout3;
    end if;
end process;
Mux2 : process( sel2, sel3, Rout0, Rout1, Rout2, Rout3 )
begin
    if(sel3 = '0' and sel2 = '0')then IN2 <= Rout0;
    elsif(sel3 = '0' and sel2 = '1')then IN2 <= Routl;
    elsif(sel3 = '1' and sel2 = '0')then IN2 <= Rout2;
    else IN2 <= Rout3;
    end if;
end process;
end Behavioral;
```

# توضيحات:

ورودی اول و دوم ALU از یک مالتیپلکسر ۴ به ۱، ۶ بیتی که با استفاده از دو بیت select میتواند بگوید که کدام یک از ورودی های MUX به ورودی ALU وصل بشوند معنی  $S_{00}$  این است که  $S_{01}$  select 0 از مالتیپلکسر صفر و معنی  $S_{01}$  این است که  $S_{11}$  select 1 صفر و معنی  $S_{11}$  این است که  $S_{11}$  این است که  $S_{11}$  این است که  $S_{12}$  مالتیپلکسر  $S_{13}$ 

که این ۴ سیگنال select از control unit می آید که ما بسته به این که در این دو دستور از چه رجسیتر هایی استفاده کردیم این سیگنال ها مقداردهی میشوند.

#### حافظه ROM:



#### کد:


```
library IEEE;
use IEEE.STD_LOGIC 1164.ALL;
use IEEE.numeric std.all;
entity Memory is
    PORT( Addr : in std logic vector( 5 downto 0);
          Dout : out std logic vector ( 5 downto 0);
          CLOCK : in std logic);
end Memory;
architecture Behavioral of Memory is
TYPE Memory is array ( 63 downto 0) of std logic vector (5 downto 0);
Signal msignal : Memory;
begin
--msignal(0) <= "000000";
--msignal(1) <= "000101";
--msignal(2) <= "000100";
--msignal(3) <= "000011";
--msignal(4) <= "010001";
--msignal(5) <= "1111111";
msignal(0)<="000000";
msignal(1)<="0000000";
msignal(2)<="000100";
msignal(3)<="000111";
msignal(4)<="001000";
msignal(5)<="000001";
msignal(6)<="001100";
msignal(7)<="001000";
msignal(8)<="111100";
msignal(9)<="001011";
msignal(10)<="1111111";
msignal(11)<="101110";
msignal(12)<="010001";
msignal(13)<="111100";
msignal(14)<="001001";
msignal(15)<="1111111";
Dout <= msignal( to integer(unsigned(Addr)));
end Behavioral;
```

# توضيحات:

در این حافظه ما فقط از آن دیتا میخوانیم و هیچ دیتایی داخل آن نمیریزیم این حافظه ۶ بیت ورودی آدرس دارد بنابراین ما میتوانیم ۲۰ خانه برای مموری داشته باشیم ۶ بیت خروجی دیتا دارد پس هر خانه از این مموری ۶ بیت است که برای خواندن دستورات و مقادیر از حافظه استفاده میشود

در این کد مقادیر اولیه کامنت شده کد باینری مربوط به جمع دو عدد  $\pi$  و  $\alpha$  میباشد و ادامه مقادیر ، مقادیر دودویی مربوط به ضرب دو عدد  $\alpha$  و  $\alpha$  میباشد.

# كنتول كننده گذرگاه (BUS CONTROLLER):



#### کد:

```
Bus_selion : process( Bus_Sel,ALUres, MData )
begin
   if(Bus_Sel = 'l') then Bus6 <= ALUres;
   else Bus6 <= MData;
   end if;
end process;</pre>
```


### توضيحات:


وظیفه اش این است که تعیین کند در هر لحظه چه مقداری بر روی باس نوشته شود که خروجی باس به ورودی همه ی رجیستر های وصل است . در مموری و در دستور load مقداری از حافظه از طریق سیگنال MData به هر کدام از رجیستر های R3 تا R3 منتقل میشود


در دستور جمع یا تفریق خروجی ALU از طریق سیگنال ALURes به هرکدام از رجیستر های RO تا R3 منتقل میشود در دستور jump not zero اگر مقدار موجود در رجیستر صفر نبود برنامه به آدرس داده شده در دستور پرش میکند و از آن جا ادامه می دهد و هر بار دستور جدیدی خوانده میشود آن دستور از مموری به instruction reg منتقل میشود

برای تولید باس کنترلر از یک مالتیپلکسر ۲ به ۱، ۶ بیتی که با استفاده یک خط select میتواند انتخاب کند که ALURes یا ALURes به رجسیتر ها منتقل شود

# واحد كنترل (control unit):







کد:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
use IEEE.NUMERIC_STD.ALL;
entity CPU_With_Control is
PORT ( CLOCK , RST: in std_logic ;
       mem_content,out0, out1, out2, out3: out std_logic_vector(5 downto 0));
end CPU_With_Control;
architecture Behavioral of CPU With Control is
signal LDO, LD1, LD2, LD3, LDFC, LDTR, sel0, sel1, sel2, sel3, Bus_sel, CMD, INC, CLR, ZR0, ZR1, ZR2, ZR3: std_logic := '0';
Signal index : integer;
Signal addr, IR, Bus6, MData, Rout0, rout1, ROut2, Rout3, IN1, IN2, ALURes : std_logic_vector(5 downto 0):="000000";
TYPE States is (S0, S1, decision, S2, S3, S4, S5, S6, S7);
Signal PresentState: States;
Signal Z : std_logic_vector(3 downto 0);
begin
index <= to_integer(unsigned(IR(3 downto 2)));</pre>
Z(0) <= ZR0; Z(1) <= ZR1; Z(2) <= ZR2; Z(3) <= ZR3;
    process(CLOCK, RST)
    begin
       if( RST = '1') then
            PresentState <= S0;
            CLR <= '1';
```

```
Bus Sel <= '0';
    LDIR <= '0';
    INC <= '0';
    LDO <= '0'; LD1 <= '0'; LD2 <= '0'; LD3 <= '0';
elsif(Rising edge(CLOCK))then
    Case PresentState is
    When SO =>
        INC <= '1';
        PresentState <= S1;
        LDIR <= '1';
        Bus Sel <= '0';
        LDPC <= '0';
        LDO <= '0'; LD1 <= '0'; LD2 <= '0'; LD3 <= '0';
    When S1 =>
        CLR <= '0';
        PresentState <= decision;
        INC <= '0';
        LDIR <= '0';
    when decision =>
        if( IR = "1111111")then PresentState <= S2;</pre>
        else
            if(IR(5 downto 4) = "00")then PresentState <= S3;
            elsif(IR(5 downto 4) = "01")then PresentState <= S4;</pre>
            elsif(IR(5 downto 4) = "10")then PresentState <= S5;
                if(Z(index) = '0')then PresentState <= S6;
                else PresentState <= S7;</pre>
                end if;
            end if;
        end if:
   when S2 =>
        PresentState <= S2;
   when S3 =>
        if(IR(3 downto 2) = "00")then LD0 <= '1';
        elsif(IR(3 downto 2) = "01")then LD1 <= '1';
        elsif(IR(3 downto 2) = "10")then LD2 <= '1';
        else LD3 <= '1';
        end if;
       INC <= '1';PresentState <= S0;</pre>
   when S4 =>
        sel1 <= IR(3);sel0 <= IR(2);sel3 <= IR(1);sel2 <= IR(0);
        if(IR(3 downto 2) = "00")then LD0 <= '1';
        elsif(IR(3 downto 2) = "01")then LD1 <= '1';
        elsif(IR(3 downto 2) = "10")then LD2 <= '1';
```

```
elsif(IR(3 downto 2) = "11")then LD3 <= '1';
                      end if;
                      CMD <= '1';
                      Bus Sel <= '1';
                      PresentState <= S0;
                 when S5 =>
                      sel1 <= IR(3);sel0 <= IR(2);sel3 <= IR(1);sel2 <= IR(0);
                      if(IR(3 downto 2) = "00")then LD0 <= '1';
                      elsif(IR(3 downto 2) = "01")then LD1 <= '1';
                      elsif(IR(3 downto 2) = "10")then LD2 <= '1';
                      elsif(IR(3 downto 2) = "11")then LD3 <= '1';
                      end if;
                      CMD <= '0';
                      Bus Sel <= '1';
                      PresentState <= S0;
                when S6 =>
                      LDPC <= '1':
                      PresentState <= S0;
                 when S7 =>
                      INC <= '1';
             PresentState <= S0;
          end case;
      end if:
   end process;
Memory: Entity work.Memory(Behavioral) port map( Addr => Addr,CLOCK => CLOCK,Dout => MData);
PC : Entity work.PC(Behavioral) port map(RIN => Bus6,ROUT => Addr,CLOCK => CLOCK,LD => LDPC,INC => INC,CLR => RST);
IR inst : Entity work.IR (Behavioral) port map( RIN => Bus6, Rout => IR, LD => LDIR, CLOCK => CLOCK);
ALU : Entity work.ALU(Behavioral)port map( IN1 => IN1,IN2 => IN2,CMD => CMD,Result => ALURes);
Regs: Entity work.Regs(Regs) port map(RIN => Bus6,ROUT0 => Rout0,ROUT1 => Rout1,ROUT2 => Rout2,ROUT3 => Rout3,
   ZRO => ZRO,ZR1 => ZR1,ZR2 => ZR2,ZR3 => ZR3,LD0 => LD0,LD1 => LD1,LD2 => LD2,LD3 => LD3,CLOCK => CLOCK);
out0<= Rout0;
out1<= Rout1:
out2<= Rout2;
out3<= Rout3;
mem content <= MData;
```

# توضيحات:

تمام عملیات پردازنده را مدیریت میکند و وظیفه آن خواندن مقادیر مورد نیاز از سیگنال ها و رجیستر ها و تولید سیگنال های کنترلی بخش های مختلف است.

ورودی های آن تمام ZR های ثبات های اصلی ما هستند که برای jump not zero استفاده میشوند تا ببینیم اگر مقدار پردازنده صفر نیست jump کنیم به یک بخش دیگر از حافظه و دستورات دیگری را اجرا کنیم

خروجی IR از طریق ROUTIR به واحد کنترل به عنوان ورودی وصل میشود و به کمک آن مقادیر تصمیم گیری انجام میشود که منجر به تولید سیگنال های مختلف برای بخش های مختلف پردازنده است

سیگنال های LD0 تا LD3 ورودی های لود سیگنال رجیسترهای اصلی ما است. سیگنال LDPC در LDPC در LDPC میشود jump not zero هر بار قرار باشد دستور جدیدی خوانده شود استفاده میشود Select، S11 هر بار قرار باشد دستور جدیدی خوانده شود استفاده میشود S00 تا Select، S11 های دو مالتیپلکسر متصل به ALU هستند

BUS\_Sel که تعیین میکند مقدار MData یا BUS\_Sel

CMD برای ALU که مشخص میکند اگر cmd برابر با صفر باشد عملیات جمع و اگر مقدارش با یک برابر بود تفریق را انجام دهد

سیگنال INC برای PC که تعیین میکند PC افزایش پیدا کند یا نه و در نهایت سیگنال RST که به عنوان ورودی CLR برای PC که هر وقت فعال شد PC از خانه صفر حافظه شروع به خواندن کند

## عمل ضرب:

برای انجام عمل ضرب در ابتدای پروژه یک کد اسمبلی برای ضرب نوشته و آن را به عنوان ورودی به کد پایتونمان میدهیم و کد دودویی دریافتی را در خانه های حافظه ی پردازنده ی پیاده سازی شده قرار میدهیم:

# كد اسمبلي ضرب:

load RO, 0

load R1, 7

load R2, 1


```
load R3, 8
jnz R3, 11
halt
sub R3, R2
add R0, R1
jnz R3, 9
halt
```

# کد دو دویی ضرب:


```
000000
000000
000100
000111
001000
000001
001100
001000
111100
111111
101110
010001
111100
001001
111111
Process finished with exit code 0
```

این کد باید به ما جواب ضرب دو عدد ۷ و ۸ را بدهد.

خروجی های کد:



در این عکس test bench عملیات جمع دو عدد ۳ و ۵ را میبینیم که به صورت عدد ۸ در رجیستر RO ذخیره شده است.



در این عکس خروجی test bench عملیات ضرب دو عدد ۷ و ۸ را میبینیم که به صورت عدد ۳۸ (که مقدار هگز است و باینری آن ۵۶ میشود)