
74HC138 中文资料

引脚布局





慧净电子网 WWW.HLMCU.COM

I38 是一款高速 CMOS 器件,74HC138 引脚兼容低功耗肖特基 TTL(LSTTL)系列。

l38 译码器可接受 3 位二进制加权地址输入(A0, A1 和 A3),并当使能时,提供 8 个互斥的低有效输出(Y0 至 Y7)。74HC138 特有 3 个使能输入端:两个低有效(E1 和 E2) 效(E3)。除非 E1 和 E2 置低且 E3 置高,否则 74HC138 将保持所有输出为高。利用这种复合使能特性,仅需 4 片 74HC138 芯片和 1 个反相器,即可轻松实现并行扩展,组 ·1-32(5 线到 32 线)译码器。任选一个低有效使能输入端作为数据输入,而把其余的使能输入端作为选通端,则 74HC138 亦可充当一个 8 输出多路分配器,未使用的使能输入 绑定在各自合适的高有效或低有效状态。

|38 与 74HC238 逻辑功能一致,只不过 74HC138 为反相输出。

路分配功能

合使能输入,轻松实现扩展

容 JEDEC 标准 no.7A

储器芯片译码选择的理想选择

有效互斥输出

o HBM EIA/JESD22-A114-C 超过 2000 V

o MM EIA/JESD22-A115-A 超过 200 V

度范围

SD 保护

o -40~+85 ℃

o -40~+125 ℃

74HC138 参数 74HC138 基本参数 电压 驱动电流 传输延迟 74HC138 其他特性 逻辑电平 功耗考量 74HC138 封装与引脚

2.0∼6.0V

+/-5.2 mA


12 ns@5V


CMOS

SO16, SSOP16, DIP16, TSS

低功耗或电

引脚布局





妣述

74HC165 是一款高速 CMOS 器件,74HC165 遵循 JEDEC 标准 no.7A。74HC165 引脚兼容低功耗肖特基 TTL(LSTTL)系列。

74HC165 参数		
74HC165 基本参数		
电压	2.0∼6.0V	

慧净电子网 WWW.HLMCU.COM

而当 PL 为高时,数据将从 DS 输入端串行进入寄存器,在每个时钟脉冲的上升沿向右移动一位($Q0 \rightarrow Q1 \rightarrow Q2$,等等)。利用 只要把 Q7 输出绑定到下一级的 DS 输入,即可实现并转串扩展。

74HC165的时钟输入是一个"门控或"结构,允许其中一个输入端作为低有效时钟使能(CE)输入。CP 和 CE 的引脚分配是独立要时,为了布线的方便可以互换。只有在 CP 为高时,才允许 CE 由低转高。在 PL 上升沿来临之前,不论是 CP 还是 CE,都应防止数据在 PL 的活动状态发生位移。

2165 特性

步 8 位并行读取

步串行输入

容 JEDEC 标准 no.7A

SD 保护

- o HBM EIA/JESD22-A114E 超过 2000 V
- o MM EIA/JESD22-A115-A 超过 200 V


度范围

- o -40~+85 ℃
- o -40~+125 ℃

驱动电流	+/-5.2 mA	
传输延迟	16 ns@5V	
74HC165 其他特性		
最高频率	56 MHz	
逻辑电平	CMOS	
功耗考量	低功耗或电池供电应用	
74HC165 封装与引脚		
SO16, SSOP16, DIP16, TSSOP16		

引脚布局





DIP14, SO14, SSOP14 and TSSOP14

164 概述

74HC164 是一款高速 CMOS 器件,74HC164 引脚兼容低功耗肖特基 TTL 系列。74HC164 遵循 JEDEC 标准 no.7A。

74HC164 是带有串行数据输入和并行输出的 8 位边沿触发移位寄存器。数据通

74HC164 参数		
74HC164 基本参数		
电压	2.0∼6.0V	
驱动电流	+/-5.2 mA	
传输延迟	12 ns@5V	
74HC164 其他特性		
最高频率	78 MHz	

慧净电子网 WWW.HLMCU.COM

端(DSA 和 DSB)中的任一个串行输入。当其中一端作为数据输入时,另一有效使能端。两输入端必须连接在一起,或者把未使用的端口绑定为高。

在时钟脉冲(CP)的每个上升沿,数据将向右移动一位,并输入至 Q0, Q0输入端(DSA和 DSB)进行逻辑与运算后的结果,在时钟脉冲上升沿来临之就绪时间。

如果 **74HC164** 的主复位(**MR**)输入为低电平,所有其他输入将被无视,并且 存器,强制所有输出为低电平。

164 特性

控串行数据输入

步主复位

容 JEDEC 标准 no.7A

SD 保护

o HBM EIA/JESD22-A114-B 超过 2000 V

_

o MM EIA/JESD22-A115-A 超过 200 V

选多种封装类型

度范围

o -40~+85 ℃

o -40~+125 ℃

逻辑电平 CMOS 功耗考量 低功耗或电池供电应用 74HC164 封装与引脚 SO14, SSOP14, DIP14, TSSOP14