第1班(Tomorrow) 第二回進捗報告発表資料

片山・丸中・三上・水野・横山

1 CPU仕様の変更

1.1 命令セットについて

前回発表後班員で話し合った結果、入出力は専用の命令を用意して行うことに決定し、input, output 命令を追加することにした。

ただ、命令形式に関して、実装を進めるなかで、班員間で意見の不一致が生じたので、命令形式についてはこの発表の後話し合い、決定する。

恐らく、メモリからレジスタから書き出し・読み出しをする ことになる。

1.2 メモリについて

前回発表時には、BlockRAMとSRAMの使い分け方及びアクセス方法についての考慮をしていなかったが、前回発表後、メモリアクセスの仕様を決めた。

- 1. BlockRAMへのアクセスは、先頭のアドレスを 0x00000000 として行う。
- 2. SRAMへのアクセスは、先頭のアドレスを0x80000000 として行う。

2 今週の進捗

2.1 コア

- blockRAM, SRAM, Register といった各コンポーネントができた。
- コントロール部分(ALUなど)が完成した。
- データパスが完成した。
- IOの実装を始めた。
- IOが完成していないので、実機テストはまだ。

2.2 コンパイラ

- アセンブラ仮想コードの定義が完成
- ◆ クロージャから仮想コードの変換が完成
- 仮想コードに即値を埋め込む処理が完成

2.3 FPU


● fadd, fsubの実装を終えた。

2.4 シミュレータ

- USBからの入力をstdin, USBへの出力をstdoutとして、 CPUシミュレータをほぼ実装した。
- 前述の通り、IOはまだ仕様が決まっていないが、適当に命令を作って、outputは実装・テストした。
- 与えられた整数nに対して、fib(n)を計算して結果を stdoutに出力するプログラムを作り、動作を確認した。

3 今後の予定

3.1 全体



3.2 コア

- 今週末にUSBによる入出力を実装する。
- 以後はデバッグし、10月中に整数演算CPUを完動させる。
- 完動後は浮動小数点演算CPUに移る。

3.3 コンパイラ

- 10/24までに、レジスタ割り当て、アセンブラ出力を実装 する。
- 10/25から、シミュレータを用いたデバッグを行う。
- 10月中に、fibを実機で動かす。
- 完動後は浮動小数点命令を含むコンパイラの実装に移る。

3.4 FPU

- フィボナッチの実機完動までにFPUを実装する。
- 今週中にfmulを動かす。
- 10月末までにfdivを実装する。
- 以後は、三角関数などをハードウェア実装する。

3.5 シミュレータ

- 仕様の決定後、input, output命令を10/24までに実装する。
- 10/31までに、以下のようなデバッグ機能を追加する。
 - undoの機能の実装
 - breakpoint機能の実装
- 浮動小数点演算の命令セットが決まったら、これを実装する。命令セット決定後、デバッグを含めて1週間以内に終える。