
Universidad del Valle de Guatemala Electronica Digital 1 Kurt Kellner Josue Salazar 19420 Laboratorio 9

Ejercicio 1




En este ejercicio se realizaron 3 Flip Flops, empezando con un bit, el cual se implemento en un flip flop para volverlo de 2 bits y la misma mecanica para volverlo en 4 bits, en el 3 Flip flop se implementaron 2 Flilp Flops de 2 bits.

Se puede decir que la estructura es la misma, las variaciones estan en el numero de entradas y salidas, y solo el primer FF poseia la salida "reg".

```
module flipD(input wire CLK, RESET, EN, D, output reg Q);
   always @ (posedge CLK or posedge RESET)begin
   if(RESET)
    Q <= 1'b0;
   else if (EN)
    Q <= D;
   end
endmodule

module flipT(input wire CLK, RESET, EN, output wire Q);
flipD FT(CLK, RESET, EN, ~Q, Q);
endmodule</pre>
```






En el ejercicio 2 Se realizo un FF tipo T el cual provien de un FF tipo D, la unica variacion que contiene este es que la entrad es la inversa de la salida, ademas del CLK y el enable. Primero se realizo el moduelo del FF tipo D y se implemento en el FF tipo T pero en lugar de la entrada D se coloco ~Q(inversa de la salida).

```
module flipfD(input wire CLK, RESET, EN, D, output reg Q);
     always @ (posedge CLK or posedge RESET)begin
       if(RESET)
         Q <= 1'b0;
       else if (EN)
         Q <= D;
     end
   endmodule
   module flipJK(input wire CLK, RESET, EN, J, K, output wire Q);
     wire NJ, NK, s1, s2, q;
     not(NQ, Q);
     not(NK, K);
     and(s1, J, NQ);
     and(s2, NK, Q);
     flipfD FJK(CLK, RESET, EN, q, Q);
   endmodule
Signals
         Waves
Time
    J
    K
    Q
  CLK
RESET
        FlipFlop JK
                                                             O D
                                                0
                 к О → >
                                CLK J
                                      Reset
```

En el ejercicio 3 se utilizo un FF tipo D para poder construir un FF tipo JK, el cual define una sere de combinaciones de JK y convierte la salida Q en otra entrada para el FF. Se baso en una tabla de verdad para poder hacer la nube combinacional que se observa en circuit verse.



En este ejercicio se contruyó un Buffer Tri-estado, el cual requiere unicamente de 2 entradas, y cuando el enable esta apagado sus salidas estan en alta impedancia o "z".

```
ROM_5(input wire [6:0]I, output reg [12:0]0);
                   always @ (I)begin
                                                                                                                                                                                                                                                                                                                        req [6:0]I;
                                          | The control of the 
                                                                                                                                                                                                                                                                                                                       initial begin
                                                                                                                                                                                                                                                                                                                                                                                                                                                           %b", I, 0);
                                          #2 I = 7'b00001?1;
                                                                                                                                                                                                                                                                                                                      #2 I = 7'b00000?1;
                                                                                                                                                                                                                                                                                                                      #2 I = 7'b00011?1;
#2 I = 7'b00010?1;
                                         7'b1000711: 0 = 13'b0100000001000;//
7'b1000711: 0 = 13'b1000000001000;//
7'b1001711: 0 = 13'b1000000001000;//
7'b1001701: 0 = 13'b0100000001000;//
7'b101771: 0 = 13'b0110111000010;//
7'b101771: 0 = 13'b0100000001000;//
7'b1100771: 0 = 13'b000000001001;//
                                                                                                                                                                                                                                                                                                                      #2 I = 7'b0011??1;
#2 I = 7'b0100??1;
                                                                                                                                                                                                                                                                                                                      #2 I = 7'b0101??1;
#2 I = 7'b0110??1;
                                                                                                                                                                                                                                                                                                                      #2 I = 7'b1000?11;
#2 I = 7'b1000?01;
                                          7'b1111??1: 0 = 13'b1011100100000;//
default: 0 = 7'b??????0;// si no se le asigna valor queda en
                                                                                                                                                                                                                                                                                                                       #2 I = 7'b1001?01:
                                                                                                                                                                                                                                                                                                                      #2 I = 7'b1011??1;
#2 I = 7'b1100??1;
                                                                                                                                                                                                                                                                                                                      #2 I = 7'b1110??1;
#2 I = 7'b1111??1;
                                                                                                                                                                                                                                                                                                                       #2 I = 7'b10110?1;
#2 I = 7'b00111?1;
 Signals
      I[6:0]
                                                                        + zz 0Z 0Z 0Z 0Z 0Z 1Z 1Z 2Z 2Z 3Z 3Z 4Z 4Z 4Z 4Z 5Z 5Z 6Z 6Z 7Z 7Z 5Z 1Z 3Z +
                                                                              0[12:0]
```

En este ejercicio se armo una memoria capaz de guardar todos los comando que contiene un procesador. En este ejercicio se elabora una ROM de 7 bits de entrada y 13 bits de salida. Esto se realizon con un casez donde se guardaron los posibles cambios de la memoria, se probaron las 21 posibilidades y 5 con datos cambiandoles los don't cares por 0's o 1's.