

Universidad del Valle de Guatemala

Electronica Digital 1


Kurt Kellner

Josue Salazar

19420

Laboratorio 9

## Ejercicio 1





En este ejercicio se realizaron 3 Flip Flops, empezando con un bit, el cual se implemento en un flip flop para volverlo de 2 bits y la misma mecanica para volverlo en 4 bits, en el 3 Flip flop se implementaron 2 Flip Flops de 2 bits.

Se puede decir que la estructura es la misma, las variaciones estan en el numero de entradas y salidas, y solo el primer FF poseia la salida "reg".

## Ejercicio 2

```
module flipD(input wire CLK, RESET, EN, D, output reg Q);
  always @ (posedge CLK or posedge RESET)begin
    if(RESET)
      Q <= 1'b0;
    else if (EN)
      Q <= D;
    end
  endmodule



module flipT(input wire CLK, RESET, EN, output wire Q);
  flipD FT(CLK, RESET, EN, ~Q, Q);
endmodule
```



En el ejercicio 2 Se realizo un FF tipo T el cual provien de un FF tipo D, la unica variacion que contiene este es que la entrada es la inversa de la salida, ademas del CLK y el enable. Primero se realizo el moduelo del FF tipo D y se implemento en el FF tipo T pero en lugar de la entrada D se coloco  $\sim Q$ (inversa de la salida).


### Ejercicio 3

```
module flipfD(input wire CLK, RESET, EN, D, output reg Q);  
  always @ (posedge CLK or posedge RESET)begin  
    if(RESET)  
      Q <= 1'b0;  
    else if (EN)  
      Q <= D;  
    end  
endmodule  
  
module flipJK(input wire CLK, RESET, EN, J, K, output wire Q);  
  wire NJ, NK, s1, s2, q;  
  
  not(NQ, Q);  
  not(NK, K);  
  and(s1, J, NQ);  
  and(s2, NK, Q);  
  or(q, s1, s2);  
  
  flipfD FJK(CLK, RESET, EN, q, Q);  
  
endmodule
```



En el ejercicio 3 se utilizó un FF tipo D para poder construir un FF tipo JK, el cual define una serie de combinaciones de JK y convierte la salida Q en otra entrada para el FF. Se basó en una tabla de verdad para poder hacer la nube combinacional que se observa en el circuito.

#### Ejercicio 4



En este ejercicio se contruyó un Buffer Tri-estado, el cual requiere unicamente de 2 entradas, y cuando el enable esta apagado sus salidas estan en alta impedancia o “z”.

## Ejercicio 5

```

module ROM_5(input wire [6:0]I, output reg [12:0]O);
  reg [12:0] ROM [0:127];
  always @ (I)begin
    casez(I)
      7'b?????0: O = 13'b100000001000;//
      7'b00001?1: O = 13'b010000001000;//
      7'b00000?1: O = 13'b100000001000;//
      7'b00011?1: O = 13'b100000001000;//
      7'b00010?1: O = 13'b010000001000;//
      7'b00107?1: O = 13'b0001001000010;//
      7'b00117?1: O = 13'b1001001100000;//
      7'b01007?1: O = 13'b0011010000010;//
      7'b01017?1: O = 13'b0011010000010;//
      7'b01107?1: O = 13'b011010100000;//
      7'b01117?1: O = 13'b1000000111000;//
      7'b10007?1: O = 13'b010000001000;//
      7'b10017?1: O = 13'b100000001000;//
      7'b1001701: O = 13'b010000001000;//
      7'b10107?1: O = 13'b0011011000010;//
      7'b10117?1: O = 13'b011011100000;//
      7'b11007?1: O = 13'b010000001000;//
      7'b11017?1: O = 13'b000000001001;//
      7'b11107?1: O = 13'b001110000010;//
      7'b11117?1: O = 13'b1011100100000;//
      default: O = 7'b?????0; // si no se le asigna valor queda en
    endcase
  end
endmodule

```

```

1 module testbench();
2
3   reg [6:0]I;
4   wire [12:0]O;
5
6   ROM_5 MROM(I, O);
7
8   initial begin
9     #1
10    $display("      IN      | Funcion de la ROM ");
11    $monitor("      %b      %b", I, O);
12    I = 7'b?????0;
13    #2 I = 7'b00001?1;
14    #2 I = 7'b00000?1;
15    #2 I = 7'b00011?1;
16    #2 I = 7'b00010?1;
17    #2 I = 7'b00107?1;
18    #2 I = 7'b00117?1;
19    #2 I = 7'b01007?1;
20    #2 I = 7'b01017?1;
21    #2 I = 7'b01107?1;
22    #2 I = 7'b01117?1;
23    #2 I = 7'b10007?1;
24    #2 I = 7'b1000701;
25    #2 I = 7'b10017?1;
26    #2 I = 7'b1001701;
27    #2 I = 7'b10107?1;
28    #2 I = 7'b10117?1;
29    #2 I = 7'b11007?1;
30    #2 I = 7'b11017?1;
31    #2 I = 7'b11107?1;
32    #2 I = 7'b11117?1;
33    #2 I = 7'b10110?1;
34    #2 I = 7'b00111?1;
35    #2 I = 7'b0110701;
36    #2 I = 7'b01110?1;
37    #2 I = 7'b1010101;

```

En este ejercicio se armó una memoria capaz de guardar todos los comandos que contiene un procesador. En este ejercicio se elabora una ROM de 7 bits de entrada y 13 bits de salida. Esto se realizó con un casez donde se guardaron los posibles cambios de la memoria, se probaron las 21 posibilidades y 5 con datos cambiando los don't cares por 0's o 1's.