dbus_rdata[31:0]

irq_mtip

clk

ibus_rdata[31:0]

dbus_fault
ibus_fault

rst

u_dec

rv_decode

alu_a_sel[1:0] alu_b_sel alu_op[3:0] csr_op[1:0] csr_wr_intent

illegal
imm_type[2:0]
is_branch
is_csr
is_ebreak
is_ecall
is_jal
is_jalr
is_load
is_mret

is_store mem_unsigned

rd_we

insn[31:0]

mem_size[1:0] wb_sel[1:0]

addr_d_i RTL_MUX

I0 S=1'b1

I1 S=default O S

csr_en2_i RTL_INV

I0 O

state_q_i

RTL_MUX

I0[2:0] V=B"001", S=2'b10
I1[2:0] V=B"010", S=2'b11

I2[2:0] V=B"100", S=2'b00 O[2:0] S[1:0]

u_imm

rv_imm

imm[31:0] imm_type[2:0]
insn[31:7]

addr_d_i__0

RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=2'b11 O
S[1:0]

csr_en1_i RTL_AND

I0

I1 O

csr_src0_i RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

csr_en0_i RTL_AND

I0

I1 O

mret_en0_i RTL_AND

I0

I1 O

addr_q_reg[31:0]

RTL_REG C

CED Q

u_lsu_load

rv_lsu_load

addr_lo[1:0]

is_unsigned data[31:0] raw[31:0] size[1:0]

u_csr

rv_csr

clk

csr_en

csr_illegal csr_wr_intent
instret_en
irq_mtip

irq_pending mret_en

rst

trap_en

csr_addr[11:0] csr_op[1:0] csr_rdata[31:0] csr_src[31:0] mepc[31:0] mtvec[31:0]

trap_cause[31:0]

trap_epc[31:2]
trap_tval[31:0]

pc_d0_i +RTL_ADD

I0[31:0]

I1[2:0] V=B"100" O[31:0]

rf_wdata_i

RTL_MUX

I0[31:0] S=2'b00
I1[31:0] S=2'b01
I2[31:0] S=2'b10

I3[31:0] S=2'b11 O[31:0] S[1:0]

we0_i RTL_AND

I0

I1 O

u_rf

rv_regfile

clk

we

raddr1[4:0] raddr2[4:0] rdata1[31:0] rdata2[31:0] waddr[4:0] wdata[31:0]

b_d_i

RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=2'b11 O
S[1:0]

exc3_i__0 RTL_AND

I0

I1 O

exc3_i RTL_OR

I0

I1 O

exc3_i__1 +RTL_ADD

I0[31:0]

I1[31:0] O[31:0]

b_q_reg[31:0]

RTL_REG C

CED Q

u_lsu_req

rv_lsu_req

misaligned addr_lo[1:0] size[1:0] store_data[31:0] wdata[31:0] wstrb[3:0]

exc1_i RTL_OR

I0

I1 O

exc2_i RTL_OR

I0

I1 O

exc2_i__0 RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

cause0_i RTL_MUX S

I0[3:0] V=B"0110", S=1'b1

I1[3:0] V=B"0100", S=default O[3:0]

exc0_i RTL_AND

I0

I1 O

exc1_i__0 RTL_AND

I0

I1 O

cause_i RTL_MUX S

I0[3:0] S=1'b1

I1[3:0] V=B"0010", S=default O[3:0]

exc_i RTL_MUX

I0 S=1'b1

I1 S=default O S

tval_i RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

cause_i__0 RTL_MUX S

I0[3:0] S=1'b1

I1[3:0] S=default O[3:0]

exc_i__0 RTL_MUX

I0 S=1'b1

I1 S=default O S

tval_i__0 RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

state_d_i RTL_MUX S

I0[1:0] S=1'b1

I1[1:0] S=default O[1:0]

fault_d_i RTL_MUX

I0 S=1'b1

I1 S=default O S

state_d_i__1 RTL_MUX

I0 S=1'b1

I1 S=default O S

cause_i__1 RTL_MUX S

I0[3:0] V=B"1011", S=1'b1

I1[3:0] S=default O[3:0]

exc_i__1 RTL_MUX

I0 S=1'b1

I1 S=default O S

tval_i__1 RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

state_d_i__0

RTL_MUX

I0[1:0] V=B"01", S=2'b00
I1[1:0] V=B"10", S=2'b01
I2[1:0] S=2'b10

I3[1:0] S=2'b11 O[1:0] S[1:0]

trap_cause4_i RTL_INV

I0 O

fault_d_i__0

RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=2'b11 O
S[1:0]

state_d_i__2

RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=2'b11 O
S[1:0]

cause_i__2 RTL_MUX S

I0[3:0] V=B"0011", S=1'b1

I1[3:0] S=default O[3:0]

exc_i__2 RTL_MUX

I0 S=1'b1

I1 S=default O S

tval_i__2 RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

fault_q_reg

RTL_REG_SYNC C

CED Q

RST

state_q_reg[1:0]

RTL_REG_SYNC C

CED Q

RST

trap_cause3_i RTL_AND

I0

I1 O

cause_i__3 RTL_MUX S

I0[3:0] V=B"0010", S=1'b1

I1[3:0] S=default O[3:0]

tval_i__3 RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

pc_d_i RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

exc_i__3 RTL_MUX

I0 S=1'b1

I1 S=default O S

trap_cause2_i__0 RTL_AND

I0

I1 O

a_d_i

RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=2'b11 O
S[1:0]

cause_i__4 RTL_MUX S

I0[3:0] V=B"0001", S=1'b1

I1[3:0] S=default O[3:0]

pc_d_i__0 RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

tval_i__4 RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

trap_cause1_i__0 RTL_AND

I0

I1 O

a_q_reg[31:0]

RTL_REG C

CED Q

pc_d_i__3 RTL_MUX

I0 S=1'b1

I1 S=default O S

trap_cause2_i RTL_AND

I0

I1 O

instret_en3_i RTL_INV

I0 O

state_d4_i__0 RTL_AND

I0

I1 O

trap_cause_i RTL_MUX S

I0[31:0] V=X"00000002", S=1'b1

I1[31:0] S=default O[31:0]

trap_cause0_i RTL_MUX S

I0[3:0] V=B"0111", S=1'b1

I1[3:0] V=B"0101", S=default O[3:0]

b0_i RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

alu_a_i

RTL_MUX

I0[31:0] S=2'b00
I1[31:0] S=2'b01
I2[31:0] S=2'b10

I3[31:0] S=default O[31:0] S[1:0]

pc_d_i__1 RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

ir_d_i

RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=2'b11 O
S[1:0]

pc_d_i__4 RTL_MUX

I0 S=1'b1

I1 S=default O S

trap_tval_i RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

trap_cause1_i RTL_AND

I0

I1 O

instret_en2_i__0 RTL_INV

I0 O

rvfi_rd2_i!=RTL_NEQ O

I0[4:0]
I1[4:0]

state_d3_i RTL_OR

I0

I1 O

instret_en2_i RTL_AND

I0

I1 O

rvfi_mem0_i RTL_MUX S

I0[1:0] V=B"10", S=1'b1

I1[1:0] S=default O[1:0]

trap_cause_i__0 RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

u_alu

rv_alu

br_taken

a[31:0] b[31:0] br_funct3[2:0] op[3:0] y[31:0]

pc_d_i__2

RTL_MUX

I0[31:0] S=2'b00
I1[31:0] S=2'b10

I2[31:0] S=2'b11 O[31:0] S[1:0]

ibus_req0_i RTL_INV

I0 O

ir_q_reg[31:0]

RTL_REG C

CED Q

pc_d_i__5

RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=2'b11 O
S[1:0]

trap_tval_i__0 RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

state_d2_i RTL_OR

I0

I1 O

rvfi_rd1_i RTL_AND

I0

I1 O

instret_en1_i RTL_AND

I0

I1 O

dbus_req0_i__0 RTL_INV

I0 O

dbus_req0_i RTL_AND

I0

I1 O

rvfi_mem_wdata_i RTL_AND

I0[31:0]

I1[31:0] O[31:0]

dbus_wstrb_i RTL_MUX S

I0[3:0] S=1'b1

I1[3:0] S=default O[3:0]

rvfi_mem_i RTL_MUX S

I0[1:0] V=B"01", S=1'b1

I1[1:0] S=default O[1:0]

perf_ev[3:0]_OBUF_inst OBUF O I

trap_cause_i__1 RTL_MUX S

I0[31:0] V=X"80000007", S=1'b1

I1[31:0] S=default O[31:0]

rvfi_mem_addr_i RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

state_d1_i RTL_OR

I0

I1 O

state_d4_i RTL_AND

I0

I1 O

ibus_req_i RTL_AND

I0

I1 O

pc_q_reg[31:0]

RTL_REG_SYNC C

CED Q

RST

trap_tval_i__1 RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

rvfi_rd_wdata_i RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

rvfi_rd_i RTL_MUX S

I0[4:0] S=1'b1

I1[4:0] S=default O[4:0]

instret_en0_i RTL_OR

I0

I1 O

dbus_req_i RTL_AND

I0

I1 O

dbus_wdata[31:0]

rvfi_mem_wdata[31:0] dbus_size[1:0]

dbus_wstrb[3:0] rvfi_mem_wstrb[3:0] dbus_we
rvfi_mem[1:0]

rvfi_trap_cause[31:0]

rvfi_mem_addr[31:0] perf_ev[5:0] rvfi_trap

dbus_addr[31:0]

ibus_req

ibus_addr[31:0] rvfi_pc[31:0] rvfi_trap_epc[31:0]

rvfi_trap_tval[31:0]

rvfi_insn[31:0]

rvfi_rd_wdata[31:0]

rvfi_rd[4:0]

rvfi_valid

dbus_req

1:0

3:0

1:0

. . .

...

... 0 0 0 0 0 1 221 5 5 5 544 5 55 4 44 44

3:0 5 54

...

... 1

3:0