insn[31:0]

illegal0_i__3

!=RTL_NEQ O

I0[6:0]
I1[6:0]

illegal1_i__2

!=RTL_NEQ O

I0[6:0]
I1[6:0] V=B"0100000"

insn[14:12]_IBUF_inst

IBUF O I

illegal0_i__4 RTL_AND

I0

I1 O

csr_wr_intent1_i =RTL_EQO

I0[1:0]
I1[1:0] V=B"01"

csr_wr_intent1_i__0

!=RTL_NEQ O

I0[4:0]
I1[4:0]

illegal0_i

!=RTL_NEQ O

I0[2:0]
I1[2:0]

illegal1_i__3

!=RTL_NEQ O

I0[2:0]
I1[2:0] V=B"101"

illegal1_i =RTL_EQO

I0[2:0]
I1[2:0] V=B"011"

illegal1_i__0 =RTL_EQO

I0[1:0]
I1[1:0]

illegal_i

RTL_MUX

I0 S=3'b101

I1 S=default O

S[2:0]

csr_wr_intent0_i RTL_OR

I0

I1 O

illegal0_i__5 RTL_AND

I0

I1 O

illegal1_i__1 =RTL_EQO

I0[1:0]
I1[1:0]

illegal_i__3

RTL_ROM O A[31:0]
illegal_i__4

RTL_ROMO A[2:0]

illegal0_i__0 =RTL_EQO

I0[1:0]
I1[1:0] V=B"01"

illegal0_i__1 RTL_OR

I0

I1 O

csr_wr_intent_i

RTL_MUX

I0 S=3'b100

I1 S=default O

S[2:0]

illegal_i__0

RTL_MUX

I0 S=3'b001

I1 S=default O

S[2:0]

illegal_i__1

RTL_MUX

I0 S=7'b0100000

I1 S=default O

S[6:0]

illegal_i__2

RTL_MUX

I0 S=3'b001

I1 S=default O

S[2:0]

illegal0_i__2 RTL_OR

I0

I1 O

illegal_i__5

RTL_MUX

I0 S=3'b000

I1 S=default O

S[2:0]

is_ebreak_i

RTL_ROM O A[31:0]
is_ecall_i

RTL_ROM O A[31:0]

is_mret_i

RTL_ROM O A[31:0]

is_csr_i

RTL_ROMO A[2:0]

uses_rs10_i RTL_INV

I0 O

is_fencei_i

RTL_ROMO A[2:0]

imm_type_i

RTL_ROM

A[2:0] O[2:0]

csr_wr_intent_i__0

RTL_MUX

I0 S=3'b000

I1 S=default O

S[2:0]

alu_op_i

RTL_MUX

I0[3:0] S=3'b101

I1[3:0] S=default O[3:0]

S[2:0]

illegal1_i__4

!=RTL_NEQ O

I0[1:0]
I1[1:0]

illegal_i__6

RTL_MUX

I0 S=7'b0110111
I1 S=7'b0010111
I10 S=7'b1110011
I11 S=default
I2 S=7'b1101111
I3 S=7'b1100111
I4 S=7'b1100011
I5 S=7'b0000011
I6 S=7'b0100011
I7 S=7'b0010011
I8 S=7'b0110011

I9 S=7'b0001111 O

S[6:0]

is_ebreak_i__0

RTL_MUX

I0 S=3'b000

I1 S=default O

S[2:0]

is_ecall_i__0

RTL_MUX

I0 S=3'b000

I1 S=default O

S[2:0]

is_mret_i__0

RTL_MUX

I0 S=3'b000

I1 S=default O

S[2:0]

is_csr_i__0

RTL_MUX

I0 S=3'b000

I1 S=default O

S[2:0]

uses_rs1_i

RTL_MUX

I0 S=3'b100

I1 S=default O

S[2:0]

wb_sel_i

RTL_ROM

A[2:0] O[1:0]

is_fencei_i__0

RTL_MUX

I0 S=7'b0110111
I1 S=7'b0010111
I10 S=7'b1110011
I11 S=default
I2 S=7'b1101111
I3 S=7'b1100111
I4 S=7'b1100011
I5 S=7'b0000011
I6 S=7'b0100011
I7 S=7'b0010011
I8 S=7'b0110011

I9 S=7'b0001111 O

S[6:0]

imm_type_i__0

RTL_MUX

I0[2:0] S=3'b000

I1[2:0] S=default O[2:0]

S[2:0]

is_jal_i

RTL_ROMO A[6:0]
is_branch_i

RTL_ROMO A[6:0]
is_jalr_i

RTL_ROMO A[6:0]
is_load_i

RTL_ROMO A[6:0]
csr_wr_intent_i__1

RTL_MUX

I0 S=7'b0110111
I1 S=7'b0010111
I10 S=7'b1110011
I11 S=default
I2 S=7'b1101111
I3 S=7'b1100111
I4 S=7'b1100011
I5 S=7'b0000011
I6 S=7'b0100011
I7 S=7'b0010011
I8 S=7'b0110011

I9 S=7'b0001111 O

S[6:0]

alu_op_i__0

RTL_MUX

I0[3:0] S=3'b001

I1[3:0] S=default O[3:0]

S[2:0]

illegal_i__7

RTL_MUX

I0 S=1'b1

I1 S=default O S
is_ebreak_i__1

RTL_MUX

I0 S=7'b0110111
I1 S=7'b0010111
I10 S=7'b1110011
I11 S=default
I2 S=7'b1101111
I3 S=7'b1100111
I4 S=7'b1100011
I5 S=7'b0000011
I6 S=7'b0100011
I7 S=7'b0010011
I8 S=7'b0110011

I9 S=7'b0001111 O

S[6:0]

is_ecall_i__1

RTL_MUX

I0 S=7'b0110111
I1 S=7'b0010111
I10 S=7'b1110011
I11 S=default
I2 S=7'b1101111
I3 S=7'b1100111
I4 S=7'b1100011
I5 S=7'b0000011
I6 S=7'b0100011
I7 S=7'b0010011
I8 S=7'b0110011

I9 S=7'b0001111 O

S[6:0]

is_mret_i__1

RTL_MUX

I0 S=7'b0110111
I1 S=7'b0010111
I10 S=7'b1110011
I11 S=default
I2 S=7'b1101111
I3 S=7'b1100111
I4 S=7'b1100011
I5 S=7'b0000011
I6 S=7'b0100011
I7 S=7'b0010011
I8 S=7'b0110011

I9 S=7'b0001111 O

S[6:0]

is_store_i

RTL_ROMO A[6:0]
is_csr_i__1

RTL_MUX

I0 S=7'b0110111
I1 S=7'b0010111
I10 S=7'b1110011
I11 S=default
I2 S=7'b1101111
I3 S=7'b1100111
I4 S=7'b1100011
I5 S=7'b0000011
I6 S=7'b0100011
I7 S=7'b0010011
I8 S=7'b0110011

I9 S=7'b0001111 O

S[6:0]

rd_we_i

RTL_MUX

I0 S=7'b0110111
I1 S=7'b0010111
I10 S=7'b1110011
I11 S=default
I2 S=7'b1101111
I3 S=7'b1100111
I4 S=7'b1100011
I5 S=7'b0000011
I6 S=7'b0100011
I7 S=7'b0010011
I8 S=7'b0110011

I9 S=7'b0001111 O

S[6:0]

uses_rs1_i__0

RTL_MUX

I0 S=3'b000

I1 S=default O

S[2:0]

wb_sel_i__0

RTL_MUX

I0[1:0] S=3'b000

I1[1:0] S=default O[1:0]

S[2:0]

imm_type_i__1

RTL_MUX

I0[2:0] V=B"011", S=7'b0110111
I1[2:0] V=B"011", S=7'b0010111
I10[2:0] S=7'b1110011
I11[2:0] S=default
I2[2:0] V=B"100", S=7'b1101111
I3[2:0] S=7'b1100111
I4[2:0] V=B"010", S=7'b1100011
I5[2:0] S=7'b0000011
I6[2:0] V=B"001", S=7'b0100011
I7[2:0] S=7'b0010011
I8[2:0] S=7'b0110011
I9[2:0] S=7'b0001111

O[2:0]

S[6:0]

is_fencei_i__1

RTL_MUX

I0 S=1'b1

I1 S=default O S
is_jal_i__0

RTL_MUX

I0 S=1'b1

I1 S=default O S

alu_a_sel_i

RTL_ROM

A[6:0] O[1:0]

alu_b_sel_i

RTL_ROMO A[6:0]
is_branch_i__0

RTL_MUX

I0 S=1'b1

I1 S=default O S
is_jalr_i__0

RTL_MUX

I0 S=1'b1

I1 S=default O S
is_load_i__0

RTL_MUX

I0 S=1'b1

I1 S=default O S
csr_wr_intent_i__2

RTL_MUX

I0 S=1'b1

I1 S=default O S
alu_op_i__1

RTL_MUX

I0[3:0] S=7'b0110111
I1[3:0] S=7'b0010111
I10[3:0] S=7'b1110011
I11[3:0] S=default
I2[3:0] S=7'b1101111
I3[3:0] S=7'b1100111
I4[3:0] S=7'b1100011
I5[3:0] S=7'b0000011
I6[3:0] S=7'b0100011
I7[3:0] S=7'b0010011
I8[3:0] S=7'b0110011
I9[3:0] S=7'b0001111

O[3:0]

S[6:0]

is_ebreak_i__2

RTL_MUX

I0 S=1'b1

I1 S=default O S

is_ecall_i__2

RTL_MUX

I0 S=1'b1

I1 S=default O S

is_mret_i__2

RTL_MUX

I0 S=1'b1

I1 S=default O S

csr_op[1:0]_OBUF_inst

OBUF O I
mem_size[1:0]_OBUF_inst

OBUF O I
is_store_i__0

RTL_MUX

I0 S=1'b1

I1 S=default O S

mem_unsigned_OBUF_inst OBUFO I
is_csr_i__2

RTL_MUX

I0 S=1'b1

I1 S=default O S
rd_we_i__0

RTL_MUX

I0 S=1'b1

I1 S=default O S

uses_rs2_i

RTL_ROMO A[6:0]
uses_rs1_i__1

RTL_MUX

I0 S=7'b0110111
I1 S=7'b0010111
I10 S=7'b1110011
I11 S=default
I2 S=7'b1101111
I3 S=7'b1100111
I4 S=7'b1100011
I5 S=7'b0000011
I6 S=7'b0100011
I7 S=7'b0010011
I8 S=7'b0110011

I9 S=7'b0001111 O

S[6:0]

wb_sel_i__1

RTL_MUX

I0[1:0] S=7'b0110111
I1[1:0] S=7'b0010111
I10[1:0] S=7'b1110011
I11[1:0] S=default
I2[1:0] V=B"01", S=7'b1101111
I3[1:0] V=B"01", S=7'b1100111
I4[1:0] S=7'b1100011
I5[1:0] V=B"10", S=7'b0000011
I6[1:0] S=7'b0100011
I7[1:0] S=7'b0010011
I8[1:0] S=7'b0110011
I9[1:0] S=7'b0001111

O[1:0]

S[6:0]

imm_type[2:0]

is_fencei

is_jal

alu_a_sel[1:0]

alu_b_sel

is_branch

is_jalr

is_load

csr_wr_intent

illegal

alu_op[3:0]

is_ebreak

is_ecall

is_mret

csr_op[1:0]

mem_size[1:0]

is_store

mem_unsigned

is_csr

rd_we

uses_rs2

uses_rs1

wb_sel[1:0]

...

...

...

.. .

.. .

...

...

...

...

.. .

6:0

1:0

6:0

6:0

6:0

6:0

6:0

6:0

6:0

6:0

6:0

6:0

6:0

6:0

6:0

6:0

.. .

6:0

6:0

6:0

6:0

6:0