Rapport TP 03

Samory DIABY

Table des matières

1	Objectif											
2	Notes Réalisations											
3												
	3.1	Nouve	au compteur	2								
		3.1.1	Schéma RTL du nouveau compteur	2								
		3.1.2	Code VHDL du nouveau compteur	3								
		3.1.3	Testbench du nouveau compteur	5								
	3.2	Cligno	tement des LEDs	7								
		3.2.1	Schémas RTL	7								
		3.2.2	Entrées / sorties du système	8								
		3.2.3	Analyse de rapport de synthèse	9								
		3.2.4	Analyse de rapport de timing	9								
	3.3	Démo		10								

1 Objectif

L'objectif de ce TP est de réaliser une architecture permettant de faire clignoter deux LEDs RGB en rouge, vert et bleu. Le pilotage des LEDs se fera à l'aide de machines à états.

2 Notes

Pour ce tp, j'ai assumé que les compteurs étaient codés sur 28 bits.

3 Réalisations

3.1 Nouveau compteur

3.1.1 Schéma RTL du nouveau compteur

Pour réaliser le circuit permettant de faire clignoter les 2 leds RGB de la carte j'ai d'abord dessiné le schéma RTL ci-dessous qui permet de compter le nombre de fois où la sortie du compteur **counter_unit** passe à '1'. Ce compteur (**counter_unit**) passe à '1' en fonction d'un paramètre générique donné en entrée à notre circuit, et va définir le temps des états allumé ou éteint des leds.




FIGURE 1 – Schéma RTL du compteur de "end counter" (Q2)

3.1.2 Code VHDL du nouveau compteur

On retrouve ci-dessous le code VHDL associé au schéma précèdent :

```
1 entity tp_fsm is
2
      generic (
          --vous pouvez ajouter des parameres generics ici
3
          limit : unsigned(27 downto 0) := to_unsigned(8, 28) -- use in
              counter_unit
      );
5
      port (
6
      clk
                   : in std_logic;
                         : in std_logic;
          resetn
          restart
                           : in std_logic;
9
10
      end_counter_cnt : out std_logic_vector(27 downto 0)
       );
11
  end tp_fsm;
12
13
14
  architecture behavioral of tp_fsm is
15
16
17
18
      -- counter
      -- intern_end_counter_cnt -> Q output of the flip flop in RTL
20
      signal intern_end_counter_cnt : std_logic_vector(27 downto 0) := (
21
          others => '0');
22
      -- muxes cmd signals
23
      signal cmd_cnt_incr : std_logic := '0'; -- will allow to choose to
24
          increment the counter or not
      signal cmd_cnt_restart : std_logic := '0'; -- will allow to choose to
25
          increment the counter or not
      -- counter_unit declaration
2.7
    component counter_unit
28
       generic(
29
            limit : unsigned(27 downto 0)
30
       );
31
       port (
32
            clk
                         : in std_logic;
33
                         : in std_logic;
           resetn
34
            end_counter : out std_logic
35
36
    end component;
37
38
    begin
39
40
          LED_COUNTER : counter_unit
41
           generic map (
42
              limit => limit -- set this value to change the time between LED
43
                  blinks
          )
44
          port map (
45
              clk => clk,
46
```

```
resetn => resetn,
47
                end_counter => cmd_cnt_incr
48
           );
49
51
       process(clk,resetn)
52
       begin
53
                if (resetn='1') then
54
55
                    current_state <= idle;</pre>
56
                    -- reset counter
58
59
60
         elsif(rising_edge(clk)) then
62
           current_state <= next_state;</pre>
64
65
           --a completer avec votre compteur de cycles
           -- counter incr mux
66
           if cmd_cnt_incr = '1' then
67
                intern_end_counter_cnt <= std_logic_vector(unsigned())</pre>
68
                   intern_end_counter_cnt) + 1);
           -- else -> keep the prevoius value of the signal
69
70
           end if;
71
           -- counter restart mux
72
           if cmd_cnt_restart = '1' then
73
               intern_end_counter_cnt <= (others => '0');
74
           -- else -> keep the prevoius value of the signal
           end if;
76
               end if;
78
       end process;
80
81
82
84
85
       -- combinatory logic
       cmd_cnt_restart <= restart;</pre>
86
       -- cmd_cnt_incr -> set by the counter_unit
87
88
           -- output
89
           end_counter_cnt <= intern_end_counter_cnt;</pre>
91
92 end behavioral;
```

3.1.3 Testbench du nouveau compteur

On retrouve ci-dessous le **testbench** associé au code précèdent :

```
1 library ieee;
use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
5 entity tb_tp_fsm is
6 end tb_tp_fsm;
8 architecture behavioral of tb_tp_fsm is
    signal resetn
                             : std_logic := '0';
10
11
    signal clk
                            : std_logic := '0';
                            : std_logic := '0';
    signal restart
12
      signal end_counter_cnt : std_logic_vector(27 downto 0) := (others =>
13
          '0');
14
    -- Les constantes suivantes permette de definir la frequence de l'
15
       horloge
    constant hp
                        : time := 5 ns; --demi periode de 5ns
16
    constant period
                       : time := 2*hp; --periode de 10ns, soit une
17
       frequence de 100Hz
18
19
    component tp_fsm
20
       generic(
21
           limit : unsigned(27 downto 0)
22
       );
23
      port (
24
25
        clk
                     : in std_logic;
        resetn
                      : in std_logic;
26
                  : in std_logic;
27
          end_counter_cnt : out std_logic_vector(27 downto 0)
28
29
    end component;
30
31
    begin
32
    dut: tp_fsm
33
        generic map (
34
           limit => to_unsigned(4, 28)
35
36
          port map (
37
               clk => clk,
              resetn => resetn,
39
        restart => restart,
        end_counter_cnt => end_counter_cnt
41
          );
42
43
    --Simulation du signal d'horloge en continue
    process
45
      begin
46
      wait for hp;
47
    clk <= not clk;</pre>
48
```

```
end process;
49
50
     process
51
     begin
52
53
     resetn <= '1';
wait for period*5;
resetn <= '0';</pre>
54
55
56
57
58
      --a completer
      wait;
60
     end process;
61
62
64 end behavioral;
```

3.2 Clignotement des LEDs

3.2.1 Schémas RTL

Pour faire clignoter les LEDs, j'ai ajouté de la logique à mon schéma RTL précèdent :




FIGURE 2 – Schéma RTL du circuit de clignotement des LEDs

Pour pouvoir faire clignoter les 2 LEDs RGB, j'utilise le résultat de comptage **intern_end_counter_cnt** (**iecc**) pour déterminer le nombre de clignotements. 1 Clignotement est équivalent à 1 cycle on/off des LEDs qui est représenté par 1 cycle tous les 2 iecc (1 demi-cycle à chaque incrément de iecc). Pour 1 état de LED, les 3 cycles de clignotements seront donc (premier cycle de clignotement en partant de 0) :

$$\begin{aligned} & \text{cycle 1} \left\{ \begin{array}{l} iecc = 0 & : & LED & off \\ iecc = 1 & : & LED & on \end{array} \right. \\ & \text{cycle 2} \left\{ \begin{array}{l} iecc = 2 & : & LED & off \\ iecc = 3 & : & LED & on \end{array} \right. \\ & \text{cycle 3} \left\{ \begin{array}{l} iecc = 4 & : & LED & off \\ iecc = 5 & : & LED & on \end{array} \right. \end{aligned}$$

Pour gérer les cas on et off des LEDs, j'utilise la parité du nombre stocké dans iecc :

- Nombre impair -> on
- Nombre pair -> off

Pour ce faire j'utilise l'opérateur **modulo** avec en entrée le nombre à tester et le diviseur qui est ici **2**. Si l'opérateur renvoi **0** le nombre est pair, sinon il est impair. Ce résultat est alors stocké dans un signal **led state** qui mettra à jour l'état des LEDs dans la FSM.

Le changement d'état dans la FSM se fait lorsque le compteur **iecc** a fini de compter. On compare iecc à 5 et on attend que **counter_unit** termine de compter son dernier cycle pour éviter de changer d'état trop tôt. Autrement dès le passe à 5 de iecc, l'état changerait et on réinitialiserait le compteur au front montant suivant soit 10ns après le passage à 5.

Voici le schéma de la FSM servant à contrôler l'état des LEDs :




FIGURE 3 – Schéma RTL de la FSM de clignotement des LEDs

On peut voir sur le schéma RTL que l'on change d'état si :

- **iecc** à compté jusqu'à 5 et **counter unit** vaut 1
- le bouton **restart** est pressé
- le bouton **resetn** est pressé

Dans le dernier cas, on reste dans l'état actuel.

3.2.2 Entrées / sorties du système

On a 9 entrées / sorties dans notre système qui sont :

- Entrées : clk, resetn, restart
- Sorties: LED0 (led0_b, led0_g, led0_r) et LED1 (led1_b, led1_g, led1_r)

3.2.3 Analyse de rapport de synthèse

En observant le rapport de synthèse, on retrouve notre machine à états :

State	New Encoding	Previous Encoding
white_led	00	00
red_led	01	01
blue_led	10	10
green_led	11	11

FIGURE 4 – FSM rapport de synthèse

On retrouve bien nos 4 états (LED blanche, rouge, verte et bleue) et ilm est indiqué que cette FSM est stocké dans un registre 2 bits nommé **FSM** sequential current state reg.

Dans le schematic on retrouve également la $counter_unit$ qui est placé dans un module relié au reste du circuit. On a également le registre 28 bits **iecc** correspondant à notre compteur de $end_counter$.

3.2.4 Analyse de rapport de timing

On remarque sur le rapport de timing qu'il n'y a aucune violation (pas de violation de setup ni de hold) :

Design Timing Summary													
1													
						12							
WNS (ns)	TNS (ns)	TNS Failing Endpoints	TNS Total Endpoints	WHS (ns)	THS (ns)	THS Failing Endpoints	THS Total Endpoints	WPWS (ns)					
4.030	0.000	0	86	0.244	0.000	0	86	4.500					

FIGURE 5 – Rapport de timing

Chemin critique

D'après vivado, le chamin critique part du registre de comptage interne \mathbf{iecc} et revient dans ce même registre. Cela correspondrait au circuit rouge sur le schéma ci-dessous :




FIGURE 6 - Rapport de timing

3.3 Démo

On peut voir sur le chronogramme ci-dessous que le changement d'état de la FSM s'effectue bien lors de la remise à "0" du compteur et les LEDs pour les états "blanc" et "rouge" sont allumées correctement.




FIGURE 7 - Rapport de timing