Proyecto 3 — Implementación ASIC: análisis de área y frecuencia

Borrador de las secciones 3.2, 3.4 y 3.5 — datos verificados contra los 8 archivos reports/metricas_*.json del repositorio (4 de noviembre de 2026).

Tabla maestra — síntesis de las 8 corridas

Timing (barrido de frecuencia y utilización):

Corrida	Objetivo	WS nominal (tt)	WS peor esquina (ss)	Viol. setup	Hold mín (ns)
a_T100_U40	10 MHz	+66,9 ns	+37,2 ns	0	+0,44
a_T50	20 MHz	+16,9 ns	−12,8 ns	7.100	+0,44
a_T25	40 MHz	+6,3 ns	−10,3 ns	8.152	+0,17
a_T15	67 MHz	−1,6 ns	−16,4 ns	13.102	+1,07
ff_T100_U40	10 MHz	+58,5 ns	+20,8 ns	0	+0,38
a_U30	10 MHz	+65,1 ns	+33,5 ns	0	+0,36
a_U50	10 MHz	+63,9 ns	+31,5 ns	0	+0,37
a_U60	10 MHz	+65,0 ns	+33,6 ns	0	+0,39

Física (área, potencia y signoff):

Corrida	Util. final	Área celdas (µm²)	Área die (mm²)	Celdas std	Potencia	DRC Magic	LVS	Antenas
a_T100_U40	51,1%	463.703	0,95	19.837	32 mW	0	0	1
a_T50	51,1%	463.703	0,95	19.837	65 mW	0	0	1
a_T25	50,8%	461.130	0,95	19.786	129 mW	0	0	0
a_T15	51,9%	471.235	0,95	19.806	216 mW	0	0	0
ff_T100_U40	52,4%	942.213	1,86	38.499	62 mW	0	0	0
a_U30	39,2%	472.813	1,26	21.905	33 mW	0	0	0
a_U50	63,1%	457.822	0,77	18.603	32 mW	0	0	0
a_U60	75,3%	454.323	0,64	17.794	32 mW	0	0	0

Signoff físico: DRC Magic 0 en las 8 corridas; LVS 0 en las 8 (dispositivos, nets y pines emparejados); XOR 0; IR drop máximo 0,99 mV, despreciable frente a los 5 V de alimentación. Antenas: 6 corridas terminaron en 0; T100 y T50 retienen 1 net con violación cada una (34 diodos insertados); la T15 cerró en 0 con 14 diodos. Hold positivo en todas las corridas y esquinas: nunca fue un problema.

3.2 — Área

Para cuantificar el impacto de la estrategia de memoria en el área final, se llevó el mismo diseño (asic_rom_top, objetivo 10 MHz) hasta GDS con dos estrategias para el programa del juego: memoria ROM dedicada (corrida a_T100_U40) y banco de flip-flops (ff_T100_U40). La estrategia ROM reduce todas las métricas físicas en un factor de ~2×: el área del die cae de 1,86 a 0,95 mm² (1,96×), el área de celdas estándar de 942.213 a 463.703 µm² (2,03×), el número de celdas de 38.499 a 19.837 (2,01×) y, como efecto colateral, la potencia total baja de 62 a 32 mW (1,92×). La razón es directa: la ROM sintetiza el contenido del programa como lógica estructurada, mientras que el banco de FF replica por completo el área de almacenamiento en celdas secuenciales. (Cifra de referencia FPGA: mantener el factor ~4,9× consistente con la sección 3.1.)

Además del área, el juego usa 114 palabras de instrucción (de 256 recomendadas) y 0 palabras de datos (no hay sección .data; todo vive en registros). En flip-flops, la estrategia ROM usa 2.860 y la estrategia FF 4.903 — la misma razón ~1,7× que explica la diferencia de área. Frecuencia máxima: ambas cierran a 10 MHz (T=100ns); no se barrió el período completo para la estrategia FF por falta de tiempo, pero su slack es menor en ambas esquinas (58,5 ns / 20,8 ns vs. 66,9 ns / 37,2 ns de la estrategia ROM), lo que sugiere que su techo real es más bajo.




Figura 1 — Costo de implementar la memoria con flip-flops en vez de ROM (ff_T100_U40 vs a_T100_U40).

El barrido de utilización (30–60% de objetivo de floorplan, a 10 MHz) muestra que el área del die es elástica mientras el contenido lógico no: el área de celdas se mantiene en ~455–473 mil µm² y la holgura de setup en peor esquina en +31 a +34 ns en los cuatro casos, pero el die encoge de 1,26 a 0,64 mm² (−49%) al subir el objetivo del 30% al 60%. La utilización final lograda (39% / 51% / 63% / 75%) supera sistemáticamente el objetivo porque el enrutado y el llenado ocupan el margen restante. En esta tecnología y a esta frecuencia, una utilización del 60% es esencialmente gratis: no hay costo medible en timing, DRC ni LVS, y el chip queda casi a la mitad del área.




Figura 2 — Barrido de utilización: área del die y utilización lograda (a 10 MHz).

3.4 --- Timing

El barrido de frecuencia (objetivos de 10, 20, 40 y 67 MHz) expone la estructura temporal del diseño con una consistencia notable. En las corridas sin reparación de timing (T100 y T50 — idéntico netlist de 45.003 instancias, sin buffers de reparación), el camino crítico medido es de 62,8 ns en la peor esquina (ss, 125 °C, 4,5 V) — idéntico en ambas corridas —, lo que impone un techo de ~16 MHz garantizado en condiciones extremas. En esquina nominal (tt, 25 °C, 5,0 V) el camino crítico sin optimizar es de 33,1 ns (~30 MHz).




Figura 3 — Barrido de frecuencia: holgura de setup por esquina (estrategia ROM, U40).

Cuando el objetivo se vuelve agresivo, el flujo activa la reparación de timing: en la T25 inserta 1.759 buffers y reestructura el diseño hasta bajar el camino crítico nominal a 18,7 ns — suficiente para cerrar 40 MHz en esquina nominal (WS +6,3 ns) pero no en la esquina lenta (WS −10,3 ns, camino de 35,3 ns). En la T15 el optimizador pelea aún más duro (1.783 buffers, corrida ~4× más lenta que las anteriores) y logra bajar el camino nominal a 16,6 ns, pero el objetivo de 15 ns queda fuera de alcance (WS −1,55 ns incluso en nominal) y el flujo aborta el signoff: la violación de setup aparece en las esquinas nominal y lenta, mientras la rápida sigue cerrando (+4,3 ns). Este es el límite experimental del diseño y la confirmación práctica del muro.

La potencia total escala de forma lineal con la frecuencia objetivo, a ~3,2 mW por MHz: 32 mW a 10 MHz, 65 mW a 20 MHz, 129 mW a 40 MHz y 216 mW a 67 MHz, dominada por la conmutación del banco de registros y la ROM.




Figura 4 — Escalado de potencia con la frecuencia objetivo (estrategia ROM, U40).

Conclusión: el diseño queda garantizado hasta ~16 MHz en la peor esquina de fabricación sin ningún esfuerzo de optimización; con reparación de timing agresiva alcanza ~40 MHz en condiciones nominales; más allá de eso el flujo no logra cerrar timing, y la T15 lo demuestra abortando el signoff.

3.3 — Síntesis y trazabilidad jerárquica

De las 45.003 instancias del netlist final, solo 19.837 son celdas de diseño; el resto son celdas de relleno (filltie, fill_*, fillcap_*, tap_cell) que inserta el flujo por densidad de metal/DRC, no vienen del RTL. Las cinco celdas de diseño más usadas:

#	Celda	Cantidad	Explicación
1	dffq_1	2.663	Register file (16×32), registros de pipeline IF/ID, contador de ciclos

2	mux2_2	2.262	Muxes de los case del decoder/ALU/LSU
3	nand2_1	1.595	Lógica combinacional de ALU y decoder
4	dlyb_1	1.276	Buffers de delay del optimizador de timing
5	oai21_1	654	Lógica de control (espino_controller/espino_decoder)

[PENDIENTE: módulo que más área aporta y fracción del contador de ciclos — necesita el reporte de síntesis previo al aplanamiento; ver comando en el chat.]

Notas antes de la entrega

1. Aseo del git pendiente: ejecutar la reescritura de autoría (git filter-branch --env-filter) y git push --force antes de la entrega; regenerar el token de GitHub después.

2. Capturas KLayout recomendadas: a_T100_U40 (base), ff_T100_U40 (chip 2× más grande) y a_U60 (compacta), con vista completa y un zoom del árbol de reloj.

3. Antenas en 3.5: reportar 0 en 6 corridas y 1 net residual en T100/T50 (34 diodos insertados), corregida desde T25 en adelante.

4. La evidencia de la 3.4 (evidencia_3_4_simulacion_gate.txt: reset liberado + transiciones de LED en el netlist de 45 mil puertas) ya está en el repositorio.